KR890012359A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR890012359A
KR890012359A KR1019890000679A KR890000679A KR890012359A KR 890012359 A KR890012359 A KR 890012359A KR 1019890000679 A KR1019890000679 A KR 1019890000679A KR 890000679 A KR890000679 A KR 890000679A KR 890012359 A KR890012359 A KR 890012359A
Authority
KR
South Korea
Prior art keywords
silicon
region
layer
oxide
nitride layer
Prior art date
Application number
KR1019890000679A
Other languages
English (en)
Other versions
KR970011641B1 (ko
Inventor
빌헬무스 아드리아누스 반 데르 벨덴 요하네스
로데프리두스 라파엘 마아스 헨리쿠스
마리아 카싸리나 반 이에르쉘 쉬 프마체르 마르퀘리테
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890012359A publication Critical patent/KR890012359A/ko
Application granted granted Critical
Publication of KR970011641B1 publication Critical patent/KR970011641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (6)

  1. 적어도 침몰 산화층에 의한 한 부분에서 측면으로 둘러싸인 단결정질 실리콘의 표면-근접영역을 구비하는 반도체 몸체를 가지고, 상기 실리콘 층은 산화층에 의한 상기 영역으로부터 완전히 측면적으로 분리되고, 상기 영역은 적어도 상기 역역의 모서리 및 근접 도핑 제 2지역과 근접하는 실리콘 층과 동일한 전도성타입의 도핑된 제1 지역을 구비하고, 상기 실리콘 층은 상기 영역 표면의 모서리 부분상의 제1 지역과 근접하고, 상기 제 2지역은 전극으로 제공되는 반도체 장치에 있어서, 상기 실리콘 층은 자체-정열 방법에서 형성되는 산화 스트립에 의해 전극으로부터 분리되고, 산화 스트립 아래에 놓이는 적어도 하나의 도핑된 접속지역은 제 1 및 제 2의 지역 사이에 놓이고, 상기 접속지역은 상기 제1및 제 2지역과 근접하고 그리고 상기 산화 스트립에 의해 결정되는 폭을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1지역이 쌍극성 트랜지스터의 베이스 접촉지역을 구성하고, 상기 제 2지역은 에미터 지역을 구성하고, 그리고 상기 실리콘 층은 상기 쌍극성 트랜지스터의 에미터 지역을 구성하는 것을 특징으로 하는 반도체 장치.
  3. 제1항예 있어서. 상기 제1지역이 쌍극성 트랜지스터의 에미터 지역을 구성하고, 상기 제 2의 지역은 베이스 접촉지역을 구성하고 그리고 실리콘 층은 쌍극성 트랜지스터의 에미터 접속을 구성하는 것을 특징으로 하는 반도체 장치.
  4. 전술한 항 중 어느 한 항에 청구된 것같은 반도체 장치를 제조하는 방법에 있어서, 상기 방법이 1) 절연 중간층 함유 실리콘 산화물은 단결정질 실리콘 영역의 표면상에 제공되고 그리고 체 l실리큰 질화물 층은 상기 중간층상에 제공되고, 2) 제1실리콘 층은 상기 제 l실리콘 질화물층상에 제공되며, 3) 실콘 패턴은 제1실리콘 층에서 에칭되고, 4) 적어도 상기 실리콘패턴의 모서리는 열산화에 의해 산화층으로 제공되며,5) 상기 제1실리콘 질화물 층의 비도포부분 및 아래의 중간층은 제거되고, 6) 움푹파인 곳은 실리콘 영역의 노출부분에서 에칭되고, 7) 비도포 산화물은 제거되며, 8) 비도포 실리콘은 일산화에 의한 산화층으로 제공되고, 9) 상기 제1실리콘 질화물 층의 잔튜 노출부분 및 상기 중간층은 제거되머, 10) 제 l고도핑도된 실리콘 층은 어셈블리상에 제공되고, 상기 제 2실리콘 층은 펑면화에 의해 제거되며 그리고 상기 제1실리콘 층에 존재하는 산화물 아래에 위치되는 레벨까지 아래로 에칭되고, 11) 상기 노출 실리콘 산화물은 에칭에 의해 선택적으로 제거되며, 12) 상기 제 l실리콘 질화물층의 노출부분은 제거되고 그리고 적어도 하나의 접속지역은 도핑에 의해 상기 실리콘 영역의 아랫부분에서 형성되며, 13) 상기 제1실리콘 층은 선택적으로 제거되고, 상기 제 2실리콘 층 및 상기 접속지역은 산화되며 그리고 적어도 하나의 제1지역은 상기 제 2실리콘 층에서 확산에 의해 형성되며, 14) 상기 제1실리큰 질화물 층은 제거되고, 그리고 15) 전극은 상기 산화층에 의해 형성되고 그리고 경계외는 상기 윈도우내에 위치되는 제 2지역의 표면상에 제공되는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제4항에 있어서, 상기 방법은 단계(6)이후 및 단계(7)이전에, 비도포 실리콘이 산화층으로 제공되고, 산화층상에 제 2실리콘 질화물 층이 형성되고, 비도포 실리콘은 병렬면 에서 상기 표면까지 플라즈마 에칭에 의해 제거되고, 단계(8)이후 및 단계(9)이전에, 상기 실리콘 질화물 층의 잔류 노출부분은 제거되고 따라서 노출된 실리콘 표면이 산화되는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제4항에 있어서, 단계(7)후 및 단계(8)전에, 제 2실리콘 질화물 층이 어셈블리상에 제공되고, 어셈블리는 제1질화물 층보다 얇고 그리고 병렬면에서 상기 표면까지 플라즈마에 의해 제거되고, 단계(8)후 및 단계(8)전에, 상기 제 2실리큰 질화물 층의 잔류 노출이 제공되고 따라서 노출된 실리콘표면이 산화되는 것을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000679A 1988-01-25 1989-01-23 반도체 장치 및 제조방법 KR970011641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800157A NL8800157A (nl) 1988-01-25 1988-01-25 Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
NL8800157 1988-01-25

Publications (2)

Publication Number Publication Date
KR890012359A true KR890012359A (ko) 1989-08-26
KR970011641B1 KR970011641B1 (ko) 1997-07-12

Family

ID=19851645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000679A KR970011641B1 (ko) 1988-01-25 1989-01-23 반도체 장치 및 제조방법

Country Status (7)

Country Link
US (2) US4969026A (ko)
EP (1) EP0326211B1 (ko)
JP (1) JPH0713973B2 (ko)
KR (1) KR970011641B1 (ko)
CN (1) CN1018112B (ko)
DE (1) DE68916045T2 (ko)
NL (1) NL8800157A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147425A (ja) * 1984-08-10 1986-03-07 Sumitomo Chem Co Ltd パラ選択的脱アルキル化方法
US5150184A (en) * 1989-02-03 1992-09-22 Texas Instruments Incorporated Method for forming emitters in a BiCMOS process
US5221856A (en) * 1989-04-05 1993-06-22 U.S. Philips Corp. Bipolar transistor with floating guard region under extrinsic base
JPH03206621A (ja) * 1990-01-09 1991-09-10 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP2971246B2 (ja) * 1992-04-15 1999-11-02 株式会社東芝 ヘテロバイポーラトランジスタの製造方法
DE4445565C2 (de) * 1994-12-20 2002-10-24 Korea Electronics Telecomm Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
US5869881A (en) * 1994-12-20 1999-02-09 Electronics And Telecommunications Research Institute Pillar bipolar transistor
KR0171000B1 (ko) * 1995-12-15 1999-02-01 양승택 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
KR0182000B1 (ko) * 1995-12-28 1999-04-15 김광호 바이폴라 트랜지스터의 제조방법
FR2756974B1 (fr) 1996-12-10 1999-06-04 Sgs Thomson Microelectronics Transistor bipolaire a isolement par caisson
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
EP1128422A1 (de) * 2000-02-22 2001-08-29 Infineon Technologies AG Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess
CN108063162B (zh) * 2017-12-18 2020-08-28 南京溧水高新创业投资管理有限公司 双极晶体管的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31580E (en) * 1967-06-08 1984-05-01 U.S. Philips Corporation Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
EP0199497B1 (en) * 1985-04-10 1992-01-02 Fujitsu Limited Process for fabricating a self-aligned bipolar transistor
JPH0834215B2 (ja) * 1986-05-30 1996-03-29 株式会社日立製作所 半導体装置
US4746623A (en) * 1986-01-29 1988-05-24 Signetics Corporation Method of making bipolar semiconductor device with wall spacer
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS63215068A (ja) * 1987-03-04 1988-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS6489365A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
US5024956A (en) 1991-06-18
CN1034827A (zh) 1989-08-16
DE68916045D1 (de) 1994-07-21
DE68916045T2 (de) 1995-03-23
EP0326211B1 (en) 1994-06-15
US4969026A (en) 1990-11-06
JPH0713973B2 (ja) 1995-02-15
JPH025432A (ja) 1990-01-10
EP0326211A1 (en) 1989-08-02
KR970011641B1 (ko) 1997-07-12
CN1018112B (zh) 1992-09-02
NL8800157A (nl) 1989-08-16

Similar Documents

Publication Publication Date Title
KR970024239A (ko) 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same)
KR890007434A (ko) 반도체 장치 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR890012359A (ko) 반도체 장치 및 그 제조방법
KR910019143A (ko) 고성능 반도체 디바이스 및 그 제조방법
US5061645A (en) Method of manufacturing a bipolar transistor
KR910007162A (ko) 반도체 장치의 제조 방법
KR880003438A (ko) 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조
KR880700473A (ko) Mos 트렌치 트랜지스터 장치 및 그 제조 방법
US3945857A (en) Method for fabricating double-diffused, lateral transistors
KR920003508A (ko) 반도체 디바이스 및 이를 제조하는 방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR850002693A (ko) SOI(Silican On Insulator) 기판상에 형성된 래터럴 바이플라 트랜지스터(Lateral Bipolar Transistor)
KR880008448A (ko) 측면 격리 소자 분리방법
KR890004439A (ko) 바이폴라트랜지스터 및 그 제조방법
KR880011935A (ko) 반도체 장치 및 제조 방법
KR930005120A (ko) 반도체 장치의 제조방법
KR890005882A (ko) 수직 반도체 소자
KR870008393A (ko) 반도체장치와 그 제조방법
KR940008111A (ko) 역행 n웰 캐소드 쇼트키 트랜지스터 및 이를 제조하는 방법
KR840005930A (ko) 반도체 장치(半導體裝置)
KR890007402A (ko) 반도체장치
KR890008997A (ko) 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법
KR900015346A (ko) 규소화물이 도우핑된 에미터 브리지 트랜지스터
KR920015594A (ko) 바이폴라 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee