KR890008997A - 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 - Google Patents
트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR890008997A KR890008997A KR1019880015185A KR880015185A KR890008997A KR 890008997 A KR890008997 A KR 890008997A KR 1019880015185 A KR1019880015185 A KR 1019880015185A KR 880015185 A KR880015185 A KR 880015185A KR 890008997 A KR890008997 A KR 890008997A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- substrate
- dopant
- region
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims 5
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims 26
- 239000002019 doping agent Substances 0.000 claims 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 16
- 229920005591 polysilicon Polymers 0.000 claims 16
- 238000000151 deposition Methods 0.000 claims 9
- 238000009792 diffusion process Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1∼3도는 본 발명에 따른 처리 절차의 여러가지 단계로 구성되는 장치를 도시한 개략도.
Claims (29)
- 선정된 전도성 형태의 상부 표면을 갖고 있는 반도체 기판, 상기 기판내에 형성된 제1트렌치, 상기 선정된 전도성 형태의 상기 제1트렌치내의 에미터 영역, 반대 전도성 형태의 상기 제1트렌치를 포위하는 상기 기판내의 베이스 영역, 상기 베이스 영역으로 부터 간격을 두고 배치된 상기 선정된 전도성 형태의 상기 기판내의 콜렉터 영역, 및 상기 각각의 에미터, 베이스 및 콜렉터 영역에의 접촉부로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 기판이 상기 기판으로서 반대 전도성 형태의 에피택셜 층을 위에 포함하고, 상기 에피택셜 층이 상기 상부 표면을 포함하는 것을 특징으로 하는 트랜지스터.
- 제2항에 있어서, 상기 에미터 영역이 상기 제1트렌치의 측벽내로 연장되는 것을 특징으로 하는 트랜지스터.
- 제2항에 있어서, 상기 에미터 영역을 형성하는 상기 제1트렌치내의 선정된 형태의 전도성으로 도프된 폴리실리콘을 포함하는 것을 특징으로 하는 트랜지스터.
- 제3항에 있어서, 상기 에미터 영역을 형성하는 상기 제1트렌치내의 선정된 형태의 전도성으로 도프된 폴리실리콘을 포함하는 것을 특징으로 하는 트랜지스터.
- 제2항에 있어서, 상기 콜렉터 영역이 상기 제1트렌치로 부터 간격을 두고 배치된 상기 기판내의 제2트렌치로 구성되고, 상기 콜렉터 영역이 상기 제2트렌치의 측벽내로 연장되는 것을 특징으로 하는 트랜지스터.
- 제6항에 있어서, 상기 콜렉터 영역이 선정된 형태의 전도성으로 도프된 폴리실리콘을 내부에 포함하는 것을 특징으로 하는 트랜지스터.
- 제3항에 있어서, 상기 콜렉터 영역이 상기 제1트렌치로 부터 간격을 두고 배치된 상기 기판내의 제2트렌치로 구성되고, 상기 콜렉터 영역이 상기 제2트렌치의 측벽내로 연장되는 것을 특징으로 하는 트랜지스터.
- 제8항에 있어서, 상기 콜렉터 영역이 선정된 형태의 전도성으로 도프된 폴리실리콘을 내부에 포함하는 것을 특징으로 하는 트랜지스터.
- 제4항에 있어서, 상기 콜렉터 영역이 상기 제1트렌치로 부터 간격을 두고 배치된 상기 기판내의 제2트렌치로 구성되고, 상기 콜렉터 영역이 상기 제2트렌치의 측벽내로 연장되는 것을 특징으로 하는 트랜지스터.
- 제10항에 있어서, 상기 콜렉터 영역이 선정된 형태의 전도성으로 도프된 폴리실리콘을 내부에 포함하는 것을 특징으로 하는 트랜지스터.
- 제5항에 있어서, 상기 콜렉터 영역이 상기 제1트렌치로 부터 간격을 두고 배치된 상기 기판내의 제2트렌치로 구성되고, 상기 콜렉터 영역이 상기 제2트렌치의 측벽내로 연장되는 것을 특징으로 하는 트랜지스터.
- 제12항에 있어서, 상기 콜렉터 영역이 선정된 형태의 전도성으로 도프된 폴리실리콘을 내부에 포함하는 것을 특징으로 하는 트랜지스터.
- 선정된 전도성 형태의 상부 표면을 갖고 있는 반도체 기판, 및 상기 기판내의 다수의 바이폴라 트랜지스터로 구성되고, 각각의 트랜지스터가, 상기 기판내에 형성된 제1트렌치, 상기 선정된 전도성 형태의 상기 제1트렌치내의 에미터 영역, 반대 전도성 형태의 상기 제1트렌치를 둘러싸는 상기 기판내의 베이스 영역, 상기 베이스 영역으로 부터 간격을 두고 배치된 상기 선정된 전도성 형태의 상기 기판내의 콜렉터 영역, 및 상기 각각의 에미터 , 베이스 및 콜렉터 영역에의 접촉부로 구성되는 것을 특징으로 하는 집적회로.
- 제14항에 있어서, 상기 기판의 상기 기판과 반대 전도성 형태의 에피택셜층을 위에 포함하고, 상기 에피택셜층이 상기 상부 표면을 포함하는 것을 특징으로 하는 집적회로.
- 제15항에 있어서, 상기 에미터 영역이 상기 제1트렌치의 측벽내로 연장되는 것을 특징으로 하는 집적회로.
- 제15항에 있어서, 상기 에미터 영역을 형성하는 상기 제1트렌치내에 선정된 형태의 전도성으로 도프된 폴리실리콘을 포함하는 것을 특징으로 하는 집적회로.
- 제16항에 있어서, 상기 에미터 영역을 형성하는 상기 제1트렌치내에 선정된 형태의 전도성으로 도프된 폴리실리콘을 포함하는 것을 특징으로 하는 집적회로.
- 내부에 형성된 트렌치를 갖고 있는 선정된 전도성 형태의 기판, 상기 트렌치내에 배치된 전자 방출 및 제어 영역을 갖고 있는상기 기판내의 바이폴라 트랜지스터, 및 상기 트렌치로 부터 간격을 두고 배치된 상기 기판내의 전자 집중 영역으로 구성되는 것을 특징으로 하는 반도체 장치.
- 선정된 전도성 형태의 상부 표면을 갖고 있는 반도체 기판을 제공하고, 상기 기판내에 반대 전도성 형태의 얕은 영역을 형성하며, 상기 얕은 영역을 통하여 연장되는 상기 기판내에 트렌치를 형성하고, 상기 트렌치내에 베이스 및 에미터 영역을 형성하며, 상기 트렌치로 부터 간격을 두고 배치된 상기 기판내에 콜렉터 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터 형성 방법.
- 제20항에 있어서, 상기 기판이 상기 기판과 반대 전도성 형태의 에피택셜층을 포함하고, 상기 에피택셜층의 상기 상부 표면을 포함하는 것을 특징으로 하는 방법.
- 제21항에 있어서, 상기 베이스 및 에미터 영역 형성 단계가 반대 전도성 형태의 도팬트를 상기 트렌치내에 피착하고 그 다음 상기 선정된 전도성 형태의 도팬트를 상기 트렌치내에 피착하는 것을 포함하는 것을 특징으로 하는 방법.
- 제22항에 있어서, 선정된 전도성 형태의 마지막으로 언급된 도팬트를 피착하는 상기 단계가 상기 선정된 전도성 형태의 도팬트를 포함하는 폴리실리콘으로 상기 트렌치를 채우고 상기 도팬트가 상기 폴리실리콘으로 부터 상기 트렌치의 측벽내로 확산할 수 있게하는 것을 포함하는 것을 특징으로 하는 방법.
- 제21항에 있어서, 상기 콜렉터 영역을 형성하는 상기 단계가 제2트렌치를 형성하고 상기 선정된 전도성 형태의 도팬트를 상기 트렌치내로 피착하는 것을 포함하는 것을 특징으로 하는 방법.
- 제24항에 있어서, 상기 도팬트를 상기 제2트렌치내에 피착하는 상기 단계가 상기 선정된 전도성 형태의 도팬트를 포함하는 폴리실리콘으로 상기 제2트렌치를 채우고 상기 도팬트가 상기 폴리실로콘으로 부터 상기 제2트렌치의 측벽내로 확산할 수 있게 하는 것을 포함하는 것을 특징으로 하는 방법.
- 제22항에 있어서, 상기 콜렉터영역을 형성하는 상기 단계가 제2트렌치를 형성하고 상기 선정된 전도성 형태의 도팬트를 상기 트렌치내로 피착하는 것을 포함하는 것을 특징으로 하는 방법.
- 제26항에 있어서, 상기 도팬트를 상기 제2트렌치내에 피착하는 상기 단계가 상기 선정된 전도성 형태의 도팬트를 포함하는 폴리실리콘으로 상기 제2트렌치를 채우고 상기 도팬트가 상기 폴리실로콘으로 부터 상기 제2트렌치의 측벽내로 확산할 수 있게 하는 것을 포함하는 것을 특징으로 하는 방법.
- 제23항에 있어서, 상기 콜렉터 영역을 형성하는 상기 단계가 제2트렌치를 형성하고 상기 선정된 전도성 형태의 도팬트를 상기 트렌치내로 피착하는 것을 포함하는 것을 특징으로 하는 방법.
- 제28항에 있어서, 상기 도팬트를 상기 제2트렌치내에 피착하는 상기 단계가 상기 선정된 전도성 형태의 도팬트를 포함하는 폴리실리콘으로 상기 제2트렌치를 채우고 상기 도팬트가 상기 폴리실로콘으로 부터 상기 제2트렌치의 측벽내로 확산할 수 있게 하는 것을 포함하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12120487A | 1987-11-19 | 1987-11-19 | |
US121,204 | 1987-11-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR890008997A true KR890008997A (ko) | 1989-07-13 |
Family
ID=22395215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880015185A KR890008997A (ko) | 1987-11-19 | 1988-11-18 | 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0316562A3 (ko) |
JP (1) | JPH021937A (ko) |
KR (1) | KR890008997A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001538A (en) * | 1988-12-28 | 1991-03-19 | Synergy Semiconductor Corporation | Bipolar sinker structure and process for forming same |
CN108511340A (zh) * | 2018-03-27 | 2018-09-07 | 刘自奇 | 一种横向晶体管及其制作方法 |
CN109087942A (zh) * | 2018-08-23 | 2018-12-25 | 盛世瑶兰(深圳)科技有限公司 | 一种沟槽型三极管及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3762966A (en) * | 1968-09-18 | 1973-10-02 | Gen Electric | Method of fabricating high emitter efficiency semiconductor device with low base resistance by selective diffusion of base impurities |
JPS51134074A (en) * | 1975-05-15 | 1976-11-20 | Fujitsu Ltd | Method to manufacture the semiconductor unit |
GB2180693B (en) * | 1983-07-06 | 1987-12-02 | Stc Plc | Semiconductor structures |
DE3586341T2 (de) * | 1984-02-03 | 1993-02-04 | Advanced Micro Devices Inc | Bipolartransistor mit in schlitzen gebildeten aktiven elementen. |
-
1988
- 1988-10-05 EP EP88116459A patent/EP0316562A3/en not_active Withdrawn
- 1988-11-18 JP JP63292229A patent/JPH021937A/ja active Pending
- 1988-11-18 KR KR1019880015185A patent/KR890008997A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH021937A (ja) | 1990-01-08 |
EP0316562A3 (en) | 1989-08-09 |
EP0316562A2 (en) | 1989-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890007434A (ko) | 반도체 장치 제조방법 | |
KR970013321A (ko) | 반도체장치 및 그 제조방법 | |
KR900004031A (ko) | 바이폴러 트랜지스터 및 그 제조방법 | |
KR880014679A (ko) | 샐로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법 | |
KR900013642A (ko) | Bicmos 프로세스내에 에미터들을 형성하기 위한 방법 | |
KR910019143A (ko) | 고성능 반도체 디바이스 및 그 제조방법 | |
KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
KR880003438A (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
US4902633A (en) | Process for making a bipolar integrated circuit | |
KR910007162A (ko) | 반도체 장치의 제조 방법 | |
KR890012359A (ko) | 반도체 장치 및 그 제조방법 | |
KR890011104A (ko) | 두꺼운 산화물 하부에 트랜지스터 베이스 영역을 형성하기 위한 방법 | |
KR920003508A (ko) | 반도체 디바이스 및 이를 제조하는 방법 | |
KR970054357A (ko) | 반도체장치 및 그 제조방법 | |
KR890005882A (ko) | 수직 반도체 소자 | |
KR890008997A (ko) | 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 | |
US4721682A (en) | Isolation and substrate connection for a bipolar integrated circuit | |
KR910019205A (ko) | 저 저항성 규소화 기판 접점 | |
US5001538A (en) | Bipolar sinker structure and process for forming same | |
KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
US5188971A (en) | Process for making a self-aligned bipolar sinker structure | |
KR950021533A (ko) | 반도체장치 및 그의 제조방법 | |
KR900001036A (ko) | 분리식 수직형 바이폴라 및 jfet트랜지스터를 제조하기 위한 처리 공정 | |
KR890013792A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |