KR970003934A - BiCMOS 반도체장치 및 그 제조방법 - Google Patents

BiCMOS 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR970003934A
KR970003934A KR1019950018118A KR19950018118A KR970003934A KR 970003934 A KR970003934 A KR 970003934A KR 1019950018118 A KR1019950018118 A KR 1019950018118A KR 19950018118 A KR19950018118 A KR 19950018118A KR 970003934 A KR970003934 A KR 970003934A
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
conductivity type
emitter
forming
Prior art date
Application number
KR1019950018118A
Other languages
English (en)
Other versions
KR0161415B1 (ko
Inventor
김규철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018118A priority Critical patent/KR0161415B1/ko
Priority to US08/666,025 priority patent/US5717227A/en
Priority to JP8188823A priority patent/JPH0917897A/ja
Publication of KR970003934A publication Critical patent/KR970003934A/ko
Application granted granted Critical
Publication of KR0161415B1 publication Critical patent/KR0161415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

BiCMOS 반도체장치 및 그 제조방법이 개시되어 있다. 본 발명은 바이폴라 트랜지스터와 모스 트랜지스터를 함께 갖는 BiCMOS 반도체장치에 있어서, 반도체기판에 형성된 제1도전형의 콜렉터 영역과, 상기 콜렉터 영역의 주 표면 일부에 형성된 제1도전형의 에미터 영역과, 상기 콜렉터 영역의 주 표면 일부에 형성된 제1도전형의 에미터 영역과, 상기 에미터 영역을 둘러싸고 제1농도로 도우핑되어 형성된 제2도전형의 활성 베이스 영역과, 상기 활성 베이스 영역의 양 옆에 상기 제1농도보다 높은 제2농도로 도우핑되어 형성된 제2도전형의 비활성 베이스 영역과, 상기 결과물 전면에 상기 에미터 영역이 노출되도록 형성된 게이트 절연층 패턴과, 상기 활성 베이스 영역 상부의 게이트 절연층 패턴 상부에 형성된 변형된 게이트 패턴, 및 상기 에미터 영역의 노출된 표면과 상기 변형된 게이트 패턴의 내부 측벽을 덮는 에미터 전극을 구비하여, 상기 바이폴라 트랜지스터를 형성하는 것을 특징으로 하는 BiCMOS 반도체장치를 제공한다.

Description

BiCMOS 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의해 제조된 BiCMOS 반도체장치의 구조를 도시한 단면도이다.

Claims (11)

  1. 바이폴라 트랜지스터와 모든 트랜지스터를 함께 갖는 BiCMOS 반도체장치에 있어서 상기 바이폴라 트랜지스터는, 반도체기판에 형성된 제1도전형의 콜렉터 영역; 상기 콜렉터 영역의 주 표면 일부에 형성된 제1도전형의 에미터 영역; 상기 에미터 영역을 둘러싸고 제1농도로 도우핑되어 형성된 제2도전형의 활성 베이스 영역; 상기 활성 베이스 영역의 양 옆에 상기 제1농도보다 높은 제2농도로 도우핑되어 형성된 제2도전형의 비활성 베이스 영역; 상기 결과물 전면에 상기 에미터 영역이 노출되도록 형성된 게이트 절연층 패턴; 상기 활성 베이스 영역 상부의 게이트 절연층 패턴 상부에 형성된 변형된 게이트 패턴; 및 상기 에미터 영역의 노출된 표면과 상기 변형된 게이트 패턴의 내부 측벽을 덮는 에미터 전극을 포함하는 것을 특징으로 하는 BiCMOS 반도체장치.
  2. 제1항에 있어서, 상기 변형된 게이트 패턴은 게이트 전극 및 절연층이 차례로 적층된 구조이거나 게이트 전극만으로 형성된 것을 특징으로 하는 BiCMOS 반도체 장치.
  3. 제2항에 있어서, 상기 게이트 전극은 폴리실리콘과 텅스텐 폴리사이드 중 선택된 어느 하나로 형성된 것을 특징으로 하는 BiCMOS 반도체장치.
  4. 제1항에 있어서, 상기 에미터 전극은 폴리실리콘과 텅스텐 폴리사이드 중 선택된 어느 하나로 형성된 것을 특징으로 하는 BiCMOS 반도체장치.
  5. 제4항에 있어서, 상기 폴리실리콘은 제1도전형의 불순물로 도우핑된 것을 특징으로 하는 BiCMOS 반도체 장치.
  6. 제4항에 있어서, 상기 텅스텐 폴리사이드는 제1도전형의 불순물로 도우핑된 폴리실리콘과 텅스텐 실리사이드로 형성된 것을 특징으로 하는 BiCMOS 반도체 장치.
  7. 바이폴라 트랜지스터와 모스 트랜지스터를 함께 갖는 BiCMOS 반도체장치의 제조방법에 있어서 상기 바이폴라 트랜지스터는, 반도체기판에 제1도전형의 콜렉터 영역을 형성하는 단계; 상기 콜렉터 영역의 주 표면에 필드 산화층을 형성함으로써, 활성영역과 비활성영역을 한정하는 단계; 상기 활성영역에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상부에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 아래의 활성영역 및 상기 게이트 패턴 양 옆의 활성 영역에 제2도전형의 불순물을 제1도우즈로 이온주입하여 각각 제1깊이의 활성베이스 영역 및 상기 제1깊이보다 깊은 제2깊이의 제2도전형 영역을 형성하는 단계; 상기 제2도전형 영역에 제2도전형의 불순물을 상기 제1도우즈보다 많은 제2도우즈로 이온주입하여 비활성 베이스 영역을 형성하는 단계; 상기 비활성 베이스 영역이 형성된 반도체기판 전면 에 충층 절연층을 형성하는 단계; 상기 활성 베이스 영역 상부에 콘택홀을 형성하는 단계; 상기 콘택홀을 덮는 제1도전형의 에미터 전극을 형성하는 단계; 및 상기 에미터 전극과 접촉된 상기 활성 베이스 영역 표면에 제1도전형의 에미터 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 BiCMOS 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 에미터 영역은 상기 에미터 전극이 형성된 반도체기판 전면에 절연층을 형성한후 열공정을 실시함으로써, 상기 에미터 전극에 함유된 제1도전형의 불순물을 확산시키어 형성하는 것을 특징으로 하는 BiCMOS 반도체장치의 제조방법.
  9. 제7항에 있어서, 상기 게이트 패턴은 게이트 전극 및 절연층을 차례로 적층하여 형성하거나 게이트 전극만으로 형성하는 것을 특징으로 하는 BiCMOS 반도체장치.
  10. 제9항에 있어서, 상기 게이트 전극은 폴리실리콘과 텅스텐 폴리사이드 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 BiCMOS 반도체장치.
  11. 제7항에 있어서, 상기 에미터 전극은 제1도전형의 폴리실리콘 또는 제1도전형의 폴리실리콘과 텅스텐 실리사이드로 구성되는 텅스텐 폴리사이드로 형성하는 것을 특징으로 하는 BiCMOS 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018118A 1995-06-29 1995-06-29 BiCMOS 반도체장치 및 그 제조방법 KR0161415B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950018118A KR0161415B1 (ko) 1995-06-29 1995-06-29 BiCMOS 반도체장치 및 그 제조방법
US08/666,025 US5717227A (en) 1995-06-29 1996-06-19 Bipolar junction transistors having insulated gate electrodes
JP8188823A JPH0917897A (ja) 1995-06-29 1996-06-28 ＢｉＣＭＯＳ半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018118A KR0161415B1 (ko) 1995-06-29 1995-06-29 BiCMOS 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970003934A true KR970003934A (ko) 1997-01-29
KR0161415B1 KR0161415B1 (ko) 1998-12-01

Family

ID=19418736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018118A KR0161415B1 (ko) 1995-06-29 1995-06-29 BiCMOS 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5717227A (ko)
JP (1) JPH0917897A (ko)
KR (1) KR0161415B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037492A (ko) * 1999-10-18 2001-05-07 임경보 취입 성형용 레이블
US9073244B2 (en) 2007-05-16 2015-07-07 Mpt, Inc. In-mold labeling system for containers

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366919B2 (ja) * 1997-06-27 2003-01-14 エヌイーシー化合物デバイス株式会社 半導体装置
TW362258B (en) * 1998-03-20 1999-06-21 United Microelectronics Corp Silicon trench contact structure on the insulation layer
KR100270965B1 (ko) 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
JP5270882B2 (ja) * 2007-08-30 2013-08-21 セイコーインスツル株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
JPH0465878A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037492A (ko) * 1999-10-18 2001-05-07 임경보 취입 성형용 레이블
US9073244B2 (en) 2007-05-16 2015-07-07 Mpt, Inc. In-mold labeling system for containers

Also Published As

Publication number Publication date
US5717227A (en) 1998-02-10
KR0161415B1 (ko) 1998-12-01
JPH0917897A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
US4566175A (en) Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR880014679A (ko) 샐로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법
KR960032731A (ko) BiCMOS 반도체장치 및 그 제조방법
US4878100A (en) Triple-implanted drain in transistor made by oxide sidewall-spacer method
KR960026463A (ko) 모스 전계 효과 트랜지스터(mosfet) 제조 방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR970003934A (ko) BiCMOS 반도체장치 및 그 제조방법
KR960019765A (ko) 바이폴라 트랜지스터 및 그 제조방법
JP2797798B2 (ja) 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR960702181A (ko) BiCMOS 구조 및 그 제조방법(BiCOMOS STRUCTURES AND METHOD OF FABRICATION)
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
US6215151B1 (en) Methods of forming integrated circuitry and integrated circuitry
KR930022551A (ko) 반도체장치 및 그 제조방법
US5145798A (en) Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
JP2900889B2 (ja) 半導体記憶装置およびその製造方法
KR910001876A (ko) 반도체 장치 제조방법
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
US6225180B1 (en) Semiconductor device and method of manufacturing the same
KR950021730A (ko) 바이폴라 트랜지스터를 갖는 반도체 장치 및 그 제조방법
KR100211148B1 (ko) 바이모오스 반도체 메모리장치의 제조방법
JPH06283671A (ja) 負の動作抵抗の可能な電子部品およびその製造方法
KR890008997A (ko) 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 17

EXPY Expiration of term