JPH0917897A - ＢｉＣＭＯＳ半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】活性ベ−ス領域の食刻損傷をなくし、フィ−ル
ド酸化層が局所的に食刻されるのを防止する 【解決手段】ＢｉＣＭＯＳ半導体装置において、半導体
基板に形成された第１導電型のコレクタ領域１０１と、
コレクタ領域１０１に形成された第１導電型のエミッタ
領域１２３と、エミッタ領域１２３を取り囲むように第
１濃度でド−ピングされて形成された第２導電型の活性
ベ−ス領域１１３と、活性ベ−ス領域１１３の両側に第
１濃度より高い第２濃度でド−ピングされて形成された
第２導電型の不活性ベ−ス領域１１５と、エミッタ領域
１２３が露出されるように活性ベ−ス領域１１３及び不
活性ベ−ス領域１１５上に形成されたゲ−ト絶縁層パ−
タン１０５ａと、活性ベ−ス領域１１３の上部のゲ−ト
絶縁層パタ−ン１０５ａの上部に形成されたゲ−トパタ
−ン１０７ａと、エミッタ領域１２３の露出された表
面、ゲ−トパタ−ン１０７ａの内部側壁を覆うエミッタ
電極とを含む。ゲートパターンａを蝕刻せずに、バイポ
ーラトランジスタの構成の一部として利用することによ
り、蝕刻に伴う問題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＢｉＣＭＯＳ半導
体装置及びその製造方法に係り、特にバイポ−ラトラン
ジスタの電気的な特性を改善したＢｉＣＭＯＳ半導体装
置及びその製造方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化及び低消費電力化
の要請に応えるべく、ＭＯＳトランジスタが広く使用さ
れている。しかしながら、ＭＯＳトランジスタは、集積
度及び電力消費の面ではバイポ−ラトランジスタより優
れているが、動作速度の面ではバイポ−ラトランジスタ
より劣っている。そこで、半導体装置の集積度、電力消
費及び動作速度の全てを改善する方法として、バイポ−
ラトランジスタとＭＯＳトランジスタとが混在したＢｉ
ＣＭＯＳ半導体装置が出現し、これに関する研究が盛ん
に行われている。

【０００３】図１（Ａ）乃至（Ｄ）は、従来技術による
ＢｉＣＭＯＳ半導体装置の製造方法を説明するための断
面図である。なお、これらの断面図は、いずれもバイポ
−ラトランジスタが形成される部分のみを示している。

【０００４】図１（Ａ）は、第１導電型の半導体基板１
に素子分離のためのフィ−ルド酸化層３とゲ−トパタ−
ン７を形成する工程を示す。具体的には、第１導電型の
半導体基板１に素子分離のためのフィ−ルド酸化層３を
形成することにより、活性領域と不活性領域とを限定す
る。次に、フィ−ルド酸化層３の形成された半導体基板
の全面にゲ−ト絶縁層５を形成する。ゲ−ト絶縁層５
は、一般的に熱酸化層で形成されるため、フィ−ルド酸
化層３の上部には殆ど形成されない。次いで、ゲ−ト絶
縁層５の形成された半導体基板の全面に導電層と絶縁層
を順に形成した後に、これらを連続的にパタニングして
ゲ−トパタ−ン７を形成する。この際、ゲ−トパタ−ン
７は、ＭＯＳトランジスタの形成される活性領域（不図
示）の上部にも同時に形成される。前記導電層は、ＭＯ
Ｓトランジスタにおいては、ゲ−ト電極として使用さ
れ、ポリシリコン、又はポリシリコンとタングステンシ
リサイドとより構成されたタングステンポリサイドより
構成される。また、前記絶縁層は、一般的に酸化シリコ
ンにより形成する。

【０００５】図１（Ｂ）は、スペ−サ９及びフォトレジ
ストパタ−ン１１を形成する工程を示す。具体的に
は、、まず、ゲ−トパタ−ン７の形成された半導体基板
の全面にＣＶＤ法による酸化層を蒸着する。次に、ＣＶ
Ｄ酸化層を異方性食刻してゲ−トパタ−ン７の側壁にス
ペ−サ９を形成する。ここで、スペ−サ９の形成は、Ｍ
ＯＳトランジスタのゲ−トパタ−ンの側壁のスペ−サ
（不図示）と同時に形成される。次いで、スペ−サ９及
びゲ−トパタ−ン７が露出するようにフォトレジストパ
タ−ン１１を形成する。

【０００６】図１（Ｃ）は、第２導電型領域１３を形成
する工程を示している。具体的には、フォトレジストパ
タ−ン１１を食刻マスクとして露出されたゲ−トパタ−
ン７を食刻して除去する。この際、露出したフィ−ルド
酸化層３も共に食刻されて変形したフィ−ルド酸化層３
ａが形成され、これと同時にスペ−サ９も小さくなって
フィ−ルド酸化層の表面に突出するように変形したスペ
−サ９ａが形成される。これは、ゲ−トパタ−ン７の上
部層（絶縁層）として酸化層が広く用いられるため、こ
の上部層を除去する際に、露出したフィ−ルド酸化層３
及びスペ−サ９が共に食刻されるからである。さらに、
ゲ−トパタ−ン７の下部層、即ちポリシリコン又はタン
グステンポリサイドにより形成されたゲ−ト電極を食刻
する際に、フィ−ルド酸化層とゲ−ト絶縁層との食刻比
が高くない場合、露出したフィ−ルド酸化層３及びゲ−
ト絶縁層５も同時に食刻される。従って、スペ−サ９ａ
及びフィ−ルド酸化層３ａの表面には、激しい凹凸が発
生し、その上部に層間絶縁層及び配線層を形成する際に
パタ−ン不良を引き起こす。また、ゲ−トパタ−ン７を
食刻する際に、ゲ−ト絶縁層５の下の活性領域に食刻損
傷を与える。

【０００７】次いで、前記活性領域の上部に露出された
ゲ−ト絶縁層５をスクリ−ン層としてその下に第２導電
型の不純物を第１ド−ズ量でイオン注入することによっ
て、第２導電型領域１３を形成する。

【０００８】図１（Ｄ）は、バイポ−ラトランジスタを
完成させる工程を示す。具体的には、まず、フォトレジ
ストパタ−ン１１を除去する。そして、通常の写真工程
により第２導電型領域１３の一部に第２導電型の不純物
を前記第１ド−ズ量より多い第２ド−ズ量でイオン注入
して第２導電型の不活性ベ−ス領域１５を形成すると同
時に、不活性ベ−ス領域１５が形成されない第２導電型
領域１３、即ち活性ベ−ス領域１３ａを限定する。不活
性ベ−ス領域１５は、活性ベ−ス領域１３ａに電気的な
信号を印加するためのベ−ス電極と抵抗性接触とを形成
するために高濃度でド−ピングされる。次いで、その結
果物の全面に層間絶縁層を形成する。

【０００９】続いて、通常の写真食刻工程により活性ベ
−ス領域１３ａの上部にコンタクトホ−ルを開口し、層
間絶縁層パタ−ン１７及びゲ−ト絶縁層パタ−ン５ａを
形成する。次いで、前記コンタクトホ−ルを埋め込む第
１導電型のエミッタ電極１９を形成する。エミッタ電極
１９は、ポリシリコン層とタングステンポリサイド層の
いずれか一方により形成する。次いで、エミッタ電極１
９の形成された半導体基板の全面に絶縁層（不図示）を
形成した後に、熱処理によりエミッタ電極１９から第１
導電型の不純物を拡散させて、その下に第１導電型のエ
ミッタ領域２１を形成する。

【００１０】上記のように、従来技術においては、ゲ−
トパタ−ンを食刻する際に、その下の活性ベ−ス領域が
形成される活性領域に食刻損傷を与える。この蝕刻損傷
は、バイポ−ラトランジスタの電気的な特性を低下させ
る。さらに、ゲ−トパタ−ンを食刻することにより、フ
ィ−ルド酸化層の一部が薄くなり、変形したスペ−サが
フィ−ルド酸化層の上部に突出した形状で残る。このよ
うな従来技術の問題点は、図２より容易に理解される。

【００１１】図２は、従来技術により製造されたＢｉＣ
ＭＯＳ半導体装置の切断面を電子走査顕微鏡（ＳＥＭ）
で撮影した写真であり、図１（Ｃ）においてフォトレジ
ストパタ−ン１１を除去した状態に対応する断面を示
す。なお、図１（Ａ）乃至（Ｄ）に付された参照番号と
同一の参照番号は同一部分であり、それに対する説明は
省略する。参照符号Ａで示された円の内部は、ゲ−トパ
タ−ンを食刻する際に、同時に蝕刻されたフィ−ルド酸
化層を示し、参照符号Ｂで示された円内の突出部分は、
変形したスペ−サを示す。このような変形したスペ−サ
及びフィ−ルド酸化層は、その上部に絶縁層及び配線を
形成する際にパタ−ン不良を引き起こす恐れがある。

【００１２】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであり、その目的は、ＢｉＣＭＯ
Ｓ半導体装置において、活性ベ−ス領域の食刻損傷をな
くし、フィ−ルド酸化層が局所的に食刻されるのを防止
することにある。

【００１３】本発明の他の目的は、かかるＢｉＣＭＯＳ
半導体装置を製造するに好適な製造方法を提供するにあ
る。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、バイポ−ラトランジスタとＭＯＳトラン
ジスタとを有するＢｉＣＭＯＳ半導体装置において、前
記バイポ−ラトランジスタは、半導体基板に形成された
第１導電型のコレクタ領域と、前記コレクタ領域の主表
面の一部に形成された第１導電型のエミッタ領域と、前
記エミッタ領域を取り囲み第１濃度でド−ピングされて
形成された第２導電型の活性ベ−ス領域と、前記活性ベ
−ス領域の両側に第１濃度より高い第２濃度でド−ピン
グされて形成された第２導電型の不活性ベ−ス領域と、
前記エミッタ領域が露出されるように前記活性ベ−ス領
域及び前記不活性ベ−ス領域上に形成されたゲ−ト絶縁
層パ−タンと、前記活性ベ−ス領域の上部のゲ−ト絶縁
層パタ−ンの上部に形成された変形したゲ−トパタ−ン
と、前記エミッタ領域の露出された表面と前記変形した
ゲ−トパタ−ンの内部側壁を覆うエミッタ電極とを含む
ことを特徴とする。

【００１５】上記他の目的を達成するため、本発明は、
バイポ−ラトランジスタとＭＯＳトランジスタとを有す
るＢｉＣＭＯＳ半導体装置の製造方法において、前記バ
イポ−ラトランジスタは、半導体基板に第１導電型のコ
レクタ領域を形成する工程と、前記コレクタ領域の主表
面にフィ−ル酸化層を形成することによって、活性領域
と不活性領域とを限定する工程と、前記活性領域にゲ−
ト絶縁層を形成する工程と、前記ゲ−ト絶縁層の上部に
ゲ−トパタ−ンを形成する工程と、前記ゲ−トパタ−ン
の下の活性領域及び前記ゲ−トパタ−ンの両側の活性領
域に第２導電型の不純物を第１ド−ズ量でイオン注入し
て、それぞれ第１深さの活性ベ−ス領域及び前記第１深
さより深い第２深さの第２導電型領域を形成する工程
と、前記第２導電型の領域に第２導電型の不純物を前記
第１ド−ズ量より多い第２ド−ズ量でイオン注入して不
活性ベ−ス領域を形成する工程と、前記不活性ベ−ス領
域の形成された半導体基板の全面に層間絶縁層を形成す
る工程と、前記活性ベ−ス領域の上部にコンタクトホ−
ルを形成する工程と、前記コンタクトホ−ルを覆う第１
導電型のエミッタ電極を形成する工程と、前記エミッタ
電極と接触された前記活性ベ−ス領域の表面に第１導電
型のエミッタ領域を形成する工程とを含むことを特徴と
する。

【００１６】

【発明の実施の形態】以下、添付した図面に基づき本発
明の好適な実施の形態を詳細に説明する。

【００１７】先ず、本発明の実施の形態に係るＢｉＣＭ
ＯＳ半導体装置の構造を説明する。図３は、本実施の形
態に係るＢｉＣＭＯＳ半導体装置におけるバイポ−ラト
ランジスタの断面図である。なお、ＭＯＳトランジスタ
の構成要素と同時に形成される部分（例えば、ゲートパ
ターン）は、その機能面では異なるが、説明の便宜上、
ＭＯＳトランジスタと同一の名称を用いている。

【００１８】参照番号１０１は、半導体基板（不図示）
に形成された第１導電型のコレクタ領域、１０５ａは、
コレクタ領域１０１の所定領域が露出されるように半導
体基板の表面に形成されたゲ−ト絶縁層パタ−ン、１２
３は、露出したコレクタ領域１０１の表面に第１導電型
の不純物がド−ピングされたエミッタ領域、１０７ａ
は、エミッタ領域１２３の周辺部のゲ−ト絶縁層パタ−
ン１０５ａ上に形成されたゲ−トパタ−ン、１１３は、
エミッタ領域１２３の側面と底面を取り囲むように、ゲ
−トパタ−ン１０７ａの下におけるコレクタ領域１０１
の表面に第２導電型の不純物をド−ピングして形成され
た活性ベ−ス領域、１１５は、活性ベ−ス領域１１３の
側面を取り囲み、活性ベ−ス領域１１３の不純物濃度よ
り高い濃度を有する第２導電型の不活性ベ−ス領域を示
す。

【００１９】ゲ−トパタ−ン１０７ａは、ゲ−ト電極層
と絶縁層（例えば、酸化層）が順に積層された構造を有
するが、実施の態様によっては、この絶縁層を含まなく
ても良い。ゲ−ト電極層は、ポリシリコン、又はポリシ
リコンとタングステンシリサイドとで構成されたタング
ステンポリサイドにより形成される。

【００２０】参照番号１０９は、ゲ−トパタ−ン１０７
ａの外部側壁にＣＶＤ酸化層で形成されたスペ−サ、１
１７は、ゲ−トパタ−ン１０７ａ、スペ−サ１０９及び
ゲ−ト絶縁層パタ−ン１０５ａを覆う層間絶縁層、１２
１は、エミッタ領域１２３の表面とゲ−トパタ−ン１０
７ａの内部側壁を覆うエミッタ電極を示す。エミッタ電
極１２１は、第１導電型の不純物がド−ピングされたポ
リシリコン、又は第１導電型のポリシリコンとタングス
テンシリサイドとで構成されたタングステンポリサイド
により形成することが好ましい。

【００２１】図３を参照して説明したように、本実施の
形態に係るＢｉＣＭＯＳ半導体装置は、ゲ−トパタ−ン
を構成するゲ−ト電極層とエミット電極とが連結された
構造を有するため、ゲ−ト電極層もエミッタ電極の機能
を果たし得る。

【００２２】従って、本実施の形態に係るＢｉＣＭＯＳ
半導体装置に拠れば、バイポ−ラトランジスタが動作す
る際に、ゲ−ト電極の下の活性ベ−ス領域の抵抗が減少
し、バイポ−ラトランジスタの電流利得が高くなる。こ
れは、例えば、ＮＰＮ型のバイポ−ラトランジスタの場
合においては、当該トランジスタをオン状態にする際
に、エミッタ電極及びゲート電極の電位が活性ベ−ス領
域の電位より０．７Ｖ程度低い電圧になるから、換言す
ると、活性ベ−ス領域の表面に蓄積層が形成されること
により活性ベ−ス領域による抵抗が小さくなるからであ
る。このような効果は、ＰＮＰ型のバイポ−ラトランジ
スタの場合にも同様に得られる。

【００２３】次に、本実施の形態に係るＢｉＣＭＯＳ半
導体装置の製造方法を説明する。図４（Ａ）乃至（Ｄ）
は、本実施の形態に係るＢｉＣＭＯＳ半導体装置の製造
方法を説明するための断面図であって、バイポ−ラトラ
ンジスタの領域を示すものである。なお、ＭＯＳトラン
ジスタの構成要素と同時に形成される部分（例えば、ゲ
ートパターン）は、その機能面で異なるが、説明の便宜
上、ＭＯＳトランジスタと同一の名称を用いている。ま
た、図３の参照番号と同一の参照番号は同一部分を示
す。

【００２４】図４（Ａ）は、ゲ−ト絶縁層１０５及びゲ
−トパタ−ン１０７を形成する工程を示す。先ず、半導
体基板（不図示）の所定領域に第１導電型のコレクタ領
域１０１（例えば、Ｎ型のウェル）を形成した後に、フ
ィ−ルド酸化層１０３を形成することによって活性領域
と不活性領域とを限定する。次いで、この活性領域にゲ
−ト絶縁層１０５（例えば、熱酸化層）を形成する。次
いで、ゲ−ト絶縁層１０５の形成された半導体基板の全
面に第１導電型の導電層と絶縁層を順に形成した後に、
これらを通常の写真食刻工程でパタニングして、ゲ−ト
絶縁層１０５の上部の所定領域に導電層と絶縁層とを順
に積層してなるたゲ−トパタ−ン１０７を形成する。ゲ
−ト電極層としての導電層は、第１導電型のポリシリコ
ン、又は第１導電型のポリシリコンとタングステンシリ
サイドとで構成されたタングステンポリサイドにより形
成し、その上部の絶縁層は、二酸化シリコンにより形成
することが好ましいが、実施の態様によっては、当該絶
縁層は不要である。

【００２５】図４（Ｂ）は、バイポ−ラトランジスタの
活性ベ−ス領域１１３と不活性ベ−ス領域１１５を形成
する工程を示す。具体的には、ゲ−トパタ−ン１０７の
形成された半導体基板の全面にＣＶＤ酸化層を蒸着した
後に、これを異方性食刻してゲ−トパタ−ン１０７の側
壁にスペ−サ１０９を形成する。次いで、バイポ−ラト
ランジスタの形成される活性領域に第２導電型の不純物
を第１ド−ズ量でイオン注入して、ゲ−トパタ−ン１０
７の下の活性領域に第１深さを有する第２導電型の活性
ベ−ス領域１１３とゲ−トパタ−ン１０７の両側の活性
領域に前記第１深さより深い第２深さを有する第２導電
型領域を同時に形成する。前記第２導電型の不純物とし
ては、ボロンイオンが好適であり、前記第１ド−ズ量と
しては、３．０×１０¹³［ｉｏｎｓ／ｃｍ³］程度が好
適である。

【００２６】次いで、第２導電型の不純物（例えば、フ
ッ化ボロンイオン）を前記第１ド−ズ量より多い第２ド
−ズ量でさらにイオン注入して、前記第２導電型領域に
活性ベ−ス領域１１３の濃度より高い第２導電型の不活
性ベ−ス領域１１５を形成する。フッ化ボロンイオン注
入時におけるイオン注入エネルギーは、フッ化ボロンイ
オンがゲ−トパタ−ン１０７を通過しないような値に調
節する。

【００２７】図４（Ｃ）は、活性ベ−ス領域１１３を露
出するためのコンタクトホ−ルを形成する工程を示す。
具体的には、まず、不活性ベ−ス領域１１５の形成され
た半導体基板の全面に層間絶縁層を形成する。次いで、
活性ベ−ス領域１１３の上部の層間絶縁層が露出するよ
うにフォトレジストパタ−ン１１９を形成する。次い
で、フォトレジストパタ−ン１１９を食刻マスクとして
前記層間絶縁層、ゲ−トパタ−ン１０７及びゲ−ト絶縁
層１０５を連続的に食刻することにより、活性ベ−ス領
域１１３の上部にコンタクトホ−ルを有する層間絶縁層
パタ−ン１１７、ゲ−トパタ−ン１０７ａ及びゲ−ト絶
縁層パタ−ン１０５ａを形成する。

【００２８】図４（Ｄ）は、本実施の形態に係るＢｉＣ
ＭＯＳ半導体装置を完成させる工程を示す。具体的に
は、まず、フォトレジストパタ−ン１１９を除去する。
次いで、フォトレジストパタ−ン１１９が除去された半
導体基板の全面に前記コンタクトホ−ルを埋め込む第１
導電型の導電層を、例えば、Ｎ型のポリシリコン、又は
Ｎ型のポリシリコンとタングステンシリサイドとで構成
されたタングステンポリサイドにより形成する。次い
で、前記第１導電型の導電層を写真食刻工程でパタニン
グして前記コンタクトホ−ルを覆うエミッタ電極１２１
を形成する。

【００２９】エミッタ電極１２１は、ゲ−トパタ−ン１
０７ａを構成するゲ−ト電極と連結されているため、当
該ゲ−ト電極は、常にエミッタ電極１２１と同一電圧を
有する。従って、バイポ−ラトランジスタがオン状態に
ある場合に、活性ベ−ス領域１１３の上部に蓄積層が形
成されて活性ベ−ス領域１１３の抵抗が減少する。その
結果、バイポ−ラトランジスタの電流利得が増加する。

【００３０】次に、エミッタ電極１２１の形成された半
導体基板の全面に絶縁層（不図示）を蒸着した後に熱処
理を施す。この熱処理により、第１導電型のエミッタ電
極１２１から第１導電型の不純物（例えば、Ｎ型の不純
物）が拡散して、その下の活性ベ−ス領域１１３の上部
に第１導電型のエミッタ領域１２３が形成される。

【００３１】以上のように、本実施の形態に拠れば、バ
イポ−ラトランジスタが形成される活性領域の上部に形
成されたゲ−トパタ−ンを除去せずに、バイポーラトラ
ンジスタの構成の一部として利用することにより、フィ
−ルド酸化層の局所的な食刻及び活性ベ−ス領域の食刻
損傷が防止される。さらに、活性ベ−ス領域の上部のゲ
−ト絶縁層パタ−ンの上部にエミッタ電極と連結された
ゲ−ト電極層が存在するため、バイポ−ラトランジスタ
がオン状態にある場合の活性ベ−ス領域の抵抗を減ら
し、バイポ−ラトランジスタの電流利得を増加させるこ
とができる。この理由は、例えば、ＮＰＮバイポ−ラト
ランジスタの場合においては、エミッタ電極、即ちゲ−
ト電極層の電圧が活性ベ−ス領域の電圧より、例えば
０．７Ｖ程度低いために活性ベ−ス領域の上部に蓄積層
が形成されるからである。また、ＰＮＰバイポ−ラトラ
ンジスタの場合にも同様の効果が得られることは明らか
である。

【００３２】本発明は、上記の実施の形態に限定され
ず、本発明の技術的思想の範囲において様々な変形が可
能である。

【００３３】

【発明の効果】本発明に拠れば、ＢｉＣＭＯＳ半導体装
置において、活性ベ−ス領域の食刻損傷をなくし、フィ
−ルド酸化層が局所的に食刻されるのを防止することが
できる。

【００３４】また、活性ベ−ス領域の上部のゲ−ト絶縁
層パタ−ンの上部にエミッタ電極と連結されたゲ−ト電
極層を設けることにより、バイポ−ラトランジスタがオ
ン状態にある場合の活性ベ−ス領域の抵抗を減らし、バ
イポ−ラトランジスタの電流利得を増加させることがで
きる。

【００３５】

【図面の簡単な説明】

【図１】従来技術に係るＢｉＣＭＯＳ半導体装置の製造
方法を説明するための断面図である。

【図２】従来技術に係るＢｉＣＭＯＳ半導体装置の切断
面を電子走査顕微鏡で撮影した写真である。

【図３】本発明の実施の形態に係るＢｉＣＭＯＳ半導体
装置の構造を示した断面図である。

【図４】本発明の実施の形態に係るＢｉＣＭＯＳ半導体
装置の製造方法を説明するための断面図である。

【手続補正書】

【提出日】平成８年７月２日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

Claims (8)

【特許請求の範囲】
1. 【請求項１】 バイポ−ラトランジスタとＭＯＳトラン
   ジスタとが混在したＢｉＣＭＯＳ半導体装置において、
   前記バイポ−ラトランジスタは、 半導体基板に形成された第１導電型のコレクタ領域と、 前記コレクタ領域の表面の所定領域に形成された第１導
   電型のエミッタ領域と、 前記エミッタ領域を取り囲むように第１濃度にド−ピン
   グされて形成された第２導電型の活性ベ−ス領域と、 前記活性ベ−ス領域の両側に前記第１濃度より高い第２
   濃度にド−ピングされて形成された第２導電型の不活性
   ベ−ス領域と、 前記エミッタ領域が露出するように前記活性ベ−ス領域
   及び前記不活性ベ−ス領域上に形成されたゲ−ト絶縁層
   パタ−ンと、 前記活性ベ−ス領域の上部のゲ−ト絶縁層パタ−ンの上
   部に形成されたゲ−トパタ−ンと、 前記エミッタ領域の露出された表面と前記ゲ−トパタ−
   ンの内部側壁を覆うエミッタ電極と、 を含むことを特徴とするＢｉＣＭＯＳ半導体装置。
2. 【請求項２】 前記ゲ−トパタ−ンは、ゲ−ト電極層及
   び絶縁層が順に積層された構造であることを特徴とする
   請求項１に記載のＢｉＣＭＯＳ半導体装置。
3. 【請求項３】 前記ゲ−トパタ−ンは、ゲ−ト電極層よ
   りなることを特徴とする請求項１に記載のＢｉＣＭＯＳ
   半導体装置。
4. 【請求項４】 前記ゲ−ト電極層は、第１導電型のポリ
   シリコン層又はタングステンポリサイド層で形成される
   ことを特徴とする請求項２又は３に記載のＢｉＣＭＯＳ
   半導体装置。
5. 【請求項５】 前記エミッタ電極は、ポリシリコン層又
   はタングステンポリサイド層で形成されることを特徴と
   する請求項１に記載のＢｉＣＭＯＳ半導体装置。
6. 【請求項６】 前記ポリシリコン層は、第１導電型の不
   純物をド−ピングしてなることを特徴とする請求項５に
   記載のＢｉＣＭＯＳ半導体装置。
7. 【請求項７】 バイポ−ラトランジスタとＭＯＳトラン
   ジスタとが混在したＢｉＣＭＯＳ半導体装置の製造方法
   において、前記バイポ−ラトランジスタは、 半導体基板に第１導電型のコレクタ領域を形成する工程
   と、 前記コレクタ領域の表面にフィ−ルド酸化層を形成して
   活性領域と不活性領域とを限定する工程と、 前記活性領域にゲ−ト絶縁層を形成する工程と、 前記ゲ−ト絶縁層の上部にゲ−トパタ−ンを形成する工
   程と、 前記ゲ−トパタ−ンの下の活性領域及び前記ゲ−トパタ
   −ンの両側の活性領域に第２導電型の不純物を第１ド−
   ズ量でイオン注入して、それぞれ第１深さの活性ベ−ス
   領域及び前記第１深さより深い第２深さの第２導電型の
   領域を形成する工程と、 前記第２深さの第２導電型の領域に第２導電型の不純物
   を前記第１ド−ズ量より多い第２ド−ズでイオン注入し
   て不活性ベ−ス領域を形成する工程と、 前記不活性ベ−ス領域の形成された半導体基板の全面に
   層間絶縁層を形成する工程と、 前記活性ベ−ス領域の上部にコンタクトホ−ルを形成す
   る工程と、 前記コンタクトホ−ルを覆う第１導電型のエミッタ電極
   を形成する工程と、 前記エミッタ電極と接触する前記活性ベ−ス領域の表面
   に第１導電型のエミッタ領域を形成する工程と、 を含むことを特徴とするＢｉＣＭＯＳ半導体装置の製造
   方法。
8. 【請求項８】 前記エミッタ領域は、前記エミッタ電極
   の形成された半導体基板の全面に絶縁層を形成した後に
   熱処理を施すことによって、前記エミッタ電極に含有さ
   れた第１導電型の不純物を拡散させて形成することを特
   徴とする請求項７に記載のＢｉＣＭＯＳ半導体装置の製
   造方法。