JP2797798B2 - 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 - Google Patents

突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法

Info

Publication number
JP2797798B2
JP2797798B2 JP3332755A JP33275591A JP2797798B2 JP 2797798 B2 JP2797798 B2 JP 2797798B2 JP 3332755 A JP3332755 A JP 3332755A JP 33275591 A JP33275591 A JP 33275591A JP 2797798 B2 JP2797798 B2 JP 2797798B2
Authority
JP
Japan
Prior art keywords
region
doped
contact
field oxide
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3332755A
Other languages
English (en)
Other versions
JPH04290223A (ja
Inventor
ルイス・シー・パリロ
ニール・ビー・ヘニス
リチャード・ダブリュー・モンテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Solutions Inc
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Solutions Inc, Motorola Inc filed Critical Motorola Solutions Inc
Publication of JPH04290223A publication Critical patent/JPH04290223A/ja
Application granted granted Critical
Publication of JP2797798B2 publication Critical patent/JP2797798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置とその製造
方法に関する。さらに詳しくは、ＭＯＳトランジスタの
ソース・ドレーン領域のような、ドーピングされた下地
領域に埋込コンタクトを有する半導体装置と、その製造
方法とに関する。
【０００２】
【従来の技術】集積回路においては、埋込コンタクトは
ありふれた部品である。埋込コンタクトとは、金属，ケ
イ化金属またはドーピングされた多結晶シリコン（ポリ
シリコン）などの導電材料からつくられる、ソース／ド
レーン領域またはウェル領域などのドーピングされた半
導体基板領域との細長いコンタクトを指す。埋込コンタ
クトの形成の典型的な手順としては、まず、ドーピング
されたウェルの表面または半導体材料のタブ上およびそ
の中、あるいは基板そのもののドーピングされた表面上
に、複数のフィールド酸化領域または分離領域を形成す
ることがあげられる。次に、二酸化シリコンなどの誘電
層が基板上に形成され、誘電材料を貫通してコンタクト
開口部が設けられる。基板とのコンタクトは、このホー
ルの少なくとも途中まで、またはそのホールを覆って延
在するドーピングされたポリシリコン層を形成して、ポ
リシリコンから基板内に不純物原子を拡散し基板内にド
ーピングされたコンタクト領域を形成することにより達
成される。
【０００３】
【発明が解決しようとする課題】しかしながら、超大規
模集積回路（ＶＬＳＩ）装置はますます小さくなり、装
置内の部品数は増えるので、埋込コンタクトのような、
分離領域の両側に配置されるコンタクトはますます密集
して配置しなければならない。１つの装置内に埋込コン
タクトを密集して配置すると、それぞれのコンタクトの
ドーピングされたコンタクト領域に伴う空乏領域が重な
ってしまう。空乏領域が重なると、コンタクト間で漏洩
電流が生ずる。この問題は、横方向突き抜け現象（late
ral punch-through ）と呼ばれ、埋込コンタクトのドー
ピングがｎ型ドーパントにより行われたときも、ｐ型ド
ーパントにより行われたときも起こる。装置部品がます
ます小型になり、埋込コンタクトが密集して配置される
ようになると、横方向突き抜け現象は特に問題となる。
縦方向突き抜け現象（vertical punch-through）も、埋
込コンタクト領域から反対導電型のウェルを通じて、埋
込コンタクト領域と同じ導電型の基板まで起こることが
ある。
【０００４】ソース領域やドレーン領域などのドーピン
グされた領域の周囲をさらにドーピングする層あるいは
領域は、一般的には未知ではない。たとえば、６トラン
ジスタのスタティック・ランダム・アクセス・メモリ
（ＳＲＡＭ）セルは、ｎ型ウェル領域の電界効果トラン
ジスタと、ｐ型ドレーン領域のダイオードとにより形成
される。しかし、６トランジスタＳＲＡＭセルの埋込コ
ンタクトは突き抜け現象に対する保護がなされていな
い。また、金属酸化物半導体（ＭＯＳ）トランジスタの
ソースおよびドレーン領域を囲む高濃度にドーピングさ
れた領域を有する、カウンタ・ドーピングされたソース
およびドレーン領域が知られている。６トランジスタＳ
ＲＡＭとカウンタ・ドーピングされたソース・ドレーン
に用いられる囲み部品は、個別のトランジスタ内にある
か、あるいはその一部であり、電気的な突き抜け現象を
防ぐことのできる手段を提供できるほど正確にドーピン
グされるわけではない。そのため、従来技術の装置は、
互いに密接している別々の装置に伴う埋込コンタクトに
対する突き抜け現象を防ぐ機能を提供してはいない。
【０００５】
【課題を解決するための手段】本発明を実施するにあた
り、突き抜け防止策を施した複数の埋込コンタクトを有
する半導体装置が提供される。本発明の１つの実施例に
より、主面を有する第１導電型の半導体基板が設けられ
る。分離領域が、主面の第１部分を覆い、誘電層が主面
の第２部分を覆う。複数のコンタクト開口部が、分離領
域に隣接して誘電層内に形成される。第１導電型のドー
ピングされた突き抜け防止領域は、コンタクト開口部下
方の基板内にある。第２導電型のドーピングされたコン
タクト領域が、各コンタクト開口部内の主面から、突き
抜け防止領域まで延在し、突き抜け防止領域を主面から
分離している。少なくとも１つの導電層が分離領域の一
部と、誘電層の一部とを覆い、少なくともコンタクト開
口部の部分まで延在し、基板内のドーピングされたコン
タクト領域に対して電気的接触を形成している。
【０００６】
【実施例】図を簡単にし、明白にするために、図に示さ
れる素子は必ずしも一定の比率で描かれているわけでは
ない点に留意されたい。たとえば、いくつかの素子の寸
法は、分かりやすくするために、互いに拡大して図示さ
れている。さらに、適切であると考えられる場合は、図
群の中で同じ参照番号が繰り返されて、対応する素子を
示している。
【０００７】ここで説明される実施例の説明では、ｎ型
コンタクトが、ｎ型基板内のｐ型ウェル領域に形成され
たｎ型ソース・ドレーン領域に対して設けられるものと
する。本発明は、ｐ型コンタクトが、ｐ型基板内のｎ型
ウェル領域内に形成されたｐ型ソース・ドレーン領域に
対して設けられるという、反対導電型の場合にも適用さ
れる。さらに、特定の応用例においては、ウェル領域が
存在せず、コンタクトが、バルク基板そのものの中に形
成された被ドーピング領域に対して直接作られることも
ある。また、特定の応用例においては、ウェル領域の代
わりに、単結晶半導体基板を覆う半導体材料の被ドーピ
ング・エピタキシャル層とすることも可能である。本発
明の方法は、ドーピング・レベルを局部的に増大させ、
漏洩電流を防ぐことである。この方法により、コンタク
ト領域とは異なる導電型であるが、ウェル領域や装置が
作成されるバルク基板と同じ導電型をもつ、ドーピング
されたコンタクト領域の下に別のドーピング領域あるい
は層を設ける。このように形成されたＰＮ接合は、突き
抜け防止手段として機能し、コンタクトを互いに絶縁す
る。
【０００８】図１の平面図は、本発明により作成される
半導体装置の回路部分１０の１つの実施例である。図１
に示される部品は、埋込コンタクト１１，１２，１３、
フィールド分離領域１８および別々の導電層３３，３
４，３５である。導電層３４の一部が、ソース・ドレー
ン領域４０，４２を有するＭＯＳトランジスタ１５のゲ
ートを形成する。埋込コンタクト１１，１２，１３は、
フィールド酸化領域１８に隣接しており、導電層３５，
３３，３４を覆う手段を提供し、ソース・ドレーン領域
４４，４２，４６との電気的接触をそれぞれ行ってい
る。ソース・ドレーン領域４６，４４は、他のＭＯＳト
ランジスタと関連しているが、これらは図を分かりやす
くするために図１には示されていない。図１に示される
特定の実施例においては、装置部品は単結晶半導体基板
１６のウェル領域１４内に形成され、図示の構造はＳＲ
ＡＭ装置のメモリ・アレイの一部である。しかし、本発
明は、ＢｉＣＭＯＳ（バイポーラ相補型ＭＯＳ）ＳＲＡ
Ｍ装置，ＤＲＡＭ（ダイナミック・ランダム・アクセス
・メモリ）装置，マイクロプロセッサ装置などの、埋込
コンタクトを有するＭＯＳおよびＢｉＣＭＯＳ装置な
ど、その他の多くの装置に用いることも可能である。
【０００９】直線２−２で切った断面図が図２に示さ
れ、ここでは埋込コンタクト１１，１２を示している。
ドーピングされたコンタクト領域２９，３０が、フィー
ルド酸化領域１８に隣接して、ウェル領域１４に形成さ
れ、それぞれ、ドーピングされた突き抜け防止領域３
６，３７の上部を覆っている。ウェル領域１４内にある
チャンネル・ストップ２０が、フィールド分離領域１８
の下にあり、領域１８と同形に延びている。図２の断面
図においては、チャンネル・ストップ２０は、ドーピン
グされたコンタクト領域２９，３０間に延びている。パ
ッド酸化層２２が、フィールド分離領域１８の両側でウ
ェル領域１４の表面部分の上にある。導電層３３，３５
はフィールド分離領域１８の一部と、パッド酸化層２２
の一部との上にあり、パッド酸化層２２のコンタクト開
口部を通じてドーピングされたコンタクト領域２９，３
０と電気的に接触している。ポリシリコン導電層の場合
は、導電層３３，３５がドーピングされたコンタクト領
域２９，３０と同じ導電型であると、ソース・ドレーン
領域４２，４４に対するオーミック・コンタクトの形成
は、より簡単に達成される。
【００１０】図２に示される本発明の構造が従来の技術
よりも明確に有利であるのは、隣接する埋込コンタクト
間の唯一の突き抜け防止策がチャンネル・ストップ２０
のようなチャンネル・ストップであることである。突き
抜け防止領域３６，３７を、コンタクト領域２９，３０
の下部を囲むウェルまたは基板内深く形成することによ
り、ＶＬＳＩ装置の厳しい設計要件を満たすため埋込コ
ンタクトを接近させても、埋込コンタクト間に電流漏洩
が起こらなくなる。
【００１１】図２に示されるように、導電層３３，３５
はパッド酸化層２２のコンタクト開口部全体を覆う。し
かし、少し位置がずれたり、あるいはパッド酸化層２２
内に大きなコンタクト開口部を形成して、たとえば第２
導電層によるコンタクトを設けることが望ましいとき
は、導電層３３，３５は、コンタクト開口部内のウェル
領域の主面の一部のみを覆うこともある。
【００１２】図３は、図１の直線３−３で切った回路部
分１０の領域の断面である。図３に示されるのは、トラ
ンジスタ１５から埋込コンタクト１３を分離するフィー
ルド分離領域１８の部分である。図１からもわかるよう
に、導電層３４は一端でトランジスタ１５のゲートを形
成し、他端で、埋込コンタクト１３を通じソース・ドレ
ーン領域４６との接触を行う。突き抜け防止領域３８
は、ソース・ドレーン領域４２から埋込コンタクト１３
を絶縁する。チャンネル・ストップ２０の一部は、ドー
ピングされたコンタクト領域３１とドレーン領域４２と
の間に延びる。このため、埋込コンタクト１１，１２，
１３は、本発明により形成される突き抜け防止領域によ
って、互いに分離され、また隣接トランジスタのソース
・ドレーン領域から絶縁される。当業者であれば、図１
には集積回路構造の一部分だけが示されていること、ま
た突き抜け防止策を施した埋込コンタクトを有するその
他の多くの構造が可能であることが理解いただけるだろ
う。
【００１３】回路部分１０を作成するために用いられる
工程の１つの実施例を図４，図５に示す。説明のため
に、図２に示される部品、すなわち隣接する埋込コンタ
クト１１，１２の製造のみを解説する。当業者であれ
ば、同様の技術が図１に示されるすべての部品の作成に
適用されることが理解できるであろう。図４に示される
ように、コンタクト１１，１２はフィールド分離領域１
８の対向する側に形成される。領域１８は厚いＳｉＯ2
フィールド酸化物であることが好ましい。フィールド分
離領域１８の形成に先立ち、基板１４内にチャンネル・
ストップ２０を形成してもよい。好適な工程では、薄い
パッド酸化層２２が形成されて、後で行われる注入のた
めのスクリーンとしての役割を果たし、さらに回路の他
の部分ではゲート酸化層としての機能を果たす。パッド
酸化層２２が形成された後、第１ポリシリコン層２３が
パッド酸化層２２上に被着される。次に、フォトレジス
ト層２４が設けられ、標準のフォトリソグラフ技術を用
いてパターニングされ、２つのコンタクト開口部２６，
２８を形成する。これらの開口部は、ドーピングされた
領域３６，３７を規定する。
【００１４】フォトレジスト・パターン２４ができる
と、第１ポリシリコン層２３と、パッド酸化層２２とを
通してイオン注入が行われ、ウェル領域１４内に突き抜
け防止領域３６，３７が形成される。あるいは、コンタ
クト開口部２６，２８により露出されたパッド酸化層２
２の部分をエッチングして、ウェル領域１４の主面を露
出してもよい。コンタクト開口部がパッド酸化層２２に
すでに形成されているときは、不純物は拡散またはその
他の直接手段を介して導入することができる。本発明の
好適な実施工程においては、図４に示されるように、ウ
ェル領域１４と同じ導電型のドーパント不純物が導入さ
れて、突き抜け防止領域３６，３７が形成される。注入
のエネルギおよび量を調整して、埋込コンタクト１１，
１２の下に高濃度ドーピングを局部的に行うことができ
る。たとえば、ｐ型突き抜け防止領域の場合は、１平方
センチ当り約１ｘ１０12ないし１ｘ１０14イオンのホウ
素注入量を、約１６０ないし２６０ＫｅＶのエネルギで
注入したものを用いて、すべての熱処理サイクルの終了
後に、約４５０ないし６５０ナノメータのピーク濃度を
有する領域を基板の主面の下に形成することができる。
当業者であれば、上記の特定の量とエネルギの範囲によ
り、ここで解説する実施例の突き抜け防止策を実行する
のに適したドーパント濃度が実現できること、また装置
の接合深さ条件，ドーパント導電型および構造の配列が
異なると、異なる組合せの量とエネルギが用いられるこ
とが理解いただけよう。
【００１５】突き抜け防止領域３６，３７が形成された
後、図５に示されるように、導電材料の第２層を被着さ
せることにより導電層３２が形成され、第１ポリシリコ
ン層２３が覆われる。導電材料の第２層は、ｎ型ドーパ
ントでドーピングした化学蒸着（ＣＶＤ）されたポリシ
リコンであることが好ましいが、このドーピングは、蒸
着中に行われるか、蒸着中にＣＶＤシステムにドーパン
ト・ガスを導入することによりドーピングされるか、あ
るいは導電層３２が形成された後でドーパントを導入す
ることにより実行される。また、導電材料の第２層は、
タングステン，コバルト，チタン，モリブデン，タンタ
ルなどの耐熱金属でもよい。
【００１６】次に、好適な実施例においては、図５に示
されるように、導電層３２からパッド酸化層２２のコン
タクト開口部下のウェル領域１４にドーパント原子を拡
散することによりドーピングされたコンタクト領域２
９，３０が形成される。コンタクト領域２９，３０下の
突き抜け防止領域３６，３７内の最終的なドーパント濃
度傾斜と、ドーパント原子の空間的な分布とは、所定の
注入量およびエネルギと、工程に用いられた特定の熱処
理サイクルとにより決定される。コンタクト領域２９，
３０を形成するために用いられる熱処理中に、突き抜け
防止領域３６，３７を形成するために基板内に注入され
たホウ素原子は、コンタクト領域３６，３７下のウェル
領域１４内にさらに深く拡散する。ウェル領域１４にお
ける最終的なホウ素ドーパントの分布は、その後の熱処
理により決定される。しかしながら、突き抜け防止領域
３６，３７におけるホウ素ドーパント濃度は、ウェル領
域１４の濃度よりも大きく、そのためにコンタクト領域
２９，３０と突き抜け防止領域３６，３７との間にＰＮ
接合が形成される。
【００１７】たとえば、上述のホウ素注入により突き抜
け防止領域３６，３７が形成され、導電層３２が約２５
ないし３５Ｗ／平方の面積抵抗（sheet resistance）ま
で燐によりｎドーピングされたポリシリコンである場
合、ドーパント原子は、約９００ないし１０００℃で約
１ないし２時間の熱処理により、導電層３２から基板内
まで拡散される。コンタクト領域２９，３０の形成後、
図５に示されるようにフォトレジスト・パターン２５が
設けられ、導電層３２は異方エッチングされて、図２に
示されるパターニングされた導電層３３，３５を形成す
る。ソース・ドレーン領域４２，４４は、ｐチャンネル
装置（図示せず）を保護するソース・ドレーン・フォト
レジスト・パターンを設け、燐またはヒ素のようなｎ型
ドーパントをウェル領域１４内に注入することにより、
従来の方法で形成されることが好ましい。熱処理によ
り、ホウ素ドーパントは基板内に拡散して、基板の主面
下に約２５０ないし３５０ナノメータのＰＮ接合を形成
する。
【００１８】本発明特有の利点として、突き抜け防止領
域が埋込コンタクトの直近で、しかもソース・ドレーン
領域よりも深いところに形成されるという点があげられ
る。従来の方法は、ソース・ドレーン領域が形成される
ウェル領域をドーピングし過ぎる傾向があり、そのため
にトランジスタの性能が低下する。よく用いられる別の
方法は、フィールド分離領域下のチャンネル・ストップ
のドーピングを増大させる方法である。しかし、この方
法は、近接して配置された埋込コンタクト間の電流漏洩
を防止するのに効果があることは証明されていない。突
き抜け防止領域３６，３７内の局部的に高いホウ素ドー
ピングによる電界は、フィールド分離領域下の２個のポ
リシリコン・ノード１１，１２から延びる空乏領域を切
取り、それによって横方向の突き抜け防止に役立つ。領
域３６，３７はまた、ウェル領域１４とは反対導電型の
埋込層または基板１６への突き抜けを阻止するのに役立
つ。本発明の方法は、ソース・ドレーン領域４０，４２
のようなアクティブな装置領域の浅いドーピング分布を
維持しつつ、マスクを追加せずに横方向および縦方向の
突き抜けを防止する。下記の、コンピュータによりシミ
ュレーションしたドーピング分布および実験結果は、ウ
ェル領域内深くコンタクト領域下に位置する３６，３７
のような領域が、隣接する埋込コンタクト間の横方向お
よび縦方向の電気的な突き抜けを阻止することを証明し
ている。
【００１９】図６に、埋込コンタクト構造を通じたドー
ピング分布のコンピュータ・シミュレーション・プロッ
トを示す。このプロットは、ウェル領域内への深さの関
数としてウェル領域におけるドーパント濃度を表す。シ
ミュレーション・プログラムは、注入と熱処理がすべて
完了した後に、ウェル領域のドーパント分布を評価する
ので、製造手順終了後の装置内の実際のドーパント分布
を表している。このプロットでは、ホウ素ドーパント濃
度曲線がＢとして示され、燐のドーパント濃度曲線をＰ
とする。ホウ素のピーク濃度はウェル領域表面（ｘ軸の
０．００として示される）よりも充分に下にあり、また
表面から約５００ナノメータの燐のピーク濃度よりも下
に位置することはこのプロットから明かである。
【００２０】図７は、隣接する埋込コンタクト間の、フ
ィールド分離領域１８下の漏洩電流をフィールド分離領
域両端の電圧として示したプロットである。プロットの
３本の曲線は、突き抜け防止領域３６，３７における異
なるドーピング濃度を表す。「対照−従来技術」と標識
される一番上の曲線は、突き抜け防止策のない従来の技
術により形成された装置の漏洩電流を表す。プロットか
らわかるように、従来技術による装置においては、フィ
ールド分離領域の両端の電圧が大変低い場合でもかなり
の漏洩電流がある。突き抜け防止領域３６，３８におけ
る異なるドーパント濃度における漏洩電流データを表す
２本の曲線は、領域を形成するための注入量で標識され
ている。約１２ボルトより低い電圧においては漏洩電流
はかなり減少していることがプロットより明白である。
さらに、領域を形成するために用いられる特定量に対す
る漏洩電流減少の感度は、１平方センチ当り１ｘ１０12
から５ｘ１０12イオンに量を増加したときの、約９ボル
トと１２ボルトとの間の漏洩電流の減少により示され
る。
【００２１】以上、本発明により、上記の利点を充分に
満たす、突き抜け防止策を施した埋込コンタクトを有す
る半導体装置が提供されることは明かである。本発明は
特定の実例を参照して説明し図示してきたが、本発明は
これらの実施例例に制限されるものではない。本発明の
精神から逸脱することなく変形や修正が可能であること
が当業者には明らかである。たとえば、集束分子線生長
法(focused molecularbeam deposition) などの他のド
ーピング技術を用いることができる。さらに、図に示さ
れたフィールド分離領域の代わりにトレンチ分離構造を
用いることもできる。また、窒化シリコン，酸化物／窒
化物複合体，酸素窒化物（oxynitridesなどの他の誘電
材料を用いることもできる。それゆえ、添付の請求項と
その相当語句の範囲に入るすべての変形と修正とは本発
明に含まれるものとする。
【図面の簡単な説明】
【図１】本発明により形成された複数の埋込コンタクト
を示す、半導体装置の回路部分の平面図である。
【図２】図１を直線２−２で切った断面図で、本発明に
より形成される２個の隣接した埋込コンタクトを示す。
【図３】図１を直線３−３で切った断面図で、本発明に
より形成された埋込コンタクトと、フィールド分離領域
により埋込コンタクトから分離されたトランジスタとを
有する回路の部分を示す。
【図４】本発明の処理段階の断面図である。
【図５】本発明の処理段階の断面図である。
【図６】本発明により形成された埋込コンタクトを通じ
たドーピング分布を示すコンピュータによるプロットで
ある。
【図７】本発明により形成された構造から得られた実験
データであり、異なる突き抜け防止ドーピング濃度に対
する漏洩電流とフィールド分離領域の両端の電圧を示
す。
【符号の説明】
１０ 半導体装置の回路部分 １１，１２，１３ 埋込コンタクト １５ トランジスタ １８ フィールド分離領域 ３３，３４，３５ 導電層 ４０，４２，４４，４６ ソース・ドレーン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・ダブリュー・モンテル アメリカ合衆国アリゾナ州フェニック ス、イースト・デザート、ウィロウ2412 (56)参考文献 特開 平２−162739（ＪＰ，Ａ) 特開 昭64−80073（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 埋込コンタクト（１１，１２，１３）を
    有する半導体装置であって： 主面を有する第１導電型の半導体基板領域（１４）； 前記半導体基板領域（１４）の第１部分を覆うフィール
    ド酸化物領域（１８）； 前記半導体基板領域（１４）の第２部分および第３部分
    を覆う誘電層（２２）であって、前記フィールド酸化物
    領域の対向する側に隣接する前記第２および第３部分； 前記誘電層（２２）内の第１および第２コンタクト開口
    部（１１，１２）であって： 前記半導体基板領域（１４）の第３部分を覆い、かつ前
    記フィールド酸化物領域（１８）に隣接する前記第１コ
    ンタクト開口部（１１）；および前記半導体基板領域
    （１４）の第２部分を覆い、かつ前記フィールド酸化物
    領域に隣接する前記第２コンタクト開口部（１２）； 前記主面の、第２導電型の第１および第２ドーピングさ
    れたコンタクト領域（３０，２９）であって： 前記第１コンタクト開口部（１１）下の前記第１ドーピ
    ングされたコンタクト領域（３０）；および前記第２コ
    ンタクト開口部（１２）下の前記第２ドーピングされた
    コンタクト領域（２９）； 前記第１および第２コンタクト開口部（１１，１２）下
    の前記基板領域（１４）の前記第１導電型の第１および
    第２ドーピングされたフィールド突き抜け防止領域（３
    ７，３６）であって、それぞれは： 前記第１および第２ドーピングされたコンタクト領域
    （３０，２９）と比べ前記主面からさらに離れて延在す
    る前記第１および第２ドーピングされたフィールド突き
    抜け防止領域（３７，３６）； 前記第１ドーピングされたコンタクト領域（３０）と比
    べ前記フィールド酸化物領域（１８）よりさらに下に横
    方向に延在する前記第１ドーピングされたフィールド突
    き抜け防止領域（３７）；および前記第２ドーピングさ
    れたコンタクト領域（２９）と比べ前記フィールド酸化
    物領域（１８）よりさらに下に横方向に延在する前記第
    ２ドーピングされたフィールド突き抜け防止領域（３
    ６）；第１ソース−ドレイン領域および第２ソース−ドレイン
    領域（４４，４２）であって： 前記第１ドーピングされたコンタクト領域（３０）より
    浅い前記第１ソース−ドレイン領域（４４）； 前記第１ソース−ドレイン領域（４４）と前記フィール
    ド酸化物領域（１８）との間の前記第１ドーピングされ
    たコンタクト領域（３０）； 前記第２ドーピングされたコンタクト領域（２９）より
    浅い前記第２ソース−ドレイン領域（４２）； 前記第２ソース−ドレイン領域（４２）と前記フィール
    ド酸化物領域（１８）との間の前記第２ドーピングされ
    たコンタクト領域（２９）；および 前記誘電層（２２）
    の一部を覆い、前記第１コンタクト開口部（１１）まで
    延在して、前記第１ドーピングされたコンタクト領域
    （３０）と電気的接触を形成する少なくとも１個の導電
    層（３５）であって： 前記第２導電型の導電層の前記少なくとも１個の導電層
    （３５）； および 前記少なくとも１個の導電層（３５）と、前記第
    １または第２ドーピングされたコンタクト領域（３０，
    ２９）の一方を含む前記埋込コンタクト； から構成されることを特徴とする半導体装置。
  2. 【請求項２】 埋込コンタクト（１１，１２，１３）を
    有する半導体装置であって： 主面を有する第１導電型の半導体基板領域（１４）； 前記半導体基板領域（１４）の第１部分を覆うフィール
    ド酸化物領域（１８）； 前記半導体基板領域（１４）の第２部分および第３部分
    を覆う誘電層（２２）であって、前記フィールド酸化物
    領域（１８）の対向する側に隣接する前記第２および第
    ３部分； 前記第２部分を覆い、かつ前記フィールド酸化物領域
    （１８）に隣接する前記誘電層（２２）内のコンタクト
    開口部（１３）； 前記主面の第２導電型のドーピングされたコンタクト領
    域であって、前記コンタクト開口部（１３）下の前記ド
    ーピングされたコンタクト領域（３１）； 前記コンタクト開口部（１３）下の前記基板領域（１
    ４）の、第１導電型のドーピングされたフィールド突き
    抜け防止領域（３８）であって： 前記ドーピングされたコンタクト領域（３１）と比べ前
    記主面からさらに離れて延在する前記第１ドーピングさ
    れたフィールド突き抜け防止領域（３８）；および前記
    ドーピングされたコンタクト領域（３１）と比べ前記フ
    ィールド酸化物領域（１８）よりさらに下に横方向に延
    在する前記ドーピングされたフィールド突き抜け防止領
    域（３８）； 前記フィールド酸化物領域（１８）の一部と前記誘電層
    （２２）の一部とを覆い、前記コンタクト開口部（１
    ３）まで延在して、前記ドーピングされたコンタクト領
    域（３１）と電気的接触を形成する導電層（３４）の第
    １部分であって： 前記第２導電型の前記導電層（３４）の前記第１部分；
    および 前記導電層（３４）の第１部分および前記ドーピ
    ングされたコンタクト領域（３１）を含む前記埋込コン
    タクト（１１，１２，１３） ；前記第２部分の、前記基板領域（１４）内の第１ソース
    −ドレイン領域（４６）であって： 前記ドーピングされたコンタクト領域（３１）より浅い
    前記第１ソース−ドレイン領域（４６）；および 前記第
    １ソース−ドレイン領域（４６）と前記フィールド酸化
    物領域（１８）との間の前記ドーピングされたコンタク
    ト領域（３１）； 前記第３部分に位置し、第２ソース−ドレイン領域およ
    び第３ソース−ドレイン領域であって、それぞれが離隔
    された前記第２・第３ソース−ドレイン領域（４２，４
    ０）； 前記第２ソース−ドレイン領域と前記第３ソース−ドレ
    イン領域との中間の、前記第３部分内のチャンネル領
    域；および前記チャンネル領域を覆うゲート電極である
    前記誘電層（３４）の第２部分； から構成されることを特徴とする半導体装置。
  3. 【請求項３】 半導体装置を形成する方法であって： 第１導電型で、主面を有し、フィールド酸化物領域（１
    ８）によって分離される第１および第２のアクティブ領
    域を有する半導体装置領域（１４）を設ける段階；前記第１および第２アクティブ領域上に誘電体層を形成
    する段階； 前記誘電体層上にレジスト・パターン（２４）を形成す
    る段階てあって、 第１開口部（２８）および第２開口部（２６）を含む前
    記レジスト・パターン（２４）； 前記第１アクティブ領域を覆う前記第１開口部（２
    ８）；および 前記第２アクティブ領域を覆う前記第２開
    口部（２６）； 前記誘電体層を突き抜けて延在する第１コンタクト開口
    部および第２コンタクト開口部をエッチングする方法で
    あって： 前記レジスト・パターン（２４）の前記第１開口部（２
    ８）の下に位置し、かつ前記第１アクティブ領域を覆う
    前記第１コンタクト開口部；および 前記レジスト・パタ
    ーン（２４）の前記第２開口部（２６）の下に位置し、
    かつ前記第２アクティブ領域を覆う前記第２コンタクト
    開口部； 第１表面下フィールド酸化物突き抜け防止領域（３７）
    および第２表面下フィールド酸化物突き抜け防止領域
    （３６）を形成する方法であって： 前記レジスト・パターン（２４）が前記半導体装置領域
    （１４）を覆う間に実行される段階； 前記レジスト・パターン（２４）の第１開口部の下に位
    置し、かつ前記第１アクティブ領域内に位置する前記第
    １表面下フィールド 酸化物突き抜け防止領域（３７）； 前記レジスト・パターン（２４）の第２開口部の下に位
    置し、かつ前記第２アクティブ領域内に位置する前記第
    ２表面下フィールド酸化物突き抜け防止領域（３６）；
    および 前記 第１導電型である前記第１および第２表面下
    フィールド酸化物突き抜け防止領域（３６，３７）；前記第１および第２コンタクト開口部をエッチングする
    段階および前記第１および第２表面下フィールド酸化物
    突き抜け防止領域（３６，３７，３８）形成する段階の
    後に前記レジスト・パターン（２４）を除去する段階； 前記主面とそれぞれ密接に接触する第１部分および第２
    部分を有するドーピングされた導電層（３５，３３）を
    形成する段階であって：第２導電型の前記ドーピングされた導電層； 前記第１表面下フィールド酸化物突き抜け防止領域を覆
    う前記ドーピングされた導電層の第１部分（３５）； 前記第２表面下フィールド酸化物突き抜け防止領域を覆
    う前記ドーピングされた導電層の第２部分（３３）；お
    よび 前記第１および第２フィールド酸化物突き抜け防止
    領域を形成する段階の後に実行する段階； 第１ ドーピングされたコンタクト領域および第２ドーピ
    ングされたコンタクト領域（２９，３０，３１）を形成
    する段階であって： 前記第２導電型である前記第１および第２ ドーピングさ
    れたコンタクト領域（２９，３０，３１）；前記第１および第２アクティブ領域内にそれぞれ位置
    し、かつ 前記フィールド酸化物領域（１８）に隣接する
    前記第１および第２コンタクト領域（２９，３０，３
    １）；それぞれ 前記主要面から前記第１および第２表面下のフ
    ィールド酸化物突き抜け防止領域（３６，３７，３８）
    まで延在する前記第１および第２ドーピングされたコン
    タクト領域（２９，３０，３１）； および第１ソース−ドレイン領域（４４）および前記第
    ２ソース−ドレイン領域（４２）を形成する段階であっ
    て： 前記第１ドーピングされたコンタクト領域（３０）より
    浅い前記第１ソース−ドレイン領域（４４）； 前記第１ソース−ドレイン領域（４４）と前記フィール
    ド酸化物領域（１８） との間の前記第１ドーピングされ
    たコンタクト領域（３０）； 前記第２ドーピングされたコンタクト領域（２９）より
    浅い前記第２ソース−ドレイン領域（４２）； 前記第２ソース−ドレイン領域（４２）と前記フイール
    ド酸化物領域（１８）との間の前記第２ドーピングされ
    たコンタクト領域（２９）； から構成されることを特徴とする方法。
  4. 【請求項４】 半導体素子を形成する方法であって； 主面を有し、第１アクティブ領域および第２アクティブ
    領域を有する第１導電型の半導体素子領域を準備する段
    階であって、フィールド酸化物領域によって分離された
    前記第１および第２アクティブ領域；前記第１および第２アクティブ領域上に誘電体層を形成
    する段階； 前記誘電体層上にレジスト・パターンを形成する段階で
    あって： 前記第１アクティブ領域を覆う開口部を含む前記レジス
    ト・パターン； 前記誘電体層を突き抜けて延在するコンタクト開口部を
    エッチングする段階であって、前記レジスト・パターン
    の開口部の下に位置し、かつ前記第１アクティブ領域を
    覆う前記コンタクト開口部； 前記レジスト・パターンが前記半導体基板領域を覆う間
    に、 表面下フィールド酸化物突き抜け防止領域を形成す
    る段階であって：前記レジスト・パターンの開口部の下に位置し、かつ前
    記第１アクティブ領域内に位置する前記表面下フィール
    ド 酸化物突き抜け防止領域；および前記第１導電型であ
    る前記表面下フィールド酸化物突き抜け防止領域；前記コンタクト開口部をエッチングする段階および前記
    表面下フィールド酸化物突き抜け防止領域を形成する段
    階の後に前記レジスト・パターンを除去する段階； 第１ 部分および第２部分を有するドーピングされた導電
    層を形成する段階であって：第２導電型の前記第１部分； 前記第１アクティブ領域内の前記半導体基板領域の 前記
    主面と密接に接触する前記第１部分； 前記表面下フィールド酸化物突き抜け防止領域を覆う前
    記ドーピングされた導電層； 前記表面下フィールド酸化物突き抜け防止領域を形成す
    る段階の後に実行する段階； 前記第１アクティブ領域内に第２導電型のドーピングさ
    れたコンタクト領域を形成する段階であって、前記フィ
    ールド酸化物領域に隣接し、かつ前記主面から前記表面
    下のフィールド酸化物突き抜け防止領域まで延在する前
    記ドーピングされたコンタクト領域；および前記第２ア
    クティブ領域内にソース−ドレイン領域を形成する段階
    であって： 前記フィールド酸化物領域に直接隣接する前記ソース−
    ドレイン領域の内の少なくとも一方の領域； 前記ソース−ドレイン領域間のチャネル領域；および 前
    記チャネル領域を覆うゲート電極である前記ドーピング
    された導電層の前記第２部分； から構成されることを特徴とする方法。
JP3332755A 1990-11-26 1991-11-22 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 Expired - Fee Related JP2797798B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/617,727 US5208168A (en) 1990-11-26 1990-11-26 Semiconductor device having punch-through protected buried contacts and method for making the same
US617727 1990-11-26

Publications (2)

Publication Number Publication Date
JPH04290223A JPH04290223A (ja) 1992-10-14
JP2797798B2 true JP2797798B2 (ja) 1998-09-17

Family

ID=24474814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3332755A Expired - Fee Related JP2797798B2 (ja) 1990-11-26 1991-11-22 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US5208168A (ja)
EP (1) EP0487937B1 (ja)
JP (1) JP2797798B2 (ja)
KR (1) KR0174546B1 (ja)
DE (1) DE69128925T2 (ja)
SG (1) SG46296A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550074A (en) * 1996-01-19 1996-08-27 United Microelectronics Corp. Process for fabricating MOS transistors having anti-punchthrough implant regions formed by the use of a phase-shift mask
US5721146A (en) * 1996-04-29 1998-02-24 Taiwan Semiconductor Manufacturing Company Ltd Method of forming buried contact architecture within a trench
US5705437A (en) * 1996-09-25 1998-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench free process for SRAM
KR100239402B1 (ko) * 1997-04-02 2000-02-01 김영환 반도체 소자의 웰과 그 형성방법
US6399462B1 (en) * 1997-06-30 2002-06-04 Cypress Semiconductor Corporation Method and structure for isolating integrated circuit components and/or semiconductor active devices
US6339244B1 (en) * 2000-02-22 2002-01-15 Advanced Micro Devices, Inc. Fully depleted silicon on insulator semiconductor device and manufacturing method therefor
US9633857B1 (en) 2016-03-31 2017-04-25 Globalfoundries Inc. Semiconductor structure including a trench capping layer and method for the formation thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
JPS5522480A (en) * 1978-08-07 1980-02-18 Kobe Steel Ltd Material transfer device
JPS55105373A (en) * 1978-12-04 1980-08-12 Mostek Corp Metal oxide semiconductor transistor and method of fabricating same
JPS5626471A (en) * 1979-08-10 1981-03-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device
US4317273A (en) * 1979-11-13 1982-03-02 Texas Instruments Incorporated Method of making high coupling ratio DMOS electrically programmable ROM
US4280855A (en) * 1980-01-23 1981-07-28 Ibm Corporation Method of making a dual DMOS device by ion implantation and diffusion
US4613886A (en) * 1981-07-09 1986-09-23 Intel Corporation CMOS static memory cell
JPS5810856A (ja) * 1981-07-10 1983-01-21 Nec Corp 相補型半導体集積回路装置の製造方法
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
US4500898A (en) * 1982-07-06 1985-02-19 General Electric Company Semiconductor devices utilizing eutectic masks
DE3369030D1 (en) * 1983-04-18 1987-02-12 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
EP0157780B1 (en) * 1983-09-30 1988-05-18 Hughes Aircraft Company High density mosfet with field oxide aligned channel stops and method of fabricating the same
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
US4745454A (en) * 1985-01-07 1988-05-17 Advanced Micro Devices, Inc. High capacity semiconductor capacitance device structure
US4975751A (en) * 1985-09-09 1990-12-04 Harris Corporation High breakdown active device structure with low series resistance
JPS6480073A (en) * 1987-09-19 1989-03-24 Fuji Electric Co Ltd Semiconductor device
JPH02162739A (ja) * 1988-12-15 1990-06-22 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0487937B1 (en) 1998-02-18
KR920010962A (ko) 1992-06-27
US5208168A (en) 1993-05-04
KR0174546B1 (ko) 1999-02-01
DE69128925D1 (de) 1998-03-26
DE69128925T2 (de) 1998-09-10
JPH04290223A (ja) 1992-10-14
SG46296A1 (en) 1998-02-20
EP0487937A1 (en) 1992-06-03

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US4717683A (en) CMOS process
US5453635A (en) Lightly doped drain transistor device having the polysilicon sidewall spacers
US6638799B2 (en) Method for manufacturing a semiconductor device having a silicon on insulator substrate
KR100391959B1 (ko) 반도체 장치 및 제조 방법
US5913122A (en) Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
US5432105A (en) Method for fabricating self-aligned polysilicon contacts on FET source/drain areas
JP2797798B2 (ja) 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法
US5504024A (en) Method for fabricating MOS transistors
JPH04239760A (ja) 半導体装置の製造法
US5547903A (en) Method of elimination of junction punchthrough leakage via buried sidewall isolation
US6274441B1 (en) Method of forming bitline diffusion halo under gate conductor ledge
US6087213A (en) Semiconductor memory device and manufacturing method thereof
US5817564A (en) Double diffused MOS device and method
US7335549B2 (en) Semiconductor device and method for fabricating the same
KR100532367B1 (ko) 보호 다이오드를 내재한 수평형 확산 모스 트랜지스터 및 그 제조방법
JP2000068499A (ja) 半導体装置とその製造方法
JPH04328861A (ja) 半導体集積回路装置及びその製造方法
US6933564B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2808620B2 (ja) 半導体装置の製造方法
JP2959038B2 (ja) 半導体装置及びその製造方法
JPS6251248A (ja) 半導体装置の製造方法
KR0167664B1 (ko) 반도체소자 제조방법
JPH0287565A (ja) シリコン基板への接触方法および半導体装置
JPH10163490A (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees