KR950021730A - 바이폴라 트랜지스터를 갖는 반도체 장치 및 그 제조방법 - Google Patents

바이폴라 트랜지스터를 갖는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR950021730A
KR950021730A KR1019940035178A KR19940035178A KR950021730A KR 950021730 A KR950021730 A KR 950021730A KR 1019940035178 A KR1019940035178 A KR 1019940035178A KR 19940035178 A KR19940035178 A KR 19940035178A KR 950021730 A KR950021730 A KR 950021730A
Authority
KR
South Korea
Prior art keywords
region
forming
semiconductor substrate
collector
main surface
Prior art date
Application number
KR1019940035178A
Other languages
English (en)
Other versions
KR0165756B1 (ko
Inventor
히로끼 혼다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950021730A publication Critical patent/KR950021730A/ko
Application granted granted Critical
Publication of KR0165756B1 publication Critical patent/KR0165756B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

반도체기판(1)의 주표면상에 바이폴라 트랜지스터와 이 바이폴라 트랜지스터의 베이스영역의 전도형식과는 다른 전도형식의 불순물 영역을 포함하는 바이폴라 트랜지스터를 갖는 반도체장치에 있어서, 베이스 영역을 형성하기 위한 불순물이 베이스 영역을 형성하기 위하여 반도체기판(1)주표면의 전면에 주입된다.
따라서, 소자의 성능 저하 없이 제조비용을 절감할 수 있다.

Description

바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제1실시예의 BiNMOS를 나타내는 단면도.

Claims (15)

  1. 주표면을 갖는 제1전도형 반도체기판(1)과; 상기 반도체기판(1)의 주표면에 형성된 제2전도형 소오스/드레인영역(9)를 갖는 MOS트랜지스터와; 상기 반도체기판(1)의 주표면에 형성된 제1전도형 베이스영역(5)을 갖는 바이폴라 트랜지스터를 포함하고; 상기 소오스/드레인 영역(9)은 상기 베이스영역(5)내에 포함된 제2전도형 불순물의 농도와 동일한 농도의 제1전도형 불순물을 포함하고, 상기 소오스/드레인(9)내에 포함된 제2전도형 불순물의 농도는 상기 소오스/드레인영역(9)내에 포함된 제1전도형 불순물 농도의 10배이상인 바이폴라 트랜지스터를 갖는 반도체장치.
  2. 제1항에 있어서, 상기 소오스/드레인 영역에 포함된 제1전도형 불순물의 농도가 1018㎝-3이상인 바이폴라 트랜지스터를 갖는 반도체장치.
  3. 제1항에 있어서, 상기 베이스영역(5)의 일부 표면상에 금속전극(13c)이 형성된 바이폴라 트랜지스터를 갖는 반도체장치.
  4. 제1항에 있어서, 상기 바이폴라 트랜지스터는 제2전도형 콜렉터 영역(4)을 갖고; 상기 콜렉터 영역(4)의 일부 표면상에 콜렉터 전극(13a)이 형성되고; 콜렉터 전극(13e)고, 접촉하고 있는 상기 콜렉터 영역(4)의 일부 표면 바로 밑에 제2전도형 콜렉터 윌 영역(7,7a)이 형성되고; 상기 콜렉터 윌 영역(7,7a)내에 포함된 제1전도형 불순물의 농도가 상기 베이스 영역(5)내에 포함된 제1전도형 불순물의 농도와 동일한 바이폴라 트랜지스터를 갖는 반도체장치.
  5. 제4항에 있어서, 상기 콜렉터 윌 영역(7a)과 상기 소오스/드레인 영역(9)이 동일한 확산 깊이를 갖는 바이폴라 트랜지스터를 갖는 반도체장치.
  6. 제4항에 있어서, 상기 콜렉터 윌 영역(7a)및 상기 콜렉터 윌 영역(7a)밑에 위치한 상기 콜렉터 영역(4)을 중첩하여 제2전도형 불순물 영역(23)이 형성되고; 상기 불순물 영역(23)내에 포함된 제1전도형 불순물의 농도가 상기 베이스 영역(5)내에 포함된 제2전도형 불순물의 농도와 동일한 바이폴라 트랜지스터를 갖는 반도체장치.
  7. 제1전도형 반도체 기판(1)주표면에 제1영역에 제2전도형 불순물을 도입함에 의하여 콜렉터 영역(4)을 형성하는 공정과; 상기 반도체 기판(1)주표면에 상기 제1영역과 중첩되지 않는 제2영역내에 소정영역상에 절연막을 개재하여 MOS트랜지스터의 게이트 전극(2)를 형성하는 공정과; 상기 제1영역(4)내의 소정영역에 선택적으로 제2전도형 불순물을 도입함에 의하여 콜렉터 윌 영역(7)을 형성하는 공정과; 상기 게이트 전극(2)을 마스크로 이용하여 상기 반도체기판(1)주표면에 제2영역에 제2전도형 불순물을 도입함에 의하여 상기 MOS트랜지스터의 소오스/드레인 영역(9)을 형성하는 공정과; 상기 반도체기판(1)의 주표면 전면에 제1전도형 불순물을 도입함에 의하여 상기 제1영역(4)내에 베이스 영역(5)을 형성하는 공정; 및 상기 제1영역(5)내의 소정영역에 선택적으로 제2전도형 불순물을 도입함에 의하여 에미터 영역(6)을 형성하는 공정을 포함하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 콜렉터 윌 영역(7)및 상기 소오스/드레인영역(9)을 형성하기 위한 제2전도형 불순물의 농도가 상기 베이스영역(5)을 형성하기 위하여 도입된 제1전도형 불순물의 농도보다 10배이상이 되는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  9. 제1전도형 반도체 기판(1)주표면에 제1영역에 제2전도형 불순물을 도입함에 의하여 콜렉터 영역(4)을 형성하는 공정과; 상기 반도체 기판(1)주표면에 상기 제1영역과 중첩되지 않는 제2영역내에 소정영역상에 절연막(11)을 개재하여 MOS트랜지스터의 게이트 전극(2)를 형성하는 공정과; 상기 제1영역(4) 및 상기 제1영역(4)의 표면상에 콜렉터 전극(13e)이 형성될 제3영역을 노출하는 레지스트 패턴(16)을 상기 반도체기판(1)의 주표면상에 형성하는 공정과; 상기 레지스터 패턴(16)및 상기 게이트 전극(2)을 마스크로 이용하여 상기 반도체기판(1)주표면에 제2영역 및 제3영역에 제2전도형 불순물을 도입함에 의하여 상기 제3영역내에 콜렉터 윌 영역(7a)을, 상기 제2영역내에 MOS트랜지스터의 소오스/드레인 영역(9)을 형성하는 공정과; 상기 반도체기판(1)의 주표면 전면에 제1전도형 불순물을 도입함에 의하여 상기 제1영역(4)내에 베이스 영역(5)을 형성하는 공정; 및 상기 제1영역(5)내의 소정영역에 선택적으로 제2전도형 불순물을 도입함에 의하여 에미터 영역(6)을 형성하는 공정을 포함하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 콜렉터 윌 영역(7)및 상기 소오스/드레인영역(9)을 형성하기 위한 제2전도형 불순물의 주입 에너지보다 적은 에너지로 상기 베이스영역(5)을 형성하기 위한 제1전도형 불순물을 주입시키는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  11. 제9항에 있어서, 상기 콜렉터 윌 영역(7)및 상기 소오스/드레인영역(9)을 형성하기 위한 제2전도형 불순물의 농도가 상기 베이스영역(5)을 형성하기 위하여 도입된 제1전도형 불순물의 농도보다 10배이상이 되는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  12. 제9항에 있어서, 상기 에미터 영역(6)이 형성된 상기 반도체 기판의 주 표면상 전면에 절연층(12)를 형성하는 공정과; 상기 절연층(12)에 있어서, 상기 콜렉터 윌 영역(7a)상 및 상기 소오스/드레인 영역(9)상에 위치한 영역내에 제1, 제2및 제3콘택트 홀(28e, 28a, 28b)을 형성하는 공정 및; 상기 콘택트 홀(28e, 28a, 28b)을 통하여 제2전도형 불순물을 상기 반도체 기판(1)의 주표면에 도입함에 의하여 상기 콜렉터 윌 영역(7a)밑에 위치한 상기 콜렉터 영역(4)에 도달하는 확산깊이를 갖는 제2전도형의 제1, 제2및 제3불순물 영역을 형성하는 공정을 더욱 포함하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  13. 제1전도형 반도체 기판(1)주표면에 제1영역에 제2전도형 불순물을 도입함에 의하여 콜렉터 영역(4)을 형성하는 공정과; 상기 반도체 기판(1)주표면에 있는 소자 분리 영역 및 상기 콜렉터 영역(4)표면상의 콜렉터 전극(13e)이 형성될 제2영역을 덮기 위하여 상기 반도체 기판(1)의 주표면상에 선택적으로 분리 절연층(10,10a)을 형성하는 공정과; 상기 반도체 기판(1)의 주표면의 상기 제1영역과 중첩되지 않는 제3영역내에 소정영역상에 MOS트랜지스터의 게이트 전극(2)를 형성하는 공정과; 상기 게이트 전극(2)을 마스크로 이용하여 상기 반도체기판(1)주표면에 제3영역에 제2전도형 불순물을 도입함에 의하여 상기 MOS트랜지스터의 소오스/드레인 영역(9)을 형성하는 공정과; 상기 반도체기판(1)의 주표면 전면에 제1전도형 불순물을 도입함에 의하여 상기 제1영역(4)내에 베이스 영역(5)을 형성하는 공정; 및 상기 제1영역(5)내의 소정영역에 선택적으로 제2전도형 불순물을 도입함에 의하여 에미터 영역(6)을 형성하는 공정과; 상기 반도체 기판(1)의 주 표면상 전면에 절연층(12)를 형성하는 공정과; 상기 제2영역상에 있는 상기 분리 절연막(10a)및 상기 절연층(12)을 관통하고, 상기 소오스/드레인 영역상, 상기 베이스영역(5)의 일부 표면상 및 상기 에미터영역(6)의 일부 표면상에 상기 절연층(12)을 관통하는 콘택트 홀(28a, 28b, 28c, 28d, 28e)을 형성하는 공정 및; 상기 콘택트 홀(28a, 28b, 28c, 28d, 28e)내에 전극(13a, 13b, 13c, 13d, 13e)을 형성하는 공정을 포함하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  14. 제1전도형 반도체 기판(1)주표면에 제1영역에 제2전도형 불순물을 도입함에 의하여 콜렉터 영역(4)을 형성하는 공정과; 상기 반도체 기판(1)주표면에 있는 소자 분리 영역 및 상기 콜렉터 영역(4)상의 콜렉터 전극(29,13e)이 형성될 제2영역을 덮기 위하여 상기 반도체 기판(1)의 주표면상에 선택적으로 분리 절연막(10,10a)을 형성하는 공정과; 상기 반도체 기판(1)의 주표면의 상기 제1영역과 중첩되지 않는 제3영역내에 소정영역상에 MOS트랜지스터의 게이트 전극(2)를 형성하는 공정과; 상기 게이트 전극(2)을 마스크로 이용하여 상기 반도체기판(1)주표면에 제3영역에 제2전도형 불순물을 도입함에 의하여 상기 MOS트랜지스터의 소오스/드레인 영역(9)을 형성하는 공정과; 상기 반도체기판(1)의 주표면 전면에 제1전도형 불순물을 도입함에 의하여 상기 제1영역(4)내에 베이스 영역(5)을 형성하는 공정; 및 상기 제1영역(5)내의 소정영역에 선택적으로 제2전도형 불순물을 도입함에 의하여 에미터 영역(6)을 형성하는 공정과; 상기 반도체 기판(1)의 주 표면상 전면에 절연층(12)를 형성하는 공정과; 상기 제2영역상에 있는 상기 분리 절연막(10a)및 상기 절연층(12)을 관통하고, 상기 소오스/드레인 영역(9)중 적어도 한곳에 위치한 상기 제1절연층(34)을 관통하는 제1콘택트 홀(32a,32b)을 형성하는 공정과, 상기 제1콘택트 홀(32a,32b)의 내면과 상기 제1절연층(34)의 상면상에 전개되는 패드층(29)을 형성하는 공정과; 상기 제1절연층(34)및 상기 패드층(29)을 덮기 위하여 제2절연층(12)을 형성하는 공정과; 상기 에미터 영역(6)표면의 소정 영역 및 상기 베이스영역(5)표면의 소정 영역상에 위치한 상기 제1및 제2절연층(12,34)을 관통하고, 상기 패드층(29)상에 위치한 상기 제2절연층(12)을 관통하는 제2콘택트 홀(33a, 33b, 33c, 33d, 33e)을 형성하는 공정 및; 상기 제2콘택트 홀(33a, 33b, 33c, 33d, 33e)내에 금속전극(13a, 13b, 13c, 13d, 13e)을 형성하는 공정을 포함하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
  15. 주표면을 갖는 제1전도형 반도체기판(1)과, 상기 반도체기판(1)주표면의 제1영역(9)내에 형성된 제2전도형 불순물 영역과 상기 반도체 기판(1)의 주표면의 상기 제1영역과 중첩되지 않는 제2영역에 형성된 제1전도형 베이스 영역(5)및 제2전도형 콜렉터 영역(4)을 가는 바이폴라 트랜지스터를 포함하고, 상기 불순물 영역(7)및 상기 콜렉터 영역(4)에 동시에 제2전도형 불순물을 도입함에 의하여 상기 베이스 영역(5)을 형성하는 바이폴라 트랜지스터를 갖는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035178A 1993-12-20 1994-12-19 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법 KR0165756B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-320357 1993-12-20
JP32035793A JP3244370B2 (ja) 1993-12-20 1993-12-20 バイポーラトランジスタを有する半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR950021730A true KR950021730A (ko) 1995-07-26
KR0165756B1 KR0165756B1 (ko) 1999-01-15

Family

ID=18120579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035178A KR0165756B1 (ko) 1993-12-20 1994-12-19 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5495120A (ko)
JP (1) JP3244370B2 (ko)
KR (1) KR0165756B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148583A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp バイポーラトランジスタを有する半導体記憶装置
JPH08172100A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 半導体装置
JP3110313B2 (ja) * 1996-06-20 2000-11-20 日本電気株式会社 半導体装置の製造方法
US20100127392A1 (en) * 2008-11-25 2010-05-27 Joe Yang Semiconductor die

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514747A (en) * 1978-08-07 1985-04-30 Hitachi, Ltd. Field controlled thyristor with double-diffused source region
EP0204979B1 (de) * 1985-06-03 1989-03-29 Siemens Aktiengesellschaft Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
JPH01282857A (ja) * 1988-05-10 1989-11-14 Seiko Epson Corp 半導体装置及びその製造方法
US5286991A (en) * 1992-08-26 1994-02-15 Pioneer Semiconductor Corporation Capacitor for a BiCMOS device

Also Published As

Publication number Publication date
US5495120A (en) 1996-02-27
JP3244370B2 (ja) 2002-01-07
JPH07176638A (ja) 1995-07-14
KR0165756B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR840005926A (ko) 반도체 집적 회로 장치의 제조 방법
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR950012770A (ko) 반도체장치 및 그 제조방법
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR890016691A (ko) 기생 트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR960009168A (ko) Mos 구조 및 cmos 구조를 가진 반도체 장치 제조 방법
KR960009223A (ko) 반도체 장치 및 그 제조 방법
KR950021730A (ko) 바이폴라 트랜지스터를 갖는 반도체 장치 및 그 제조방법
KR880006792A (ko) 반도체 바이 씨 모오스장치의 제조방법
US5208168A (en) Semiconductor device having punch-through protected buried contacts and method for making the same
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR910003834A (ko) 반도체장치의 제조방법
KR920017242A (ko) 바이씨모스장치의 제조방법
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
KR930022551A (ko) 반도체장치 및 그 제조방법
KR970003934A (ko) BiCMOS 반도체장치 및 그 제조방법
ATE35068T1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen.
JP2751853B2 (ja) 半導体装置及びその製造方法
KR890008980A (ko) 반도체 장치의 제조방법
KR960002806A (ko) 바이폴라 트랜지스터를 가지는 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040910

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee