KR920017242A - 바이씨모스장치의 제조방법 - Google Patents

바이씨모스장치의 제조방법 Download PDF

Info

Publication number
KR920017242A
KR920017242A KR1019910003280A KR910003280A KR920017242A KR 920017242 A KR920017242 A KR 920017242A KR 1019910003280 A KR1019910003280 A KR 1019910003280A KR 910003280 A KR910003280 A KR 910003280A KR 920017242 A KR920017242 A KR 920017242A
Authority
KR
South Korea
Prior art keywords
forming
silicon layer
region
impurities
high concentration
Prior art date
Application number
KR1019910003280A
Other languages
English (en)
Other versions
KR930006735B1 (ko
Inventor
윤종밀
김규철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910003280A priority Critical patent/KR930006735B1/ko
Priority to US07/692,713 priority patent/US5077226A/en
Priority to JP3133318A priority patent/JPH06326259A/ja
Publication of KR920017242A publication Critical patent/KR920017242A/ko
Application granted granted Critical
Publication of KR930006735B1 publication Critical patent/KR930006735B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Abstract

내용 없음

Description

바이씨모스장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 (A)∼(K)도는 이 발명에 따른 바이씨모스장치의 제조공정도.

Claims (6)

  1. 바이씨 모스 장치의 제조방법에 있어서, 제1도 전형의 반도체 기판의 소정부분상에 제2도 전형의 불순물을 고농도로 이온 주입하는 제1공정과, 상기 제2도 전형의 불순물이 주입된 영역들의 사이에 제1도 전형의 불순물을 고농도로 이온주입하는 제2공정과, 상기 이온주입된 불순물들을 활성화시켜 제1, 제2 및 제3영역들을 형성하는 제3공정과, 상기 전술한 구조의 전표면에 에피택셜층을 형성하는 제4공정과, 상기 제1, 제2 및 제3영역들의 상부에 이 영역들과 동일한 도전형이 저농도로 도핑된 제1, 제2 및 제3웰을 형성하는 제5공정과, 상술한 구조의 소정부분에 소자영역을 한정하는 필드산화막들을 형성하는 제6공정과, 상술한 구조의 전표면에 게이트산화막을 형성하는 제7공정과, 상기 제1웰의 소정부분에 제2도전형의 고농도 확산층을 형성하는 제8공정과, 상기 제2웰상의 소정부분의 게이트 산화막을 제거한 후 이 부분의 상부에서 연결소자로 이용되며 제2웰 및 제3웰의 소정부분상에서 제2 및 제1모스트랜지스터의 게이트가 되는 제1다결정실리콘층을 형성하는 제9공정과, 상기 제1다결정 실리콘층의 측면에 스페이서를 형성하는 제10공정과, 상기 제1및 제3웰에 베이스 접속 영역과 제1모스트랜지스터의 소오스 및 드레인 영역을 형성하기 위한 제1도 전형의 불순물을 고농도 이온 주입하는 제11공정과, 상기 제1웰에 베이스 영역을 형성하기 위하여 제1도 전형의 불순물을 저농도 주입하는 제12공정과, 상기 제2영역의 소정부분에 제2모스트랜지스터의 소오스 및 드레인 영역을 형성하기 위한 제2도 전형의 불순물을 고농도로 주입하는 제13공정과, 상기 주입된 불순물들을 확산시키는 제14공정과, 상술한 구조의 전표면에 산화막을 형성한 후 연결소자로 이용되는 제1다결정실리콘층과 베이스영역의 소정부분을 노출시키는 제15공정과, 상기 노출된 제1다결정실리콘층 및 베이스영역의 상부에 비정질실리콘층을 형성하는 제16공정과, 상기 제1다결정 실리콘층상의 소정부분을 제외한 비정질실리콘층에 이온 주입하는 제17공정과, 상기 비정질실리콘층을 열처리하여 제2다결정 실리콘층으로 함과 동시에 에미터 영역을 형성하는 제18공정과, 전술한 구조의 전표면에 산화막을 형성한 후 소정영역들을 노출시키고 제1금속 전극들을 형성하는 제19공정과, 전술한 구조의 전표면에 산화막을 형성한 후 상기 제1모스트랜지스터의 소정 전극을 노출시키고 제2금속전극을 형성하는 제20공정과, 전술한 구조의 전표면에 보호막층을 형성하는 제21공정으로 이루어짐을 특징으로하는 바이씨모스 장치의 제조방법.
  2. 제1항에 있어서, 제9공정은, 상기 제1다결정 실리콘층을 제1도전형의 불순물로 도핑하는 것을 특징으로 하는 바이씨모스 장치의 제조방법.
  3. 제2항에 있어서, 상기 제1도전형의 불순물을 도핑할 때 게이트 산화막이 형성되지 않는 영역이 고농도로 도핑됨을 특징으로하는 바이씨모스 장치의 제조방법.
  4. 제1항에 있어서, 제10공정은, 상기 스페이서를 형성하기 전에 제1도전형을 불순물을 저농도로 주입하는 것을 특징으로하는 바이씨모스 장치의 제조방법.
  5. 제1항에 있어서, 제13공정은, 상기 제2모스트랜지스터의 소오스 및 드레인 영역을 형성하기 위한 제2도전형의 불순물을 고농도로 이온 주입할 때 제1웰에 형성된 제2도전형의 고농도 확산층에도 동시에 이온 주입됨을 특징으로하는 바이씨모스 장치의 제조방법.
  6. 제1항에 있어서, 상기 베이스영역의 상부에 형성된 제2다결정 실리콘층은 에미터 접촉영역임을 특징으로하는 바이씨모스 장치의 제조방법.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019910003280A 1991-02-28 1991-02-28 바이씨모스장치의 제조방법 KR930006735B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910003280A KR930006735B1 (ko) 1991-02-28 1991-02-28 바이씨모스장치의 제조방법
US07/692,713 US5077226A (en) 1991-02-28 1991-04-29 Manufacturing method for BiCMOS devices
JP3133318A JPH06326259A (ja) 1991-02-28 1991-05-10 ＢｉＣＭＯＳ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910003280A KR930006735B1 (ko) 1991-02-28 1991-02-28 바이씨모스장치의 제조방법

Publications (2)

Publication Number Publication Date
KR920017242A true KR920017242A (ko) 1992-09-26
KR930006735B1 KR930006735B1 (ko) 1993-07-23

Family

ID=19311613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003280A KR930006735B1 (ko) 1991-02-28 1991-02-28 바이씨모스장치의 제조방법

Country Status (3)

Country Link
US (1) US5077226A (ko)
JP (1) JPH06326259A (ko)
KR (1) KR930006735B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457062A (en) * 1989-06-30 1995-10-10 Texas Instruments Incorporated Method for forming gigaohm load for BiCMOS process
EP0622832B1 (en) * 1993-03-17 2000-05-31 Canon Kabushiki Kaisha Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method
US5401154A (en) * 1993-05-26 1995-03-28 Continental Structural Plastics, Inc. Apparatus for compounding a fiber reinforced thermoplastic material and forming parts therefrom
EP0681319B1 (en) * 1994-04-15 2002-10-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6180539B1 (en) * 1998-12-08 2001-01-30 United Microelectronics Corp. Method of forming an inter-poly oxide layer
KR100333382B1 (ko) 1999-06-24 2002-04-18 박종섭 반도체 장치의 다층금속배선 형성방법
KR100422584B1 (ko) * 2001-06-30 2004-03-12 주식회사 하이닉스반도체 반도체 소자 제조방법
JP5751531B2 (ja) 2012-06-15 2015-07-22 信越半導体株式会社 半導体基板の評価方法、評価用半導体基板、半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214917A (en) * 1978-02-10 1980-07-29 Emm Semi Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
JPS61194764A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体装置の製造方法
JPS6252266A (ja) * 1985-08-30 1987-03-06 Fuji Heavy Ind Ltd 無段変速機の油圧制御装置
JPS6450349A (en) * 1987-08-21 1989-02-27 Hitachi Ltd Superconductive lens for charged particle beam
JPH025466A (ja) * 1988-06-24 1990-01-10 Hitachi Ltd 半導体集積回路装置
JPH0237765A (ja) * 1988-07-27 1990-02-07 Nec Corp 集積回路の製造方法

Also Published As

Publication number Publication date
JPH06326259A (ja) 1994-11-25
US5077226A (en) 1991-12-31
KR930006735B1 (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR930001409A (ko) 바이씨모스장치 및 그 제조 방법
KR920020598A (ko) 반도체 장치 및 그 제조방법
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR910001993A (ko) 반도체장치의 제조방법
KR890016651A (ko) 반도체 집적회로 장치의 제조방법
US5541137A (en) Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
KR910001886A (ko) 반도체장치와 그 제조방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR940008571B1 (ko) 반도체장치의 제조방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR920017242A (ko) 바이씨모스장치의 제조방법
US4713329A (en) Well mask for CMOS process
KR880014644A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR910003834A (ko) 반도체장치의 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR870010544A (ko) 반도체 기억장치 및 그 제조 방법
KR910001876A (ko) 반도체 장치 제조방법
KR890016684A (ko) 바이씨모오스 반도체 장치의 제조방법
KR930017097A (ko) 반도체 장치 및 그 제조방법
KR930003430A (ko) 반도체 장치 및 그 제조방법
KR900001038A (ko) 모오스 트랜지스터의 제조방법
JPH05102466A (ja) Ｍｏｓ型半導体装置及びその製造方法
KR970003984A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee