KR890016684A - 바이씨모오스 반도체 장치의 제조방법 - Google Patents
바이씨모오스 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR890016684A KR890016684A KR1019880004507A KR880004507A KR890016684A KR 890016684 A KR890016684 A KR 890016684A KR 1019880004507 A KR1019880004507 A KR 1019880004507A KR 880004507 A KR880004507 A KR 880004507A KR 890016684 A KR890016684 A KR 890016684A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- forming
- bipolar transistor
- polycrystalline silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims 5
- 239000000758 substrate Substances 0.000 claims 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 9
- 150000002500 ions Chemical class 0.000 claims 8
- 238000010438 heat treatment Methods 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 238000002955 isolation Methods 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a-o도는 본 발명에 따른 한 실시예의 제조 공정의 단면도.
Claims (3)
- 실리콘 반도체 기판과, 상기 기판 상부에 제1도전형의 에피택셜층과, 상기 기판상의 바이폴라 트랜지스터가 형성될 제1기판영역과 제2전계효과 트랜지스터가 형성될 제3기판영역의 상기 기판과 에피택셜층 사이에 고농도의 제1도전형의 매몰층을 구비한 바이씨모오스 반도체 장치의 제조방법이 하기 공정의 연속으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법. (a) 상기 제1기판 영역둘레에 소자분리를 위한 상기 제1도전형과 반대도전형인 제2도전형의 이온주입을 하는 공정. (b) 상기 제1기판영역소정 부분에 상기 매몰층과 접속되는 싱크영역을 형성하기 위하여 제1도전형의 이온주입을 하는 공정. (c) 상기 기판에 제2기판영역을을 형성하기 위하여 기판상의 소정부분에 제2도전형의 이온주입을 하는 공정. (d) 상기 기판상에 질화막층을 형성한 후 열처리하여 상기 이온주입된 영역을 활성화하는 공정. (e) 상기 기판상에 상기 소자들간의 분리를 위하여 상기 각 소자형성 영역을 제외한 소정의 상기 영역들사이에 상기 질화막층을 제거하고 소자분리 산화막층을 형성하는 공정. (f) 상기 기판상의 남아 있는 질화막층을 제거하고 기판 상부 전면에 상기 제1 및 제2모오스 트랜지스터의 게이트 절연막을 형성하는 공정. (g) 바이폴라 트랜지스터의 제1베이스를 형성하기 위하여 상기 제1기판영역에 제2도전형의 이온주입을 하는 공정. (h) 상기이온주입된 영역을 활성화하기 위해 열처리하는 공정. (i) 바이폴라 트랜지스터의 에미터 및 콜렉터 접속창을 형성하는 공정. (j) 바이폴라 트랜지스터의 에미터 및 콜렉터와 제1 및 제2모오스 트랜지스터의 게이트를 형성하기 위하여 기판 전면에 제1도전형으로 도핑된 다결정실리콘층을 형성하는 공정. (k) 바이폴라 트랜지스터의 다결정실리콘 에미터 및 콜렉터 접속영역과 제2모오스 트랜지스터의 다결정 실리콘 게이트를 형성하는 공정. (l)바이폴라 트랜지스터의 제2베이스영역과 제2모오스 트랜지스터의 드레인 및 소오스 영역을 형성하기 위하여상기 다결정 실리콘 게이트를 이온주입 마스크로 하여 제1 및 제3기판영역에 제2도전형의 이온주입을 하는공정. (m) 제1모오스 트랜지스터의 다결정 실리콘 게이트를 형성하고, 제1모오스 트랜지스터의 드레인 및 소오스 영역을 형성하기 위하여 제2기판영역에 제1도전형의 이온주입을 하는 공정. (n) 기판 상부에 저온산화막을 도포하고 열처리하여 상기 이온주입된 영역을 활성화하는 공정. (o) 상기 저온 산화막을 이방성 에칭하여 상기 바이폴라트랜지스터의 다결정 실리콘 에미터 및 콜렉터 접속영역의 측벽과 상기 제1 및 제2모오스 트랜지스터의 다결정실리콘 게이트의 측벽에 스페이서를 형성하는 공정. (p) 바이폴라 트랜지스터의 다결정 실리콘 에미터 및 콜렉터 접속영역과 베이스 영역, 제1 및 제2모오스 트랜지스터의 다결정 실리콘 게이트와 드레인 및 소오스 영역 상부에 실리사이드를 형성하는 공정. (q) 기판상부에 저온 산화막을 형성하고, 바이폴라 트랜지스터의에미터, 베이스 및 콜렉터 전극과 제1 및 제2모오스 트랜지스터의 게이트, 드레인 및 소오스 전극을 형성하기 위한 창을형성하는 공정 (r) 상기 기판상에 금속전극을 형성하는 공정.
- 제1항에 있어서, 제(g)공정후 제1 및 제2모오스 트랜지스터의 문턱전압을 조절하기 위하여 제2도전형의이온주입을 하는 공정.
- 제2항에 있어서, 제1도전형이 n형이고 제2도전형이 p형임을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004507A KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004507A KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016684A true KR890016684A (ko) | 1989-11-29 |
| KR910008945B1 KR910008945B1 (ko) | 1991-10-26 |
Family
ID=19273748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880004507A KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008945B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
-
1988
- 1988-04-21 KR KR1019880004507A patent/KR910008945B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008945B1 (ko) | 1991-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438007A (en) | Method of fabricating field effect transistor having polycrystalline silicon gate junction | |
| KR100302187B1 (ko) | 반도체장치제조방법 | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US6614075B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4038107A (en) | Method for making transistor structures | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| JPH0459774B2 (ko) | ||
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
| KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| US4350991A (en) | Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance | |
| KR920017242A (ko) | 바이씨모스장치의 제조방법 | |
| KR890016684A (ko) | 바이씨모오스 반도체 장치의 제조방법 | |
| KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JP3274254B2 (ja) | 半導体装置及びその製造方法 | |
| KR0135040B1 (ko) | Mosfet 제조방법 | |
| KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
| JPH0595113A (ja) | 半導体装置およびその製造方法 | |
| KR100248807B1 (ko) | 반도체 장치의 전계효과트랜지스터 및 그 제조방법 | |
| KR910009742B1 (ko) | 고전압 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |