KR920020598A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR920020598A
KR920020598A KR1019910005632A KR910005632A KR920020598A KR 920020598 A KR920020598 A KR 920020598A KR 1019910005632 A KR1019910005632 A KR 1019910005632A KR 910005632 A KR910005632 A KR 910005632A KR 920020598 A KR920020598 A KR 920020598A
Authority
KR
South Korea
Prior art keywords
regions
region
forming
conductive
low concentration
Prior art date
Application number
KR1019910005632A
Other languages
English (en)
Other versions
KR940009357B1 (ko
Inventor
김동준
송준의
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910005632A priority Critical patent/KR940009357B1/ko
Priority to US07/727,422 priority patent/US5105252A/en
Priority to FR9108881A priority patent/FR2675311B1/fr
Priority to DE4123436A priority patent/DE4123436C2/de
Priority to ITMI911952A priority patent/IT1251787B/it
Priority to JP3174202A priority patent/JPH04324973A/ja
Priority to US07/763,678 priority patent/US5158463A/en
Publication of KR920020598A publication Critical patent/KR920020598A/ko
Application granted granted Critical
Publication of KR940009357B1 publication Critical patent/KR940009357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 따른 반도체 장치의 단면도,
제2(A)∼(I)도는 이 발명에 따른 반도체 장치의 제조공정도이다.

Claims (5)

  1. 반도체 장치에 있어서, 제1도전형 반도체 기판의 일측에 저농도로 형성된 제2도전형의 제7 및 제9영역들과, 상기 제7 및 제9영역들의 사이에 저농도로 형성된 제1도전형의 제8영역과, 상기 제7 및 제8 및 제9영역들의 하부와 접촉되며 이 영역들과 동일한 도전형을 갖는 저농도의 제1 및 제2 및 제3영역들과, 상기 제7 및 제8영역들의 소정부분에 이 영역들과 반대 도전형이며, 고농도 영역과 이 고농도 영역을 둘러싸는 저농도 영역으로 형성된 소오스 및 드레인 영역들과, 상기 소오스 및 드레인 영역 사이의 표면에 두꺼운 제1게이트 산화막들을 개재시켜 형성된 제1다결정 실리콘층과 전기적 접촉되는 소오스 및 드레인 전극과 게이트 전극과, 상기 제7 및 제8영역에 기판전압을 인가하기 위한 접촉전극들과, 상기 제9영역의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역과 상기 베이스 영역내에 고농도로 형성된 제2도전형의 에미터 영역과, 상기 베이스 영역과 필드 산화막에 의해 이격되며, 상기 제3영역에 걸쳐 고농도로 형성된 제2도전형의 콜렉터 영역과, 상기 에미터 및 콜렉터 및 베이스 영역과 전기적으로 접촉되는 에미터 전극 및 콜렉터 전극과 베이스 전극을 구비하는 고전압 바이씨모스소자; 상기 제1도전형 반도체 기판의 타측에 저농도로 형성된 제2도전형의 제10 및 제12영역들과 상기 제10 및 제12영역들의 사이에 저농도로 형성된 제1도전형의 제11영역과, 상기 제10 및 제11 및 제12영역들의 하부와 접촉되며, 이 영역들과 동일한 도전형을 가지는 고농도의 제4 및 제5 및 제6영역들과, 상기 제10 및 제11영역들의 소정부분에 형성된 소오스 및 드레인 영역들과, 상시 소오스 및 드레인 영역들 사이의 표면에 제2게이트 산화막들을 개재시켜 형성된 제2다결정 실리콘층들과, 상기 소오스 및 드레인 영역과 제2다결정 실리콘층과 전기적으로 접속되는 소오스 및 드레인 전극과 게이트 전극과, 상기 제10 및 제11영역에 기판전압을 인가하기 위한 접촉전극들과, 상기 제12영역의 소정부분 표면에 저농도로 형성된 제1도전형의 베이스 영역과, 상기 베이스 영역내에 고농도로 형성된 제1도 전형의 에미터 영역과, 상기 베이스 영역과 필드산화막에 의해 이격되며, 상기 제6영역과 연결되어 고농도로 형성된 제2도전형의 콜렉터 영역과, 상기 에미터 및 콜렉터 및 베이스 영역과 전기적으로 접촉되는 에미터 및 콜렉터 및 베이스 전극들을 구비하는 저전압 바이씨모스소자;로 이루어짐을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1게이트 산화막이 500∼1500Å정도로 형성됨을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 및 제3영역을 제4, 제5 및 제6영역보다 두껍게 형성함을 특징으로 하는 반도체 장치.
  4. 반도체 장치의 제조방법에 있어서, 제1도전형 반도체 기판의 일측 소정부분에 저농도의 제2도전형 제1 및 제3영역들을 형성하기 위한 이온주입 영역들을 형성하는 제1공정과, 상기 제1도전형 반도체 기판의 타측 소정부분에 고농도의 제2도전형 제4 및 제6영역들과, 이 영역들 사이에 고농도의 제1도전형 제5영역을 형성하기 위한 이온주입 영역들을 형성하는 제2공정과, 상기 이온주입 영역들의 불순물을 활성화시켜 제1∼제6영역들을 형성하는 제3공정과, 상술한 구조의 전표면에 에피택셜층을 형성하는 제4공정과, 상기 제1 및 제3영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제5공정과, 상기 제4 및 제6영역상부의 에피택셜층에 저농도의 제2도전형 이온주입 영역들을 형성하는 제6공정과, 상기 제3 및 제5영역상부의 에피택셜층이 저농도의 제1도전형 이온주입 영역들을 형성하는 제7공정과, 상기 이온주입 영역들을 활성화시켜 제1∼제6영역들의 상부에 제7∼제12영역들 형성하는 제8공정과, 상기 제9 및 제12영역의 소정부분에 바이폴라 트랜지스터들의 콜렉터 영역을 형성하기 위한 제2도전형의 불순물을 주입하는 제9공정과, 상기 제7 및 제8영역의 소정부분에 고전압 모스트랜지스터들의 저농도 소오스 및 드레인 영역을 형성하기 위하여 제1 및 제2도전형의 불순물을 저농도로 주입하는 제10공정돠, 상기 제7 및 제8영역에 두꺼운 제1산화막과 제1다결정 실리콘층을 형성하는 제11공정과, 상기 제10 및 제11영역에 제2산화막 및 제2다결정 실리콘층을 형성하는 제12공정과, 고전압 및 저전압의 제1 및 제2도전형 모스트랜지스터들의 소오스 및 드레인 영역을 형성하기 위한 고전압 및 저전압의 바이폴라 트랜지스터들의 에미터 및 베이스 영역을 형성하기 위한 이온주입 영역을 형성하는 제13공정과, 상기 이온주입 영역들을 활성화시키는 전극들을 형성하는 제14과정으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 제1공정은, 제1도전형의 반도체 기판상에 두꺼운 패드산화막과 감광막을 형성하는 단계와, 상기 제1도전형의 반도체 기판의 소정부분을 노출시키는 단계와, 전표면에 제2도전형의 불순물을 이온주입하는 단계와, 상기 두꺼운 패드산화막과 감광막을 제거하는 단계로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910005632A 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법 KR940009357B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019910005632A KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법
US07/727,422 US5105252A (en) 1991-04-09 1991-07-09 Low voltage BiCMOS and high voltage BiCMOS the same substrate
FR9108881A FR2675311B1 (fr) 1991-04-09 1991-07-15 Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication.
DE4123436A DE4123436C2 (de) 1991-04-09 1991-07-15 Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
ITMI911952A IT1251787B (it) 1991-04-09 1991-07-15 Dispositivo semiconduttore e metodo per la sua fabbricazione
JP3174202A JPH04324973A (ja) 1991-04-09 1991-07-15 半導体装置及びその製造方法
US07/763,678 US5158463A (en) 1991-04-09 1991-09-23 Method of manufacturing both low and high voltage BiCMOS transistors in the same semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005632A KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920020598A true KR920020598A (ko) 1992-11-21
KR940009357B1 KR940009357B1 (ko) 1994-10-07

Family

ID=19313038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005632A KR940009357B1 (ko) 1991-04-09 1991-04-09 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5105252A (ko)
JP (1) JPH04324973A (ko)
KR (1) KR940009357B1 (ko)
DE (1) DE4123436C2 (ko)
FR (1) FR2675311B1 (ko)
IT (1) IT1251787B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741882B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 고전압 소자 및 그 제조방법
KR100752591B1 (ko) * 2007-07-06 2007-08-29 (주)위즈덤 세미컨덕터 Ｓｍｐｓ 소자 및 그 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057757B2 (ja) * 1990-11-29 2000-07-04 日産自動車株式会社 トランジスタ
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
KR0127282B1 (ko) * 1992-05-18 1998-04-02 도요다 요시또시 반도체 장치
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
JPH0758212A (ja) * 1993-08-19 1995-03-03 Sony Corp Ｃｍｏｓ集積回路
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
KR100331127B1 (ko) * 1994-02-15 2002-10-18 내셔널 세미콘덕터 코포레이션 표준cmos공정용고전압cmos트랜지스터
US5455189A (en) * 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
KR0144959B1 (ko) * 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
JP2981717B2 (ja) * 1994-09-02 1999-11-22 セイコーインスツルメンツ株式会社 半導体集積回路装置
US5494843A (en) * 1995-06-28 1996-02-27 Taiwan Semiconductor Manufacturing Co. Method for forming MOSFET devices
US6245604B1 (en) 1996-01-16 2001-06-12 Micron Technology Bipolar-CMOS (BiCMOS) process for fabricating integrated circuits
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US5770880A (en) * 1996-09-03 1998-06-23 Harris Corporation P-collector H.V. PMOS switch VT adjusted source/drain
US6010929A (en) * 1996-12-11 2000-01-04 Texas Instruments Incorporated Method for forming high voltage and low voltage transistors on the same substrate
JP3077742B2 (ja) * 1997-03-03 2000-08-14 日本電気株式会社 半導体装置及びその製造方法
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6265752B1 (en) * 1999-05-25 2001-07-24 Taiwan Semiconductor Manufacturing, Co., Inc. Method of forming a HVNMOS with an N+ buried layer combined with N well and a structure of the same
JP3348782B2 (ja) 1999-07-22 2002-11-20 日本電気株式会社 半導体装置の製造方法
EP1102319B1 (en) * 1999-11-19 2010-05-26 STMicroelectronics Srl Process for manufacturing electronic devices comprising high-voltage MOS and EEPROM transistors
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
US20060122635A1 (en) * 2004-12-03 2006-06-08 Naegeli Chad D Storage system for bioabsorbable fasteners
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100917216B1 (ko) * 2007-02-02 2009-09-16 삼성전자주식회사 반도체 소자 및 그 형성방법
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
CN102637725B (zh) * 2012-04-26 2014-07-16 杭州士兰集成电路有限公司 采用Bipolar低压工艺实现的器件及其制造方法
CN108847423B (zh) * 2018-05-30 2022-10-21 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN111668186A (zh) 2020-06-08 2020-09-15 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
JPS5864060A (ja) * 1981-10-13 1983-04-16 Toshiba Corp 半導体装置の製造方法
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JPS61263261A (ja) * 1985-05-17 1986-11-21 Nec Corp Ｍｏｓ型半導体素子の製造方法
JPH0671067B2 (ja) * 1985-11-20 1994-09-07 株式会社日立製作所 半導体装置
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
JPS63283152A (ja) * 1987-05-15 1988-11-21 Toshiba Corp 半導体装置およびその製造方法
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
JPH01110760A (ja) * 1987-06-25 1989-04-27 Fuji Electric Co Ltd ＢｉＣＭＯＳ半導体装置
JPH01112763A (ja) * 1987-10-27 1989-05-01 Sharp Corp 半導体装置
JPH01140759A (ja) * 1987-11-27 1989-06-01 Nec Corp Ｂｉ−ＭＯＳ半導体装置
JPH02102569A (ja) * 1988-10-12 1990-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH02112272A (ja) * 1988-10-21 1990-04-24 Olympus Optical Co Ltd 半導体装置
JPH02139963A (ja) * 1988-11-21 1990-05-29 Olympus Optical Co Ltd Ｃｍｏｓデバイス
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
JPH0770703B2 (ja) * 1989-05-22 1995-07-31 株式会社東芝 電荷転送デバイスを含む半導体装置およびその製造方法
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741882B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 고전압 소자 및 그 제조방법
KR100752591B1 (ko) * 2007-07-06 2007-08-29 (주)위즈덤 세미컨덕터 Ｓｍｐｓ 소자 및 그 제조방법

Also Published As

Publication number Publication date
JPH04324973A (ja) 1992-11-13
US5158463A (en) 1992-10-27
ITMI911952A0 (it) 1991-07-15
FR2675311A1 (fr) 1992-10-16
ITMI911952A1 (it) 1993-01-15
US5105252A (en) 1992-04-14
DE4123436A1 (de) 1992-10-15
KR940009357B1 (ko) 1994-10-07
DE4123436C2 (de) 1995-09-07
IT1251787B (it) 1995-05-26
FR2675311B1 (fr) 1996-03-08

Similar Documents

Publication Publication Date Title
KR920020598A (ko) 반도체 장치 및 그 제조방법
KR940001427A (ko) 박막 반도체 장치와 그 제작방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960012539A (ko) 반도체장치 및 그 제조방법
KR930006977A (ko) 반도체 장치 및 그 제조 방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR970060534A (ko) 전력반도체장치 및 그의 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR900013652A (ko) 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치
KR930005259A (ko) 반도체 장치 및 그 제조 방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR870009491A (ko) 반도체 디바이스(device)
KR970072432A (ko) Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR920017242A (ko) 바이씨모스장치의 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR930022551A (ko) 반도체장치 및 그 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR890008980A (ko) 반도체 장치의 제조방법
KR910001876A (ko) 반도체 장치 제조방법
KR920013756A (ko) 화합물반도체소자 및 그 제조방법
KR890017819A (ko) 고속 및 고전압 반도체 소자와 제조방법
KR890013792A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 17

EXPY Expiration of term