FR2675311A1 - Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication. - Google Patents
Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication. Download PDFInfo
- Publication number
- FR2675311A1 FR2675311A1 FR9108881A FR9108881A FR2675311A1 FR 2675311 A1 FR2675311 A1 FR 2675311A1 FR 9108881 A FR9108881 A FR 9108881A FR 9108881 A FR9108881 A FR 9108881A FR 2675311 A1 FR2675311 A1 FR 2675311A1
- Authority
- FR
- France
- Prior art keywords
- regions
- region
- conductive type
- layer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract description 3
- 230000005284 excitation Effects 0.000 abstract description 3
- 230000015654 memory Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/009—Bi-MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
En formant des éléments BiCMOS de haute et basse tension sur un substrat semi-conducteur unique, l'invention réalise un dispositif possédant des fonctions de mémoire et de logique de haute performance, et permettant des fonctions et des tensions d'excitation diverses en augmentant la puissance de sortie et la marge de bruit, ce qui favorise la miniaturisation et accélère le fonctionnement. On forme par implantations ioniques, dans la zone du BiCMOS de haute tension (HV), trois régions (47 à 49) dans une couche surmontant trois régions (8 à 10) du substrat et, dans la zone du BiCMOS de basse tension (LV), trois régions (50 à 52) dans une couche surmontant trois régions (24 à 26) du substrat; les éléments émetteurs, collecteurs, de base, de source et de drain sont formés par des techniques classiques. L'invention détaille aussi le procédé séquentiel des opérations.
Description
La présente invention concerne un dispositif semi-conducteur et un procédé destiné à sa fabrication et, de façon plus particulière, l'incorporation d'éléments BiCMOS, définis ci-après, tant de basse que de haute tensions, dans une microplaquette.
Depuis peu, conformément à la tendance vers la vitesse élevée et la miniaturisation des produits électroniques, on a accéléré les développements des dispositifs semi-conducteurs à fonctions multiples qui se composent d'éléments semi-conducteurs à fonctions différentes et à tensions d'excitation différentes dans une microplaquette.
De façon générale, un dispositif semi-conducteur qui comporte un transistor bipolaire et un transistor compatible, à grille isolée par oxyde métallique (ou
CMOS) dans une seule microplaquette est appelé BiCMOS.
CMOS) dans une seule microplaquette est appelé BiCMOS.
Le BiCMOS classique d'un niveau de circuit intégré à très grande échelle (ou VLSI) a été approprié pour une intégration élevée et une vitesse de logique élevée puisqu'ils ont été prévus pour des mémoires et des logiques de haute performance excitée par une basse tension comme indiqué dans le ISSCC Digest of Technical
Papers, Février 1986, p. 212 et CICC Tech. Dig., Mai 1986, p. 68.
Papers, Février 1986, p. 212 et CICC Tech. Dig., Mai 1986, p. 68.
On a également développé des BiCMOS excités par une haute tension pour augmenter la puissance de sortie et améliorer la marge de bruit. Cependant, il existe un problème dans la réalisation du fonctionnement à haute vitesse et de la miniaturisation de produits électroniques puisque de tels produits électroniques qui utilisent à la fois des BiCMOS de haute et de basse tensions doivent être chargés de nombreux dispositifs semi-conducteurs et qu'il en résulte des difficultés pour parvenir au fonctionnement à haute vitesse et à la miniaturisation de ces produits électroniques.
La présente invention a pour but de réaliser un dispositif semi-conducteur qui incorpore les dispositifs BiCMOS de basse et de haute tensions dans une microplaquette pour parvenir au fonctionnement à haute vitesse et à la miniaturisation.
Un autre but de la présente invention est de fournir un procédé de fabrication d'un dispositif semiconducteur qui incorpore les dispositifs BiCMOS de basse et de haute tensions sur une microplaquette pour parvenir au fonctionnement à haute vitesse et à la miniaturisation.
Selon le premier aspect de l'invention, il est réalisé un dispositif semi-conducteur caractérisé en ce qu'il comprend:
un élément BiCMOS de haute tension composé d'une septième et d'une neuvième régions d'un deuxième type conducteur légèrement dopé formées sur un c8té d'un substrat semi-conducteur,
une huitième région d'un premier type conducteur légèrement dopé formée entre lesdites septième et neuvième régions,
une première, une deuxième et une troisième régions du même type conducteur légèrement dopé, en contact avec les parties inférieures desdites septième, huitième et neuvième régions,
une région source/drain comportant une région fortement dopée, une région légèrement dopée entourant ladite région fortement dopée, ladite région fortement dopée étant formée sur une partie prédéterminée desdites septième et huitième régions d'un type conducteur opposé à celui desdites septième et huitième régions,
une première couche de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain après insertion d'une première couche d'oxyde de grille,
des électrodes de source/drain et une source de grille en contact électrique avec lesdites régions de source/drain et ladite première couche de silicium polycristallin,
des électrodes de contact pour appliquer une polarisation de substrat auxdites septième et huitième régions,
une région de base d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite neuvième région,
une région émettrice ou d'émetteur d'un deuxième type conducteur fortement dopé formée sur ladite région de base,
une région collectrice ou de collecteur d'un deuxième type conducteur fortement dopé formée au-dessus de ladite troisième région, séparée de ladite région de base par un oxyde de champ, et une électrode émettrice, une électrode collectrice, et une électrode de base en contact électrique avec lesdites régions émettrice, collectrice, et de base: et
un élément BiCMOS de basse tension composé d'une dixième et d'une douzième régions d'un deuxième type conducteur légèrement dopé formées sur un autre côté dudit substrat semi-conducteur de premier type conducteur,
une onzième région d'un premier type conducteur légèrement dopé formée entre lesdites dixième et douzième régions,
une quatrième, une cinquième et une sixième régions du même type conducteur fortement dopé en contact avec les parties inférieures desdites dixième, onzième et douzième régions,
une deuxième couche de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain après insertion d'une deuxième couche d'oxyde de grille,
une électrode de source, une électrode de drain et une électrode de grille en contact électrique avec lesdites régions de source et de drain, et ladite deuxième couche de silicium polycristallin,
des électrodes de contact pour appliquer une polarisation de substrat auxdites dixième et onzième régions,
une région de base d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite douzième région,
une région émettrice d'un deuxième type conducteur légèrement dopé formée sur ladite région de base,
une région collectrice d'un deuxième type conducteur fortement dopé formée en contact avec ladite sixième région, séparée de ladite région de base par l'oxyde de champ, et
une électrode émettrice, une électrode collectrice et une électrode de base en contact électrique avec ledit émetteur, ledit collecteur et ladite base.
un élément BiCMOS de haute tension composé d'une septième et d'une neuvième régions d'un deuxième type conducteur légèrement dopé formées sur un c8té d'un substrat semi-conducteur,
une huitième région d'un premier type conducteur légèrement dopé formée entre lesdites septième et neuvième régions,
une première, une deuxième et une troisième régions du même type conducteur légèrement dopé, en contact avec les parties inférieures desdites septième, huitième et neuvième régions,
une région source/drain comportant une région fortement dopée, une région légèrement dopée entourant ladite région fortement dopée, ladite région fortement dopée étant formée sur une partie prédéterminée desdites septième et huitième régions d'un type conducteur opposé à celui desdites septième et huitième régions,
une première couche de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain après insertion d'une première couche d'oxyde de grille,
des électrodes de source/drain et une source de grille en contact électrique avec lesdites régions de source/drain et ladite première couche de silicium polycristallin,
des électrodes de contact pour appliquer une polarisation de substrat auxdites septième et huitième régions,
une région de base d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite neuvième région,
une région émettrice ou d'émetteur d'un deuxième type conducteur fortement dopé formée sur ladite région de base,
une région collectrice ou de collecteur d'un deuxième type conducteur fortement dopé formée au-dessus de ladite troisième région, séparée de ladite région de base par un oxyde de champ, et une électrode émettrice, une électrode collectrice, et une électrode de base en contact électrique avec lesdites régions émettrice, collectrice, et de base: et
un élément BiCMOS de basse tension composé d'une dixième et d'une douzième régions d'un deuxième type conducteur légèrement dopé formées sur un autre côté dudit substrat semi-conducteur de premier type conducteur,
une onzième région d'un premier type conducteur légèrement dopé formée entre lesdites dixième et douzième régions,
une quatrième, une cinquième et une sixième régions du même type conducteur fortement dopé en contact avec les parties inférieures desdites dixième, onzième et douzième régions,
une deuxième couche de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain après insertion d'une deuxième couche d'oxyde de grille,
une électrode de source, une électrode de drain et une électrode de grille en contact électrique avec lesdites régions de source et de drain, et ladite deuxième couche de silicium polycristallin,
des électrodes de contact pour appliquer une polarisation de substrat auxdites dixième et onzième régions,
une région de base d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite douzième région,
une région émettrice d'un deuxième type conducteur légèrement dopé formée sur ladite région de base,
une région collectrice d'un deuxième type conducteur fortement dopé formée en contact avec ladite sixième région, séparée de ladite région de base par l'oxyde de champ, et
une électrode émettrice, une électrode collectrice et une électrode de base en contact électrique avec ledit émetteur, ledit collecteur et ladite base.
De préférence, ledit premier oxyde de grille est d'une épaisseur de 500 à 1500A et, de façon avantageuse, lesdites première, deuxième et troisième régions sont plus épaisses que lesdites quatrième, cinquième et sixième régions.
Selon un deuxième aspect de l'invention, il est fourni un procédé de fabrication d'un dispositif semiconducteur caractérisé en ce qu'il comprend les étapes consistant à:
former des régions d'implantation ionique de façon à former une première et une troisième régions d'un deuxième type semi-conducteur légèrement dopé dans une partie prédéterminée d'un côté d'un premier type conducteur,
former des régions d'implantation ionique de façon à réaliser une cinquième région d'un premier type conducteur fortement dopé entre la quatrième et la sixième régions d'un deuxième type semi-conducteur fortement dopé dans une partie prédéterminée dudit substrat semi-conducteur de premier type conducteur,
former les six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
former une couche épitaxiale sur toute la surface de la structure,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé dans la couche épitaxiale sur lesdites première et troisième régions,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé à la couche épitaxiale sur lesdites quatrième et sixième régions,
former des régions d'implantation ionique d'un premier type conducteur légèrement dopé dans la région épitaxiale desdites troisième et cinquième régions,
former les six régions, de la septième à la douzième, sur lesdites six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
injecter les impuretés d'un deuxième type conducteur fortement dopé dans une partie prédéterminée desdites neuvième et douzième régions pour former une région collectrice d'un transistor bipolaire,
injecter les impuretés d'un premier type conducteur légèrement dopé et d'un deuxième type conducteur légèrement dopé dans les parties prédéterminées desdites septième et huitième régions pour former des régions de source et de drain légèrement dopées d'un transistor MOS à haute tension,
former une première couche épaisse d'oxyde sur lesdites septième et huitième régions, puis former une première couche de silicium polycristallin au-dessus de ladite première couche épaisse d'oxyde,
former une deuxième couche d'oxyde sur lesdites dixième et onzième régions, puis former une deuxième couche de silicium polycristallin au-dessus de ladite deuxième couche d'oxyde,
former des régions d'implantation ionique pour des régions de source et de drain des transistors MOS de haute et de basse tensions, du premier et du deuxième types conducteurs et pour les régions émettrice et de base des transistors bipolaires de haute et de basse tensions,
activer les impuretés dans lesdites régions d'implantation ionique et former des électrodes.
former des régions d'implantation ionique de façon à former une première et une troisième régions d'un deuxième type semi-conducteur légèrement dopé dans une partie prédéterminée d'un côté d'un premier type conducteur,
former des régions d'implantation ionique de façon à réaliser une cinquième région d'un premier type conducteur fortement dopé entre la quatrième et la sixième régions d'un deuxième type semi-conducteur fortement dopé dans une partie prédéterminée dudit substrat semi-conducteur de premier type conducteur,
former les six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
former une couche épitaxiale sur toute la surface de la structure,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé dans la couche épitaxiale sur lesdites première et troisième régions,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé à la couche épitaxiale sur lesdites quatrième et sixième régions,
former des régions d'implantation ionique d'un premier type conducteur légèrement dopé dans la région épitaxiale desdites troisième et cinquième régions,
former les six régions, de la septième à la douzième, sur lesdites six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
injecter les impuretés d'un deuxième type conducteur fortement dopé dans une partie prédéterminée desdites neuvième et douzième régions pour former une région collectrice d'un transistor bipolaire,
injecter les impuretés d'un premier type conducteur légèrement dopé et d'un deuxième type conducteur légèrement dopé dans les parties prédéterminées desdites septième et huitième régions pour former des régions de source et de drain légèrement dopées d'un transistor MOS à haute tension,
former une première couche épaisse d'oxyde sur lesdites septième et huitième régions, puis former une première couche de silicium polycristallin au-dessus de ladite première couche épaisse d'oxyde,
former une deuxième couche d'oxyde sur lesdites dixième et onzième régions, puis former une deuxième couche de silicium polycristallin au-dessus de ladite deuxième couche d'oxyde,
former des régions d'implantation ionique pour des régions de source et de drain des transistors MOS de haute et de basse tensions, du premier et du deuxième types conducteurs et pour les régions émettrice et de base des transistors bipolaires de haute et de basse tensions,
activer les impuretés dans lesdites régions d'implantation ionique et former des électrodes.
Ledit premier processus comprend de préférence les étapes consistant à:
former une épaisse couche d'oxyde de tampon et une couche de résine photosensible sur ledit substrat semi-conducteur de premier type conducteur,
exposer une partie prédéterminée dudit substrat semi-conducteur,
effectuer une implantation ionique d'une impureté du deuxième type conducteur, et
enlever ladite couche épaisse d'oxyde de tampon et ladite couche de résine photosensible.
former une épaisse couche d'oxyde de tampon et une couche de résine photosensible sur ledit substrat semi-conducteur de premier type conducteur,
exposer une partie prédéterminée dudit substrat semi-conducteur,
effectuer une implantation ionique d'une impureté du deuxième type conducteur, et
enlever ladite couche épaisse d'oxyde de tampon et ladite couche de résine photosensible.
On va maintenant décrire la présente invention de façon plus détaillée à l'aide d'un mode de réalisation préféré et en se référant aux dessins annexés.
La Fig. 1 est une vue en coupe transversale d'un dispositif semi-conducteur conforme à la présente invention.
Les Fig. 2(A) à 2(I) sont des vues en coupe transversale schématique représentant les étapes de fabrication d'un dispositif semi-conducteur et destinées à expliquer le procédé conforme à la présente invention.
La Fig. 1 représente une vue en coupe transversale d'un dispositif semi-conducteur où ont été formés, dans une microplaquette, tant des BiCMOS de basse tension que des BiCMOS de haute tension.
En premier lieu, un substrat semi-conducteur 1 de type p est divisé en deux régions: une région de basse tension (LV) et une région de haute tension (HV). Dans la région LV est formé un BiCMOS de basse tension alors qu'un BiCMOS de haute tension est formé dans la région
HV. La dixième, la onzième et la douzième régions 50, 51 et 52, d'une épaisseur de 1,5 à 2,5 um, légèrement dopées en impuretés sont formées dans la région LV. Les dixième et onzième régions 50 et 51 sont des puits de type N et de type P, respectivement, où sont formés des transistors LV PMOS et NMOS. En revanche, la douzième région 52 est un puits de type N où est formé un transistor bipolaire LV NPN.
HV. La dixième, la onzième et la douzième régions 50, 51 et 52, d'une épaisseur de 1,5 à 2,5 um, légèrement dopées en impuretés sont formées dans la région LV. Les dixième et onzième régions 50 et 51 sont des puits de type N et de type P, respectivement, où sont formés des transistors LV PMOS et NMOS. En revanche, la douzième région 52 est un puits de type N où est formé un transistor bipolaire LV NPN.
A la surface de la dixième région 50 sont formées des régions 86 de source et de drain d'un transistor
PMOS et des électrodes de source 116 et de drain 117 sont ensuite formées sur la surface de ces régions de source et de drain.
PMOS et des électrodes de source 116 et de drain 117 sont ensuite formées sur la surface de ces régions de source et de drain.
Une deuxième couche 65 de silicium polycristallin est formée sur la surface entre les régions de source et de drain après insertion d'une deuxième couche 63 d'oxyde de grille et une électrode de grille 115 est formée sur cette deuxième couche 65 de silicium polycristallin. De plus, une électrode de contact 118 destinée à appliquer une tension de substrat appropriée à la dixième région 50 est séparée du transistor PMOS mentionné plus haut par une couche 54 d'oxyde de champ.
Un transistor NMOS est formé sur la onzième région 51 et une électrode de contact 14 est formée, séparée de ce transistor NMOS par l'oxyde de champ 54.
Le transistor PMOS est aussi séparé du transistor NMOS par l'oxyde de champ 54.
Une région de base 90 d'un transistor bipolaire
NPN est formée sur une partie de la surface de la douzième région 52 et une région émettrice 88 est formée dans cette région de base. De plus, une région collectrice 88 est formée sur l'autre partie de la surface de la douzième région 52, séparée de la région de base 90 par l'oxyde de champ 54.
NPN est formée sur une partie de la surface de la douzième région 52 et une région émettrice 88 est formée dans cette région de base. De plus, une région collectrice 88 est formée sur l'autre partie de la surface de la douzième région 52, séparée de la région de base 90 par l'oxyde de champ 54.
Au-dessous des dixième, onzième et douzième régions 50, 51 et 52 sont formées, respectivement, les quatrième, cinquième et sixième régions 24, 25 et 26 fortement dopées du même type conducteur.
La quatrième et la cinquième régions 24 et 25 sont utilisées pour empêcher le verrouillage des transistors PMOS et NMOS, respectivement, alors que la sixième région 52 est utilisée comme couche enterrée pour le transistor bipolaire NPN. La cinquième région 25 améliore en outre la densité d'intégration en séparant électriquement la quatrième région 24 et la sixième région 26.
Dans la région HV sont d'autre part formées les septième, huitième et neuvième régions 47, 48 et 49 d'une épaisseur de 1,5 à 2,5 pm. Au-dessous de ces régions sont formées la première, la deuxième et la troisième régions 8, 9 et 10 légèrement dopées du même type conducteur, d'une épaisseur de 3,5 à 5 um. La première et la septième régions 8 et 47, dans lesquelles est formé le transistor PMOS, sont des puits de type N et présentent une tension de rupture élevée en raison du faible dopage. Des régions de source et de drain du transistor PMOS 95 sont formées à la surface de la septième région 47.
Ces régions de source et de drain 95 sont formées d'une première région 85 de type P fortement dopée entourée par une première région 73 de type P légèrement dopée pour empêcher la destruction lorsqu'est appliquée une tension élevée. Au-dessus de la surface entre les régions de source et de drain 95, une première couche 61 de silicium polycristallin est formée après insertion d'une première couche 59 d'oxyde de grille. Le premier oxyde de grille 59 est formé d'une épaisseur de 500 à 1500A. Sur la surface de la région 85 fortement dopée sont formées des électrodes de source et de drain 105 et 106.
De plus, une électrode de grille 104 est formée sur la première couche 61 de silicium polycristallin.
Une électrode de contact 107 destinée à appliquer la tension de substrat à la dixième région 47 est séparée du transistor PMOS par l'oxyde de champ 54. La destruction du transistor PMOS mentionné plus haut par une tension élevée appliquée à la première électrode de grille est impossible puisqu'il est épuisé à la première région 8.
De plus, la deuxième et la huitième régions 9 et 48 doivent être les régions où est formé le transistor
NMOS, et ce transistor NMOS est séparé des transistors
PMOS par la couche 54 d'oxyde de champ.
NMOS, et ce transistor NMOS est séparé des transistors
PMOS par la couche 54 d'oxyde de champ.
La troisième et la neuvième régions 10 et 49 sont les régions ou est formé un transistor bipolaire NPN à haute tension, et ce transistor NPN à haute tension est de la même structure que celle du transistor bipolaire
NPN à basse tension sauf que le transistor bipolaire
NPN à haute tension comporte la troisième région 10 au lieu de la couche enterrée. En outre, la région collectrice 67 est formée au-dessus de la troisième région 10. Le NPN de haute tension est épuisé à la troisième région 10 lorsque la haute tension est appliquée.
NPN à basse tension sauf que le transistor bipolaire
NPN à haute tension comporte la troisième région 10 au lieu de la couche enterrée. En outre, la région collectrice 67 est formée au-dessus de la troisième région 10. Le NPN de haute tension est épuisé à la troisième région 10 lorsque la haute tension est appliquée.
Les Fig 2(A) à 2(I) représentent les étapes de fabrication du dispositif représenté à la Fig. 1. En se référant à la Fig. 2(A), une première couche 3 d'oxyde de tampon de 4000A d'épaisseur et une première couche 5 de résine photosensible sont formées sur un substrat semi-conducteur 1 de type P d'orientation < 100 > et d'une résistivité de 2 à 20Q.cm.
Puis, la région HV du substrat semi-conducteur 1 est exposée par le processus classique de photolithographie et les premières régions 6 et 7 d'implantation ionique sont formées par implantation ionique des impuretés de type N selon une dose de 1 X 1013 à 1 X 10'4/cm2 à environ 180rez.
En se référant à la Fig. 2(B), après enlèvement de la première couche d'oxyde de tampon et de la première couche 5 de résine photosensible, une première et une troisième régions 8 et 10 de type N de 3,5 à 5 pm d'épaisseur, où doivent être formés des transistors PMOS et bipolaire NPN, sont formées par activation des impuretés dans les régions 6 et 7 d'implantation ionique. Le substrat entre la première et la troisième régions 8 et 10 devient une neuvième région 9 où doit être formé un transistor NMOS.
A l'étape suivante, après une deuxième couche d'oxyde de tampon 11 épaisse de 200 à 500A, une première couche de nitrure 13 de 1000 à 1500A et une deuxième couche 15 de résine photosensible sont formées en séquence sur toute la surface du substrat semiconducteur 1, une partie prédéterminée de la deuxième couche d'oxyde de tampon 11 de la région LV est exposée par le processus classique de photolithographie.
Subséquemment, l'impureté de type N, par exemple de l'arsenic, est implantée selon une dose de 1 X 10tus à 1 X 10'6/cm2 à environ 100Kev pour former des deuxièmes régions 16 et 17 d'implantation ionique.
En se référant à la Fig. 2(C), après enlèvement de la deuxième couche 15 de résine photosensible, une troisième couche 19 d'oxyde de tampon épaisse est formée par oxydation thermique de la partie exposée de la deuxième couche 11 d'oxyde de tampon en utilisant comme masque la première couche 13 de nitrure.
Subséquemment, une troisième couche 21 de résine photosensible est formée sur la région HV après enlèvement de la première couche 13 de nitrure et une troisième région 23 d'implantation ionique est formée en implantant l'impureté de type P, comme du bore sur toute la surface de la structure, selon une dose de 1 X 1012 à 1 X 1014/cm2 à environ 80Kev.
En se référant à la Fig. 2(D), après enlèvement de la troisième couche 21 de résine photosensible, une quatrième et une sixième régions 24 et 26 fortement dopées de type N et une cinquième région 25 fortement dopée de type P sont formées par activation sur les impuretés des régions d'implantation ionique 16, 17 et 23.
Puis, une couche épitaxiale 27 d'une épaisseur de 1,5 à 2,5 um est formée sur toute la surface après enlèvement de la deuxième et de la troisième couches d'oxyde de tampon 11 et 19. Après formation d'une quatrième couche 29 d'oxyde de tampon, une deuxième couche de nitrure 31 et une quatrième couche 33 de résine photosensible sont formées sur la couche épitaxiale 27, la quatrième couche 29 d'oxyde de tampon sur la première et la troisième régions 8 et 10 sont exposées par le processus classique de photolithographie.
Puis, des quatrième régions 35 et 36 d'implantation ionique sont formées par implantation de phosphore sur toute la surface de la structure selon une dose de 5 X 1011 à 5 X 1012/cl2 à 180heu.
En se référant à la Fig. 2(E), une cinquième couche 37 de résine photosensible est à nouveau formée après enlèvement de la quatrième couche 33 de résine photosensible. A l'étape suivante, après que la quatrième couche 29 d'oxyde de tampon sur la quatrième et la sixième régions 24 et 26 est exposée par le processus classique de photolithographie, des cinquièmes régions 39 et 40 d'implantation ionique sont formées par implantation de phosphore selon une dose de 1 X 1012 à 1 X 1013/cm2 à î80Kev.
En se référant à la Fig. 2(F), après enlèvement de la cinquième couche 37 de résine photosensible, une cinquième couche épaisse 41 d'oxyde de tampon est formée par oxydation thermique de la partie exposée de la quatrième couche 29 d'oxyde de tampon.
Après enlèvement de la deuxième couche 31 de nitrure, une sixième et une septième régions 43 et 44 sont formées sur la deuxième et la cinquième régions 9 et 25 par implantation de bore selon une dqse de 5 X 101l à 5 X 1012/cm2 à 60Kev. Ultérieurement, après formation d'une sixième couche 45 de résine photosensible sur la sixième région 43 d'implantation ionique par le procédé classique, la concentration en impuretés de la septième région 44 d'implantation ionique est augmentée par une implantation additionnelle de l'impureté comme du bore selon une dose de 5 X 1011 à 5 X 1012/cm2 à 60Kev.
En se référant à la Fig. 2(G), après enlèvement de la sixième couche 45 de résine photosensible, les six régions, de la septième à la douzième 47, 48, 49, 50, 51 et 52, sont formées par activation des impuretés des quatre régions, de la quatrième à la septième, d'implantation ionique 35, 36, 39, 40, 43 et 44.
Puis, après formation de la couche 54 d'oxyde de champ par le procédé classique d'oxydation locale de silicium (LOCLD), une huitième et une neuvième régions 55 et 56 d'implantation ionique destinées à former les régions collectrices des transistors bipolaires NPN de basse tension et de haute tension sont formées par l'implantation classique de phosphore selon une dose de 1 X 1015 à 1 X 1016/cm2 à î40Kev.
A l'étape suivante, une dixième et une onzième régions 57 et 58 d'implantation ionique sont formées sur les parties prédéterminées de la dixième et de la onzième régions 47 et 48 par le même procédé que décrit plus haut. La dixième et la onzième régions 57 et 58 sont respectivement formées par implantation ionique en deux étapes de bore et de phosphore selon une dose de 1 X 1012 à 1 X 101'/cm2 à 60Kev.
En se référant à la Fig. 2(H), une première couche 59 d'oxyde de grille et une première couche 61 de silicium polycristallin de 500 à 1500A sont formées par le procédé classique sur la surface entre la dixième et la onzième régions d'implantation ionique 57 et 58. Ultérieurement, la deuxième couche 63 d'oxyde de grille et la deuxième couche 65 de silicium polycristallin de 200 à 500A sont formées sur les parties prédéterminées de la dixième et de la onzième régions 50 et 51.
A l'étape suivante, la douzième et la treizième régions 75 et 76 d'implantation ionique sont formées sur les parties prédéterminées de la huitième et de la onzième régions 48 et 51 par implantation de phosphore selon une dose de 1 X 1015 à 5 X 1015/cl2 à 60Kev.
Ultérieurement, une quatorzième et une quinzième régions 77 et 78 d'implantation ionique sont formées sur les parties prédéterminées de la septième et de la dixième régions 47 et 50 par implantation de bore selon une dose de 1 X 1015 à 5 X 1015/cl2 à 60Kev.
A cet instant, une seizième et une dix-septième régions 79 et 80 d'implantation ionique destinées à former les régions émettrices des transistors bipolaires NPN de basse et de haute tensions sont formées sur la neuvième et la douzième régions 49 et 52.
A l'étape suivante, une dix-huitième et une dixneuvième régions 81 et 82 d'implantation ionique destinées à former les régions de base des transistors bipolaires NPN de basse et de haute tension sur les parties prédéterminées de la neuvième et de la douzième régions 49 et 52 sont formées, en recouvrement avec la seizième et la dix-septième régions 79 et 80 d'implantation ionique sur les parties prédéterminées.
En se référant à la Fig. 2tu), les impuretés des douze régions d'implantation ionique, de la huitième à la dix-neuvième, 56, 57, 58, 59, 75, 76, 77, 78, 79, 80, 81 et 82 sont activées. Ainsi, la huitième et la neuvième régions 56 et 57 deviennent les régions collectrices 67 et 69 des transistors bipolaires NPN de basse et de haute tensions, alors que la dixième et la onzième régions 58 et 59 deviennent la première et la deuxième régions légèrement dopées 71 et 73 destinées à former les régions de source et de drain des transistors PMOS et NMOS de haute tension.
De plus, la douzième et la quatorzième régions 75 et 77 d'implantation ionique deviennent la première et la deuxième régions 83 et 85 fortement dopées destinées à former les régions de source et de drain des transistors PMOS et NMOS de haute tension, en même temps que les régions 71 et 73 légèrement dopées. De plus, la treizième et la quinzième régions 76 et 78 d'implantation ionique deviennent les régions de source et de drain des transistors PMOS et NMOS de basse tension, alors que quatre régions d'implantation ionique, de la seizième à la dix-neuvième 79, 80, 81 et 82 deviennent les régions émettrice et de base des transistors bipolaires NPN de basse et de haute tensions.
Après formation d'une couche d'oxyde 91 sur toute la surface par le procédé classique de dépôt chimique en phase vapeur (ou CVD), des fenêtres sont formées afin de former les électrodes. Finalement, après formation d'une couche métallique sur toute la surface de la structure, des électrodes 100 à 21 sont formées par le processus classique de photolithographie
Comme mentionné jusqu'ici, puisque les transistors BiCMOS de haute tension et de basse tension sont formés dans le même substrat semi-conducteur, la présente invention permet d'effectuer non seulement les fonctions de mémoire et de logique de haute performance mais aussi les diverses fonctions, à des tensions d'excitation diverses, en raison de l'augmentation de la puissance de sortie et de l'amélioration de la marge de bruit.
Comme mentionné jusqu'ici, puisque les transistors BiCMOS de haute tension et de basse tension sont formés dans le même substrat semi-conducteur, la présente invention permet d'effectuer non seulement les fonctions de mémoire et de logique de haute performance mais aussi les diverses fonctions, à des tensions d'excitation diverses, en raison de l'augmentation de la puissance de sortie et de l'amélioration de la marge de bruit.
Ainsi, la présente invention permet de parvenir à la miniaturisation des produits électroniques afin de former les transistors BiCMOS de haute tension et de basse tension sur une seule microplaquette et permet de parvenir au fonctionnement à haute vitesse puisque le traitement de signaux est accéléré.
Claims (5)
1. Dispositif semi-conducteur caractérisé en ce qu'il comprend:
un élément BiCMOS de haute tension composé d'une septième (47) et d'une neuvième (49) régions d'un deuxième type conducteur légèrement dopé formées sur un côté d'un substrat semi-conducteur (1),
une huitième (48) région d'un premier type conducteur légèrement dopé formée entre lesdites septième (47) et neuvième (49) régions,
une première (8), une deuxième (9) et une troisième (10) régions du même type conducteur légèrement dopé, en contact avec les parties inférieures desdites septième (47), huitième (48) et neuvième (49) régions,
une région source/drain (95) comportant une région fortement dopée (85) , une région légèrement dopée (73) entourant ladite région fortement dopée, ladite région fortement dopée étant formée sur une partie prédéterminée desdites septième (47) et huitième (48) régions d'un type conducteur opposé à celui desdites septième (47) et huitième (48) régions,
une première couche (61) de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain après insertion d'une première couche (59) d'oxyde de grille,
des électrodes de source/drain (105, 106) et une électrode de grille (104) en contact électrique avec lesdites régions de source/drain (95) et ladite première couche (61) de silicium polycristallin,
des électrodes de contact (107) pour appliquer une polarisation de substrat auxdites septième (47) et huitième (48) régions,
une région de base d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite neuvième (49) région,
une région d'émetteur d'un deuxième type conducteur fortement dopé formée sur ladite région de base,
une région de collecteur d'un deuxième type conducteur fortement dopé formée au-dessus de ladite troisième (10) région, séparée de ladite région de base par un oxyde de champ, et une électrode d'émetteur, une électrode de collecteur, et une électrode de base en contact électrique avec lesdites régions d'émetteur, de collecteur et de base: et
un élément BiCMOS de basse tension composé d'une dixième et d'une douzième régions (50, 52) d'un deuxième type conducteur légèrement dopé formées sur un autre côté dudit substrat semi-conducteur (1) de premier type conducteur,
une onzième (51) région d'un premier type conducteur légèrement dopé formée entre lesdites dixième et douzième régions (50, 52),
une quatrième, une cinquième et une sixième régions du même type conducteur fortement dopé en contact avec les parties inférieures desdites dixième, onzième et douzième régions (50, 51, 52),
une deuxième couche (65) de silicium polycristallin formée sur la surface entre lesdites régions de source et de drain (86) après insertion d'une deuxième couche (63) d'oxyde de grille,
une électrode de source (116), une électrode de drain (117) et une électrode de grille (115) en contact électrique avec lesdites régions de source et de drain (86) , et ladite deuxième couche (65) de silicium polycristallin,
des électrodes de contact (118) pour appliquer une polarisation de substrat auxdites dixième et onzième régions (50, 51),
une région de base (90) d'un premier type conducteur légèrement dopé formée sur une surface prédéterminée de ladite douzième région (52),
une région d'émetteur (88) d'un deuxième type conducteur légèrement dopé formée sur ladite région de base,
une région de collecteur (88) d'un deuxième type conducteur fortement dopé formée en contact avec ladite sixième région, séparée de ladite région de base par l'oxyde de champ (54), et
une électrode d'émetteur, une électrode de collecteur et une électrode de base en contact électrique avec ledit émetteur, ledit collecteur et ladite base.
2. Dispositif selon la revendication 1, caractérisé en ce que ledit premier oxyde de grille (59) est d'une épaisseur de 500 à 1500A.
3. Dispositif selon la revendication 1, caractérisé en ce que lesdites première, deuxième et troisième régions (8 à 10)sont plus épaisses que lesdites quatrième, cinquième et sixième régions (24 à 26).
4. Procédé de fabrication d'un dispositif semiconducteur caractérisé en ce qu'il comprend les étapes consistant à:
former des régions d'implantation ionique de façon à former une première et une troisième régions d'un deuxième type semi-conducteur légèrement dopé dans une partie prédéterminée d'un côté d'un premier type conducteur,
former des régions d'implantation ionique de façon à réaliser une cinquième région d'un premier type conducteur fortement dopé entre la quatrième et la sixième régions d'un deuxième type semi-conducteur fortement dopé dans une partie prédéterminée dudit substrat semi-conducteur de premier type conducteur,
former les six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
former une couche épitaxiale sur toute la surface de la structure,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé dans la couche épitaxiale sur lesdites première et troisième régions,
former des régions d'implantation ionique d'un deuxième type conducteur légèrement dopé à la couche épitaxiale sur lesdites quatrième et sixième régions,
former des régions d'implantation ionique d'un premier type conducteur légèrement dopé dans la région épitaxiale desdites troisième et cinquième régions,
former les six régions, de la septième à la douzième, sur lesdites six premières régions par activation d'impuretés dans lesdites régions d'implantation ionique,
injecter les impuretés d'un deuxième type conducteur fortement dopé dans une partie prédéterminée desdites neuvième et douzième régions pour former une région de collecteur d'un transistor bipolaires
injecter les impuretés d'un premier type conducteur légèrement dopé et d'un deuxième type conducteur légèrement dopé dans les parties prédéterminées desdites septième et huitième régions pour former des régions de source et de drain légèrement dopées d'un transistor MOS à haute tension,
former une première couche épaisse d'oxyde sur lesdites septième et huitième régions, puis former une première couche de silicium polycristallin au-dessus de ladite première couche épaisse d'oxyde,
former une deuxième couche d'oxyde sur lesdites dixième et onzième régions, puis former une deuxième couche de silicium polycristallin au-dessus de ladite deuxième couche d'oxyde,
former des régions d'implantation ionique pour des régions de source et de drain des transistors MOS de haute et de basse tensions, du premier et du deuxième types conducteurs et pour les régions d'émetteur et de base des transistors bipolaires de haute et de basse tensions,
activer les impuretés dans lesdites régions d'implantation ionique et former des électrodes.
5. Procédé selon la revendication 4, caractérisé en ce que ledit premier processus comprend les étapes consistant à:
former une épaisse couche d'oxyde de tampon et une couche de résine photosensible sur ledit substrat semi-conducteur de premier type conducteur,
exposer une partie prédéterminée dudit substrat semi-conducteur,
effectuer une implantation ionique d'une impureté du deuxième type conducteur, et
enlever ladite couche épaisse d'oxyde de tampon et ladite couche de résine photosensible.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005632A KR940009357B1 (ko) | 1991-04-09 | 1991-04-09 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2675311A1 true FR2675311A1 (fr) | 1992-10-16 |
| FR2675311B1 FR2675311B1 (fr) | 1996-03-08 |
Family
ID=19313038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9108881A Expired - Lifetime FR2675311B1 (fr) | 1991-04-09 | 1991-07-15 | Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication. |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5105252A (fr) |
| JP (1) | JPH04324973A (fr) |
| KR (1) | KR940009357B1 (fr) |
| DE (1) | DE4123436C2 (fr) |
| FR (1) | FR2675311B1 (fr) |
| IT (1) | IT1251787B (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022174A1 (fr) * | 1994-02-15 | 1995-08-17 | National Semiconductor Corporation | Transistors cmos a haute tension, pour un procede cmos standard |
| WO1995023430A1 (fr) * | 1994-02-28 | 1995-08-31 | National Semiconductor Corporation | Structures bipolaires et bichos, et procedes pour leur fabrication |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3057757B2 (ja) * | 1990-11-29 | 2000-07-04 | 日産自動車株式会社 | トランジスタ |
| JP2642523B2 (ja) * | 1991-03-19 | 1997-08-20 | 株式会社東芝 | 電荷結合素子を持つ半導体集積回路装置の製造方法 |
| JP2861624B2 (ja) * | 1992-05-13 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
| JPH0758212A (ja) * | 1993-08-19 | 1995-03-03 | Sony Corp | Ｃｍｏｓ集積回路 |
| US5472887A (en) * | 1993-11-09 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating semiconductor device having high-and low-voltage MOS transistors |
| KR0144959B1 (ko) * | 1994-05-17 | 1998-07-01 | 김광호 | 반도체장치 및 제조방법 |
| JP2981717B2 (ja) * | 1994-09-02 | 1999-11-22 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
| US5494843A (en) * | 1995-06-28 | 1996-02-27 | Taiwan Semiconductor Manufacturing Co. | Method for forming MOSFET devices |
| US6245604B1 (en) | 1996-01-16 | 2001-06-12 | Micron Technology | Bipolar-CMOS (BiCMOS) process for fabricating integrated circuits |
| US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US5770880A (en) * | 1996-09-03 | 1998-06-23 | Harris Corporation | P-collector H.V. PMOS switch VT adjusted source/drain |
| US6010929A (en) * | 1996-12-11 | 2000-01-04 | Texas Instruments Incorporated | Method for forming high voltage and low voltage transistors on the same substrate |
| JP3077742B2 (ja) * | 1997-03-03 | 2000-08-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| US6265752B1 (en) * | 1999-05-25 | 2001-07-24 | Taiwan Semiconductor Manufacturing, Co., Inc. | Method of forming a HVNMOS with an N+ buried layer combined with N well and a structure of the same |
| JP3348782B2 (ja) | 1999-07-22 | 2002-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP1102319B1 (fr) * | 1999-11-19 | 2010-05-26 | STMicroelectronics Srl | Procédé de fabrication de dispositifs électroniques comprenant des transistors MOS à haute tension et des transistors EEPROM |
| US7019377B2 (en) * | 2002-12-17 | 2006-03-28 | Micrel, Inc. | Integrated circuit including high voltage devices and low voltage devices |
| US20060122635A1 (en) * | 2004-12-03 | 2006-06-08 | Naegeli Chad D | Storage system for bioabsorbable fasteners |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| KR100741882B1 (ko) * | 2005-12-29 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 고전압 소자 및 그 제조방법 |
| KR100917216B1 (ko) * | 2007-02-02 | 2009-09-16 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| KR100752591B1 (ko) * | 2007-07-06 | 2007-08-29 | (주)위즈덤 세미컨덕터 | Ｓｍｐｓ 소자 및 그 제조방법 |
| US9214457B2 (en) | 2011-09-20 | 2015-12-15 | Alpha & Omega Semiconductor Incorporated | Method of integrating high voltage devices |
| CN102637725B (zh) * | 2012-04-26 | 2014-07-16 | 杭州士兰集成电路有限公司 | 采用Bipolar低压工艺实现的器件及其制造方法 |
| CN108847423B (zh) * | 2018-05-30 | 2022-10-21 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
| CN111668186A (zh) | 2020-06-08 | 2020-09-15 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0158292A2 (fr) * | 1984-04-04 | 1985-10-16 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur comportant un élément de circuit driver et un transistor de sortie |
| EP0179693A1 (fr) * | 1984-09-28 | 1986-04-30 | Thomson-Csf | Structure de circuit intégré comportant des transistors CMOS à tenue en tension élevée, et son procédé de fabrication |
| JPH01112763A (ja) * | 1987-10-27 | 1989-05-01 | Sharp Corp | 半導体装置 |
| JPH01140759A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | Ｂｉ−ＭＯＳ半導体装置 |
| EP0364393A2 (fr) * | 1988-10-12 | 1990-04-18 | Nippon Telegraph And Telephone Corporation | Dispositif semi-conducteur de puissance |
| JPH02112272A (ja) * | 1988-10-21 | 1990-04-24 | Olympus Optical Co Ltd | 半導体装置 |
| JPH02139963A (ja) * | 1988-11-21 | 1990-05-29 | Olympus Optical Co Ltd | Ｃｍｏｓデバイス |
| EP0403449A2 (fr) * | 1989-06-14 | 1990-12-19 | STMicroelectronics S.r.l. | Dispositif intégré en technologie mixte comprenant des transistors de puissance LDMOS complémentaires, des CMOS et des structures verticales PNP intégrées présentant une capacité modifiée à une tension d'alimentation relativement élevée |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403395A (en) * | 1979-02-15 | 1983-09-13 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| JPS5864060A (ja) * | 1981-10-13 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
| US4697202A (en) * | 1984-02-02 | 1987-09-29 | Sri International | Integrated circuit having dislocation free substrate |
| JPS61263261A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | Ｍｏｓ型半導体素子の製造方法 |
| JPH0671067B2 (ja) * | 1985-11-20 | 1994-09-07 | 株式会社日立製作所 | 半導体装置 |
| JPH0628266B2 (ja) * | 1986-07-09 | 1994-04-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPS63283152A (ja) * | 1987-05-15 | 1988-11-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| US4764482A (en) * | 1986-11-21 | 1988-08-16 | General Electric Company | Method of fabricating an integrated circuit containing bipolar and MOS transistors |
| JPH01110760A (ja) * | 1987-06-25 | 1989-04-27 | Fuji Electric Co Ltd | ＢｉＣＭＯＳ半導体装置 |
| US5034337A (en) * | 1989-02-10 | 1991-07-23 | Texas Instruments Incorporated | Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices |
| JPH0770703B2 (ja) * | 1989-05-22 | 1995-07-31 | 株式会社東芝 | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| US4908328A (en) * | 1989-06-06 | 1990-03-13 | National Semiconductor Corporation | High voltage power IC process |
-
1991
- 1991-04-09 KR KR1019910005632A patent/KR940009357B1/ko not_active IP Right Cessation
- 1991-07-09 US US07/727,422 patent/US5105252A/en not_active Expired - Lifetime
- 1991-07-15 JP JP3174202A patent/JPH04324973A/ja active Pending
- 1991-07-15 IT ITMI911952A patent/IT1251787B/it active IP Right Grant
- 1991-07-15 DE DE4123436A patent/DE4123436C2/de not_active Expired - Lifetime
- 1991-07-15 FR FR9108881A patent/FR2675311B1/fr not_active Expired - Lifetime
- 1991-09-23 US US07/763,678 patent/US5158463A/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0158292A2 (fr) * | 1984-04-04 | 1985-10-16 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur comportant un élément de circuit driver et un transistor de sortie |
| EP0179693A1 (fr) * | 1984-09-28 | 1986-04-30 | Thomson-Csf | Structure de circuit intégré comportant des transistors CMOS à tenue en tension élevée, et son procédé de fabrication |
| JPH01112763A (ja) * | 1987-10-27 | 1989-05-01 | Sharp Corp | 半導体装置 |
| JPH01140759A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | Ｂｉ−ＭＯＳ半導体装置 |
| EP0364393A2 (fr) * | 1988-10-12 | 1990-04-18 | Nippon Telegraph And Telephone Corporation | Dispositif semi-conducteur de puissance |
| JPH02112272A (ja) * | 1988-10-21 | 1990-04-24 | Olympus Optical Co Ltd | 半導体装置 |
| JPH02139963A (ja) * | 1988-11-21 | 1990-05-29 | Olympus Optical Co Ltd | Ｃｍｏｓデバイス |
| EP0403449A2 (fr) * | 1989-06-14 | 1990-12-19 | STMicroelectronics S.r.l. | Dispositif intégré en technologie mixte comprenant des transistors de puissance LDMOS complémentaires, des CMOS et des structures verticales PNP intégrées présentant une capacité modifiée à une tension d'alimentation relativement élevée |
Non-Patent Citations (6)
| Title |
|---|
| IEEE JOURNAL OF SOLID-STATE CIRCUITS. vol. 25, no. 3, Juin 1990, NEW YORK US pages 677 - 682; F.A.C.M. SCHOOFS ET AL.: 'A 700-V interface IC for power bridge circuits.' * |
| IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. 37, no. 4, Avril 1990, NEW YORK US pages 1154 - 1161; A. ELMOZNINE ET AL.: 'The smart power high-side switch: description of a specific technology, its basic devices, and monitoring circuitries.' * |
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 352 (E-801)(3700) 8 Août 1989 & JP-A-1 112 763 ( SHARP CORP. ) 1 Mai 1989 * |
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 396 (E-815)(3744) 4 Septembre 1989 & JP-A-1 140 759 ( NEC CORP. ) 1 Juin 1989 * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 336 (E-953)(4279) 19 Juillet 1990 & JP-A-2 112 272 ( OLYMPUS OPTICAL CO LTD. ) 24 Avril 1990 * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 383 (E-966)(4326) 17 Août 1990 & JP-A-2 139 963 ( OLYMPUS OPTICAL CO LTD. ) 29 Mai 1990 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022174A1 (fr) * | 1994-02-15 | 1995-08-17 | National Semiconductor Corporation | Transistors cmos a haute tension, pour un procede cmos standard |
| US5578855A (en) * | 1994-02-15 | 1996-11-26 | National Semiconductor Corporation | High-voltage CMOS transistors on a standard CMOS wafer |
| US5789786A (en) * | 1994-02-15 | 1998-08-04 | National Semiconductor Corporation | High-Voltage CMOS transistors on a standard CMOS wafer |
| WO1995023430A1 (fr) * | 1994-02-28 | 1995-08-31 | National Semiconductor Corporation | Structures bipolaires et bichos, et procedes pour leur fabrication |
| US5543653A (en) * | 1994-02-28 | 1996-08-06 | National Semiconductor Corporation | Bipolar and BiCMOS structures |
| US5580798A (en) * | 1994-02-28 | 1996-12-03 | National Semiconductor Corporation | Method of fabricating bipolar transistor having a guard ring |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04324973A (ja) | 1992-11-13 |
| US5158463A (en) | 1992-10-27 |
| ITMI911952A0 (it) | 1991-07-15 |
| ITMI911952A1 (it) | 1993-01-15 |
| US5105252A (en) | 1992-04-14 |
| DE4123436A1 (de) | 1992-10-15 |
| KR920020598A (ko) | 1992-11-21 |
| KR940009357B1 (ko) | 1994-10-07 |
| DE4123436C2 (de) | 1995-09-07 |
| IT1251787B (it) | 1995-05-26 |
| FR2675311B1 (fr) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2675311A1 (fr) | Dispositif semi-conducteur du type bicmos pour circuits integres et son procede de fabrication. | |
| US5137837A (en) | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate | |
| US6445044B2 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
| US6653709B2 (en) | CMOS output circuit with enhanced ESD protection using drain side implantation | |
| US4849366A (en) | Method of making a gated isolated structure | |
| US6475838B1 (en) | Methods for forming decoupling capacitors | |
| US20050035410A1 (en) | Semiconductor diode with reduced leakage | |
| US4974051A (en) | MOS transistor with improved radiation hardness | |
| FR2678429A1 (fr) | Dispositif bicmos et procede de fabrication correspondant. | |
| JP2001196468A (ja) | 半導体デバイスと互換性のある仕事関数を備えたメタルゲートを有する半導体デバイス | |
| EP0543745B1 (fr) | Transistor MOS à zener de protection intégrée | |
| US5538908A (en) | Method for manufacturing a BiCMOS semiconductor device | |
| US5242849A (en) | Method for the fabrication of MOS devices | |
| US5070382A (en) | Semiconductor structure for high power integrated circuits | |
| US5279887A (en) | Polycrystalline silicon contact structure | |
| US10062618B2 (en) | Method and structure for formation of replacement metal gate field effect transistors | |
| JP2643904B2 (ja) | 静電保護素子 | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH022666A (ja) | 分離能力を高めたｍｏｓトランジスタ | |
| US5696397A (en) | Input protection circuit and method of fabricating semiconductor integrated circuit | |
| JPH07176639A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2886186B2 (ja) | 半導体装置 | |
| US6255147B1 (en) | Silicon on insulator circuit structure with extra narrow field transistors and method of forming same | |
| EP0650190B1 (fr) | Durcissement contre les événements à déclenchement unique dans la technologie VLSI sans redessiner les circuits |