CN111668186A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111668186A
CN111668186A CN202010510070.7A CN202010510070A CN111668186A CN 111668186 A CN111668186 A CN 111668186A CN 202010510070 A CN202010510070 A CN 202010510070A CN 111668186 A CN111668186 A CN 111668186A
Authority
CN
China
Prior art keywords
layer
metal layer
lower metal
semiconductor device
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010510070.7A
Other languages
English (en)
Inventor
吕政�
宋洵奕
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202010510070.7A priority Critical patent/CN111668186A/zh
Publication of CN111668186A publication Critical patent/CN111668186A/zh
Priority to TW110114296A priority patent/TWI779570B/zh
Priority to US17/336,539 priority patent/US11887889B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，包括：下金属层，所述下金属层包括第一区域和第二区域；位于所述下金属层的第一区域和第二区域上表面的层间介质层；从所述层间介质层上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；覆盖所述下金属层的第一区域上的所述第一导电层的介电层；填充所述通孔的第一金属；以及位于所述层间介质层的上表面上的上金属层，其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。本发明提供的半导体器件在不增加复杂程度的情况下，提高了电容的密度。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件集成度的提高，对电容器要求越来越趋于高电容密度化，尤其是射频(RF)以及模拟/混合信号(AMS)集成电路器件，对电容密度的要求更高。在现有技术中，高介电常数的金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器得到了广泛的研究。
目前，通常在后段工艺(BEOL)中，形成铝互连结构时形成上中下三明治结构的MIM电容器，如图1所示，所述MIM电容器的上极板101和下极板103为铝互连结构中相邻的铝金属层，所述MIM电容器的介质层102的材料通常采用SiON，SiN，A12O3或HfO2等高介电系数的介电质。然而基于介质层不变的条件下，改变MIM电容结构可以很大的改善电容密度，以适应更高电容密度的需求。
发明内容
有鉴于此，本发明提出一种半导体器件及其制造方法，通过改变电容结构以提高电容密度。
根据本发明的第一方面，提出一种半导体器件，包括：下金属层，所述下金属层包括第一区域和第二区域；位于所述下金属层的第一区域和第二区域上表面的层间介质层；从所述层间介质层上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；覆盖所述下金属层的第一区域上的所述第一导电层的介电层；填充所述通孔的第一金属；以及位于所述层间介质层的上表面上的上金属层，其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。
优选地，所述半导体器件包括一电容结构，其中，所述电容结构的上电极为所述上金属层和所述第一金属，所述电容结构的介质为所述介电层，所述电容结构的下电极为所述下金属层和所述第一导电层。
优选地，在所述下金属层的第二区域上，所述上金属层与所述第一金属和所述第一导电层接触。
优选地，还包括位于所述下金属层和所述层间介质层之间的第二导电层。
优选地，所述下金属层的第一区域和第二区域相互隔离。
优选地，还包括位于所述下金属层的第一区域和第二区域之间的绝缘层。
优选地，还包括位于所述上金属层上的第三导电层。
优选地，所述下金属层位于半导体衬底上。
优选地，所述下金属层位于下层金属互连结构的金属通孔上。
优选地，还包括位于所述下金属层和半导体衬底或下层金属互连结构的金属通孔之间的第四导电层。
优选地，所述上金属层和所述下金属层被设置为铝。
优选地，所述介电层被设置为具有高介电常数的介质。
优选地，所述介电层被设置为SiON或SiN或Al2O3或HfO2。
优选地，所述第一导电层和所述第二导电层被设置为Ti或TiN。
优选地，所述第一金属被设置为钨。
优选地，所述层间介质层包括氧化物。
根据本发明的第一方面，提出一种半导体器件的制造方法，包括：在下金属层的上表面形成层间介质层，所述下金属层包括第一区域和第二区域；在所述层间介质层中形成从其上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；形成覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；形成覆盖所述下金属层的第一区域上的所述第一导电层的介电层；采用第一金属填充所述通孔；以及在所述层间介质层的上表面上形成上金属层，其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。
优选地，所述半导体器件包括一电容结构，其中，所述电容结构的上电极为所述上金属层和所述第一金属，所述电容结构的介质为所述介电层，所述电容结构的下电极为所述下金属层和所述第一导电层。
优选地，在所述下金属层的第一区域上，形成所述介电层的步骤包括：在所述下金属层的第一区域和第二区域上，形成覆盖所述第一导电层的介电层；采用刻蚀的方法去除位于所述下金属层的第二区域上的所述介电层，其中，在所述下金属层的第二区域上，所述上金属层与所述第一金属和所述第一导电层接触。
优选地，在形成所述层间介质层之前，还包括在所述下金属层的上表面上形成第二导电层。
优选地，形成所述通孔的方法包括从所述层间介质层的上表面开始刻蚀所述层间介质层，直至暴露出所述下金属的上表面停止。
优选地，还包括形成位于所述下金属层第一区域和第二区域之间的绝缘层。
优选地，还包括在所述上金属层的上表面形成第三导电层。
优选地，还包括采用沉积的方式在半导体衬底上形成所述下金属层。
优选地，所述电容结构位于两层金属互连结构的金属层之间。
优选地，还包括采用沉积的方式在下层金属互连结构的金属通孔上形成所述下金属层。
优选地，形成所述下金属层之前，还包括在所述半导体衬底或所述下层金属互连结构的金属通孔上形成第四导电层。
优选地，所述上金属层和所述下金属层被设置为铝。
优选地，所述介电层被设置为具有高介电常数的介质。
优选地，所述介电层被设置为SiON或SiN或Al2O3或HfO2。
附图说明
图1为现有技术的半导体器件的截面图；
图2a-2e为根据本发明的实施例的制造半导体器件的方法的部分阶段截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供一种半导体器件的制造方法，包括：在下金属层的上表面形成层间介质层，所述下金属层包括第一区域和第二区域；在所述层间介质层中形成从其上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；形成覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；形成覆盖所述下金属层的第一区域上的所述第一导电层的介电层；采用第一金属填充所述通孔；以及在所述层间介质层的上表面上形成上金属层，其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。
如图2a-2e为根据本发明实施例的制造半导体器件的方法的部分阶段的截面图。
如图2a所示，在下金属层101的上表面形成层间介质层102，在所述层间介质层102中形成从其上表面延伸至所述下金属层101的通孔120，所述通孔120裸露所述下金属层101的上表面。其中，所述通孔120可采用刻蚀的方法形成。具体地，从所述层间介质层102的上表面开始刻蚀所述层间介质层102，直至暴露出所述下金属层101的上表面停止。在本实施例中，所述通孔120可以包括多个，至少包括两个。
在形成所述层间介质层102之前，还包括在所述下金属层101的上表面上形成第二导电层112。在刻蚀所述层间介质层102的同时，也刻蚀部分所述第二导电层112，直至所述通孔120裸露所述下金属层101的上表面。所述第二导电层112用于作为所述下金属层101和所述层间介质层102的粘附层。
其中，所述下金属层101包括第一区域和第二区域，所述方法还包括在所述下金属层的第一区域和第二区域之间形成绝缘层100，以将所述第一区域和第二区域隔离。
需要注意的是，所述下金属层101可以位于半导体衬底上，具体地，所述下金属层101位于所述半导体衬底的接触区上。所述下金属层101也可位于下层金属互连结构的上方，具体地，所述下金属层101位于所述下级金属互连结构的金属通孔上，也可以是，所述下金属层101位于下层的层间介质层上。在此不作限制。在本实施例中，采用沉积的方式形成所述下金属层101。在形成所述下金属层101之前，还包括在所述半导体衬底或所述下层金属互连结构的金属通孔(或下层的层间介质层)上形成第四导电层111。所述第四导电层111作为黏附层，以防止下金属层与层间介质层间出现裂缝等问题。
在本实施例中，所述第二导电层112和所述第四导电层111设置为Ti/TiN。所述下金属层101设置为Al材料。所述层间介质层中包括氧化物。
如图2b所示，形成覆盖所述通孔120的底部，侧壁以及所述层间介质层102的上表面第一导电层113。可选地，也可将所述通孔120的底部的第一导电层刻蚀掉。在本实施例中，第一导电层113设置为Ti/TiN。所述第一导电层113不仅作为电容结构的电极，还作为所述层间介质层102和后续工艺中形成的第一金属的粘附层。
如图2c所示，形成覆盖所述下金属层的第一区域上的所述第一导电层的介电层114。具体地，形成覆盖所述第一导电层的介电层，然后通过刻蚀去除所述下金属层的第二区域的介电层，使得第二区域的第一导电层裸露。所述介电层选用具有高介电系数的介电质，例如SiON，SiN，Al2O3或HfO2等。
如图2d所示，采用第一金属115填充所述通孔120。具体地，在所述通孔120中淀积所述第一金属，然后通过平坦化处理(回蚀刻所述第一金属)使得在所述下金属层的第一区域上，所述第一金属115与所述介电层114齐平；使得在所述下金属层的第二区域上，所述第一金属115与所述第一导电层113齐平。其中，所述第一金属115设置为钨材料。
如图2e所示，在图2d所示的结构的上表面上形成上金属层103。具体地，在所述第一金属115，所述介电层114以及所述第一导电层113上形成上金属层103。其中，所述上金属层103设置为Al材料。在所述下金属层的第一区域上，所述上金属层103与所述第一金属115和所述介电层114接触。在所述下金属层的第二区域上，所述上金属层103与所述第一金属115和所述第一导电层113接触。
可选的，还包括在所述上金属层103上形成第三导电层116。其中，所述第三导电层设置为Ti/TiN。
本实施例所形成的半导体器件包括一电容结构，所述电容结构位于所述下金属层的第一区域。其中，所述电容结构的上电极为所述上金属层103和所述第一金属115，所述电容结构的介质为所述介电层114，所述电容结构的下电极为所述下金属层101和所述第一导电层113。所述电容结构可以位于半导体衬底与第一层金属互连结构的金属层之间，当然，所述电容结构也可以位于两层金属互连结构的金属层之间。
本发明还提供了一种半导体器件，如图2e所示，所述半导体器件包括下金属层101，具有通孔的层间介质102，第一导电层113，介电层114，第一金属115以及上金属层103。其中，所述下金属层101包括第一区域和第二区域，所述层间介质层102位于所述下金属层101的第一区域和第二区域的上表面；所述通孔从所述层间介质层102上表面延伸至所述下金属层101，所述通孔裸露所述下金属层101的上表面；所述第一导电层113覆盖所述通孔的底部，侧壁以及所述层间介质层102的上表面；所述介电层114覆盖所述下金属层的第一区域上的所述第一导电层113；所述第一金属115填充所述通孔，以及所述上金属层103位于所述层间介质层102的上表面上，其中，在所述下金属层的第一区域上，所述上金属层103与所述第一金属115和所述介电层114接触。在所述下金属层的第二区域上，所述上金属层103与所述第一金属115和所述第一导电层113接触。
所述半导体器件还包括位于所述下金属层101和所述层间介质层102之间的第二导电层112，以作为所述下金属层101和所述层间介质层102之间的黏附层。其中，所述上金属层103和所述下金属层101被设置为铝材料。所述介电层102被设置为具有高介电常数的介质，具体地，所述介电层被设置为SiON，SiN，Al2O3或HfO2等。
所述半导体器件包括一电容结构，其中，所述电容结构的上电极为所述上金属层103和所述第一金属115，所述电容结构的介质为所述介电层102，所述电容结构的下电极为所述下金属层101和所述第一导电层113。在本实施例中，所述电容结构可以位于半导体衬底与第一层金属互连结构的金属层之间，即所述下金属层101位于所述半导体衬底上，具体地，位于所述半导体衬底的接触区上。当然，在其他实施例中，所述电容结构也可以位于两层金属互连结构的金属层之间，即所述下金属层101位于所述下层金属互连结构的金属通孔上，也可以是，所述下金属层101位于下层的层间介质层上。另外，所述半导体器件还包括位于所述下金属层101下表面的第四导电层111，具体地，所述第四导电层111位于所述下金属层101和半导体衬底或所述下金属层和所述下层金属互连结构的金属通孔之间。进一步地，所述半导体器件还包括位于所述上金属层103上表面的第三导电层116。
其中，所述第一导电层113，所述第二导电层112，所述第三导电层116以及所述第四导电层111被设置为Ti或TiN，所述第一金属被设置为钨，所述层间介质层包括氧化物。
在本实施例中，所述半导体器件还包括位于所述下金属层的第一区域和第二区域的绝缘层100以隔离所述第一区域和所述第二区域。所述半导体器件还进一步包括位于所述下金属层的第一区域和第二区域对应的上金属层之间的绝缘层。
本发明提供的一种具有新结构的半导体器件，通过在通孔中形成第一导电层，介电层以及第一金属以构成电容结构，利用通孔的垂直结构，在保持成本不变和不增加复杂程度的情况下，提高了电容的密度。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (30)

1.一种半导体器件，包括：
下金属层，所述下金属层包括第一区域和第二区域；
位于所述下金属层的第一区域和第二区域上表面的层间介质层；
从所述层间介质层上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；
覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；
覆盖所述下金属层的第一区域上的所述第一导电层的介电层；
填充所述通孔的第一金属；以及
位于所述层间介质层的上表面上的上金属层，
其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。
2.根据权利要求1所述的半导体器件，其中，所述半导体器件包括一电容结构，其中，所述电容结构的上电极为所述上金属层和所述第一金属，所述电容结构的介质为所述介电层，所述电容结构的下电极为所述下金属层和所述第一导电层。
3.根据权利要求1所述的半导体器件，其中，在所述下金属层的第二区域上，所述上金属层与所述第一金属和所述第一导电层接触。
4.根据权利要求1所述的半导体器件，其中，还包括位于所述下金属层和所述层间介质层之间的第二导电层。
5.根据权利要求1所述的半导体器件，其中，所述下金属层的第一区域和第二区域相互隔离。
6.根据权利要求1所述的半导体器件，其中，还包括位于所述下金属层的第一区域和第二区域之间的绝缘层。
7.根据权利要求1所述的半导体器件，其中，还包括位于所述上金属层上的第三导电层。
8.根据权利要求1所述的半导体器件，其中，所述下金属层位于半导体衬底上。
9.根据权利要求1所述的半导体器件，其中，所述下金属层位于下层金属互连结构的金属通孔上。
10.根据权利要求8或9所述的半导体器件，其中，还包括位于所述下金属层和半导体衬底或下层金属互连结构的金属通孔之间的第四导电层。
11.根据权利要求1所述的半导体器件，其中，所述上金属层和所述下金属层被设置为铝。
12.根据权利要求1所述的半导体器件，其中，所述介电层被设置为具有高介电常数的介质。
13.根据权利要求1所述的半导体器件，其中，所述介电层被设置为SiON或SiN或Al2O3或HfO2。
14.根据权利要求4所述的半导体器件，其中，所述第一导电层和所述第二导电层被设置为Ti或TiN。
15.根据权利要求1所述的半导体器件，其中，所述第一金属被设置为钨。
16.根据权利要求1所述的半导体器件，其中，所述层间介质层包括氧化物。
17.一种半导体器件的制造方法，包括：
在下金属层的上表面形成层间介质层，所述下金属层包括第一区域和第二区域；
在所述层间介质层中形成从其上表面延伸至所述下金属层的通孔，所述通孔裸露所述下金属层的上表面；
形成覆盖所述通孔的底部，侧壁以及所述层间介质层的上表面第一导电层；
形成覆盖所述下金属层的第一区域上的所述第一导电层的介电层；
采用第一金属填充所述通孔；以及
在所述层间介质层的上表面上形成上金属层，
其中，在所述下金属层的第一区域上，所述上金属层与所述第一金属和所述介电层接触。
18.根据权利要求17所述的方法，其中，所述半导体器件包括一电容结构，其中，所述电容结构的上电极为所述上金属层和所述第一金属，所述电容结构的介质为所述介电层，所述电容结构的下电极为所述下金属层和所述第一导电层。
19.根据权利要求17所述的方法，其中，在所述下金属层的第一区域上，形成所述介电层的步骤包括：
在所述下金属层的第一区域和第二区域上，形成覆盖所述第一导电层的介电层；
采用刻蚀的方法去除位于所述下金属层的第二区域上的所述介电层，
其中，在所述下金属层的第二区域上，所述上金属层与所述第一金属和所述第一导电层接触。
20.根据权利要求17所述的方法，其中，在形成所述层间介质层之前，还包括在所述下金属层的上表面上形成第二导电层。
21.根据权利要求17所述的方法，其中，形成所述通孔的方法包括从所述层间介质层的上表面开始刻蚀所述层间介质层，直至暴露出所述下金属的上表面停止。
22.根据权利要求17所述的方法，其中，还包括形成位于所述下金属层第一区域和第二区域之间的绝缘层。
23.根据权利要求17所述的方法，其中，还包括在所述上金属层的上表面形成第三导电层。
24.根据权利要求17所述的方法，还包括采用沉积的方式在半导体衬底上形成所述下金属层。
25.根据权利要求18所述的方法，其中，所述电容结构位于两层金属互连结构的金属层之间。
26.根据权利要求25所述的方法，其中，还包括采用沉积的方式在下层金属互连结构的金属通孔上形成所述下金属层。
27.根据权利要求24或26所述的方法，其中，形成所述下金属层之前，还包括在所述半导体衬底或所述下层金属互连结构的金属通孔上形成第四导电层。
28.根据权利要求17所述的方法，其中，所述上金属层和所述下金属层被设置为铝。
29.根据权利要求17所述的方法，其中，所述介电层被设置为具有高介电常数的介质。
30.根据权利要求17所述的方法，其中，所述介电层被设置为SiON或SiN或Al2O3或HfO2。
CN202010510070.7A 2020-06-08 2020-06-08 半导体器件及其制造方法 Pending CN111668186A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010510070.7A CN111668186A (zh) 2020-06-08 2020-06-08 半导体器件及其制造方法
TW110114296A TWI779570B (zh) 2020-06-08 2021-04-21 半導體裝置及其製造方法
US17/336,539 US11887889B2 (en) 2020-06-08 2021-06-02 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010510070.7A CN111668186A (zh) 2020-06-08 2020-06-08 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111668186A true CN111668186A (zh) 2020-09-15

Family

ID=72386964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010510070.7A Pending CN111668186A (zh) 2020-06-08 2020-06-08 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11887889B2 (zh)
CN (1) CN111668186A (zh)
TW (1) TWI779570B (zh)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009357B1 (ko) 1991-04-09 1994-10-07 삼성전자주식회사 반도체 장치 및 그 제조방법
JP3290827B2 (ja) 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US6924531B2 (en) 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US7205630B2 (en) 2004-07-12 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device having low and high voltage transistors
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
WO2007054858A2 (en) * 2005-11-08 2007-05-18 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
US7372104B2 (en) 2005-12-12 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage CMOS devices
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
JP2011040621A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の設計方法および半導体装置の製造方法
US9252204B2 (en) * 2011-09-15 2016-02-02 GlobalFoundries, Inc. Metal insulator metal (MIM) capacitor structure
KR101899556B1 (ko) 2012-02-03 2018-10-04 에스케이하이닉스 시스템아이씨 주식회사 Ｂｃｄｍｏｓ 소자 및 그 제조방법
US20140001546A1 (en) 2012-06-29 2014-01-02 Hubert M. Bode Semiconductor device and driver circuit with a current carrying region and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
KR101671651B1 (ko) 2012-10-16 2016-11-16 아사히 가세이 일렉트로닉스 가부시끼가이샤 전계 효과 트랜지스터 및 반도체 장치
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
KR102114340B1 (ko) * 2013-07-25 2020-05-22 삼성전자주식회사 Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
US9741657B2 (en) * 2014-02-17 2017-08-22 International Business Machines Corporation TSV deep trench capacitor and anti-fuse structure
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
US9825169B2 (en) 2015-12-16 2017-11-21 Nxp Usa, Inc. Partial, self-biased isolation in semiconductor devices
US10014206B1 (en) 2016-12-15 2018-07-03 Texas Instruments Incorporated Trench isolated IC with transistors having locos gate dielectric
US20190051596A1 (en) * 2017-08-10 2019-02-14 Applied Materials, Inc. Method of increasing embedded 3d metal-insulator-metal (mim) capacitor capacitance density for wafer level packaging
US10262997B2 (en) 2017-09-14 2019-04-16 Vanguard International Semiconductor Corporation High-voltage LDMOSFET devices having polysilicon trench-type guard rings
US10644099B1 (en) * 2018-10-24 2020-05-05 Globalfoundries Inc. Three-dimensional (3D) metal-insulator-metal capacitor (MIMCAP) and method
US11139367B2 (en) * 2018-10-30 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High density MIM capacitor structure

Also Published As

Publication number Publication date
US20210384073A1 (en) 2021-12-09
US11887889B2 (en) 2024-01-30
TWI779570B (zh) 2022-10-01
TW202213682A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US8680649B2 (en) Multi-layer film capacitor with tapered film sidewalls
US20080173981A1 (en) Integrated circuit (ic) chip with one or more vertical plate capacitors and method of making the capacitors
US7602599B1 (en) Metal-metal capacitor and method of making the same
US20130134557A1 (en) Metal-insulator-metal capacitors with high capacitance density
US11769722B2 (en) Method of forming a metal-insulator-metal (MIM) capacitor
CN113517400B (zh) 金属电容结构及其制备方法
US11715757B2 (en) Three-dimensional metal-insulator-metal (MIM) capacitor
CN111211092A (zh) 半导体结构及其形成方法
US11101208B2 (en) Metal-insulator-metal (MIM) capacitor
KR20080106066A (ko) 반도체 장치 및 그 제조 방법
TWI585795B (zh) 電容器結構及其製造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN212676255U (zh) 半导体器件
US20230207614A1 (en) Metal-insulator-metal (mim) capacitor including an insulator cup and laterally-extending insulator flange
CN112018241A (zh) 半导体结构及其形成方法
KR101100765B1 (ko) 엠아이엠 캐패시터 및 그 제조 방법
CN111668186A (zh) 半导体器件及其制造方法
JP2001203329A (ja) 半導体装置およびその製造方法
US20080157277A1 (en) Mim capacitor
CN108122894B (zh) 改善mim电容器电弧放电缺陷的方法
US12021115B2 (en) Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
CN114823640B (zh) Tddb性能提升的金属电容结构及其制造方法
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination