KR101100765B1 - 엠아이엠 캐패시터 및 그 제조 방법 - Google Patents

엠아이엠 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR101100765B1
KR101100765B1 KR1020040099900A KR20040099900A KR101100765B1 KR 101100765 B1 KR101100765 B1 KR 101100765B1 KR 1020040099900 A KR1020040099900 A KR 1020040099900A KR 20040099900 A KR20040099900 A KR 20040099900A KR 101100765 B1 KR101100765 B1 KR 101100765B1
Authority
KR
South Korea
Prior art keywords
capacitor
trench
metal wiring
upper electrode
interlayer insulating
Prior art date
Application number
KR1020040099900A
Other languages
English (en)
Other versions
KR20060061039A (ko
Inventor
설우석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040099900A priority Critical patent/KR101100765B1/ko
Publication of KR20060061039A publication Critical patent/KR20060061039A/ko
Application granted granted Critical
Publication of KR101100765B1 publication Critical patent/KR101100765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 엠아이엠 캐패시터 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 엠아이엠 캐패시터의 트렌치 구조를 라운드형태로 형성하여 소자의 누설전류 특성, 브레이크다운 특성, 및 의존도 특성을 향상시키고 단위 면적당 캐패시터의 용량을 향상시키는 기술을 개시한다. 이를 위해, 본 발명의 실시예에 따른 엠아이엠 캐패시터는, 금속물질로 형성된 제 1 금속배선과, 제 1 금속배선과 접속되고, 트랜치 구조 내부에 하부전극, 유전체막, 및 상부전극을 순차적으로 소정 두께로 증착하여 형성된 캐패시터와, 상부전극과 연결되는 제 2 금속배선과, 제 2 금속배선과 제 3 금속배선을 연결하는 비아콘택 플러그를 포함하여 구성하되, 캐패시터의 하부형태가 라운드 형태의 트랜치 구조로 구성됨을 특징으로 한다.

Description

엠아이엠 캐패시터 및 그 제조 방법{MIM capacitor and fabricating method thereof}
도 1은 종래의 MIM 캐패시터의 단면도.
도 2는 종래의 MIM 캐패시터의 사각형 구조의 트랜치의 문제점을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 MIM 캐패시터의 단면도.
도 4는 도 3의 MIM 캐패시터의 원형 구조의 트랜치를 구체적으로 나타낸 도면.
도 5a 내지 도 5d는 도 3의 MIM 캐패시터의 제조 방법을 도시한 공정도.
본 발명은 엠아이엠 캐패시터 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 엠아이엠 캐패시터의 트렌치 구조를 라운드형태로 형성하여 소자의 누설전류 특성, 브레이크다운 특성, 및 의존도 특성을 향상시키고 단위 면적당 캐패시터의 용량을 향상시키는 기술이다.
일반적으로, 캐패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전 하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(capacitance)은 약간씩 증가하는 것이 일반적인 경향이다.
특히, 높은 정밀도를 요구하는 씨모스 아이씨 로직 소자(CMOS IC Logic device)에 적용되는 아날로그 캐패시터(Analog Capacitor)는 어드벤스드 아날로그 모스 기술 (Advanced Analog MOS Technology), A/D 컨버터나 스위칭 캐패시터 필터 분야의 핵심 요소이다. 이러한 아날로그 캐패시터의 구조로는 피아이피(PIP : Poly-Insulator-Poly), 피아이엠(PIM : Poly -Insulator-Metal), 엠아이피(MIP : Metal-Insulator-Poly) 및 엠아이엠(MIM : Metal-Insulator-Metal) 등 다양한 구조들이 이용되어 왔다.
이들 중에서 엠아이엠(이하, MIM) 구조는 직렬 저항(series resistance)이 낮아 높은 Q(Quality Factor) 값의 캐패시터를 구현할 수 있고, 낮은 써멀 버짓(Thermal Budget) 및 낮은 Vcc, 그리고, 작은 기생성분(Parastic Resista nce amp; Capacitance)을 갖고 있어, 아날로그 캐패시터의 대표적 구조로 이용되고 있다.
상기와 같은 MIM 캐패시터는 평면 타입(Planar type)과 트랜치 타입(trench type)이 있다. 평면 타입의 MIM 캐패시터는 배선상부에 하부전극, 유전체막, 및 상부전극을 순차적으로 증착하여 형성되어 단위면적당 충전용량이 작고 캐패시터 사이즈가 큰 단점이 있어, 평면 타입에 비하여 공정 구현이 간단하고 단위 면적당 충전용량이 큰 트랜치 타입의 MIM 캐패시터가 많이 이용되고 있다.
도 1은 종래의 트랜치 타입의 MIM 캐패시터의 단면도이다.
종래의 트랜치 타입의 MIM 캐패시터는 금속배선(10)을 포함하는 트랜치 에치 정지 레이어(11)와 층간절연막(12)이 순차적으로 형성되고, 금속배선(10)의 상부에 바닥이 사각형 형태의 트랜치구조를 갖는 MIM 캐패시터(20)를 포함하는 층간절연막(13)이 형성된다.
이때, MIM 캐패시터(20)는 금속배선(10)을 하부전극으로 사용하고, 그 상부의 트랜치 구조 내에 소정 두께의 유전체막(14)을 증착하고, 트랜치 내부를 상부전극(15)을 형성하기 위한 도전물질로 매립하여 형성한다. 이때, 유전체막(14)은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 높은 유전상수(High-k)를 갖는 물질 등을 이용하여 형성되고, 상부전극(15)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN) 등의 도전물질을 이용하여 형성된다.
MIM 캐패시터(20)와 층간절연막(13)의 상부에 금속배선(17)을 포함하는 에치 정지 레이어(18)와 층간절연막(19)이 순차적으로 형성되고, 그 상부에 금속배선(17)과 접속되는 비아콘택플러그(21)를 포함하는 층간절연막(22)이 형성된다. 이어서, 그 상부에 금속배선(23)을 포함한 트랜치 에치 정지 레이어(24) 및 층간절연막(25)이 순차적으로 형성된다.
상기와 같은 종래의 트랜치 타입의 MIM 캐패시터는 도 2에 구체적으로 도시한 바와같이, 사각형 구조의 트랜치 구조의 바닥면의 코너 부분이 날카로워 공정상 보이드(Void)가 형성되기 쉬워, 누설전류 및 역방향 전류가 급격히 증가하는 브레 이크 다운 등이 발생하여 신뢰도가 떨어지는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 엠아이엠 캐패시터의 트렌치 구조를 라운드형태로 형성하여 소자의 누설전류특성, 의존도특성, 브레이크다운 특성, 및 단위면적당 충전용량을 향상시키는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예에 따른 엠아이엠 캐패시터는, 금속물질로 형성된 제 1 금속배선과, 제 1 금속배선과 접속되고, 트랜치 구조 내부에 하부전극, 유전체막, 및 상부전극을 순차적으로 소정 두께로 증착하여 형성된 캐패시터와, 상부전극과 연결되는 제 2 금속배선과, 제 2 금속배선과 제 3 금속배선을 연결하는 비아콘택 플러그를 포함하여 구성하되, 캐패시터의 하부형태가 라운드 형태의 트랜치 구조로 구성됨을 특징으로 한다.
또한, 본 발명의 실시예에 따른 엠아이엠 캐패시터의 제조방법은, (a) 제 1 금속배선을 포함한 제 1 층간절연막을 증착하고 그 상부에 제 2 층간절연막을 전면 증착하는 공정과, (b) 상기 제 2 층간절연막을 식각 공정을 통해 트랜치를 형성하되, 상기 트랜치의 하부를 라운드 형태로 형성한 후, 그 상부에 소정 두께로 하부전극용 도전물질을 증착하는 공정과, (c) 상기 하부전극용 도전물질의 상부에 유전체막을 소정 두께로 증착하고 상기 트랜치 내부를 상부전극용 도전물질로 매립하는 공정과, (d) 평탄화 식각 공정을 통해 상기 2 층간절연막이 노출되도록 하는 공정과, (e) 상기 상부전극용 도전물질과 연결되는 제 2 금속배선을 증착하는 공정를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 MIM 캐패시터의 단면도이다.
본 발명에 따른 MIM 캐패시터는 금속배선(100)을 포함하는 트랜치 에치 정지 레이어(101)와 층간절연막(102)이 순차적으로 형성되고, 그 상부에 금속배선(100)과 접속되는 MIM 캐패시터(200)를 포함한 층간절연막(103)이 형성된다.
이때, MIM 캐패시터(200)는 등방형(isotropy) 구조의 트랜치 타입으로서, 금속배선(100)에 접속되도록 트랜치 내에 소정 두께로 하부전극(105)이 형성되고, 하부전극(105)의 상부에 소정 두께의 유전체막(106)이 형성된다. 이어서, 유전체막(106)의 상부에 상부전극(106)을 형성하되 트랜치 내부를 상부전극(106)을 형성하기 위한 도전물질로 완전 매립하여 형성한다.
이때, 유전체막(106)은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 높은 유전상수(High-k)를 갖는 물질 등의 물질을 이용하여 형성되고, 하부전극(105) 및 상부전극(107)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN) 등의 물질을 이용하여 형성된다.
MIM 캐패시터(200)의 상부에 금속배선(110)을 포함하는 에치 정지 레이어(108)와 층간절연막(109)이 순차적으로 형성되고, 그 상부에 금속배선(110)과 접속되는 비아콘택플러그(111)를 포함한 층간절연막(112)이 형성된다. 그 상부에 비아 콘택플러그(111)에 접속되는 금속배선(113)을 포함한 트랜치 에치 정지 레이어(114) 및 층간절연막(115)이 순차적으로 형성된다.
상기와 같은 구조를 갖는 본 발명의 실시예에 따른 MIM 캐패시터는 순차적으로 증착된 하부전극(105), 유전체막(106), 및 상부전극(107)의 트랜치 구조를 도 4와 같이 등방형구조로 형성하여, 단위면적당 캐패시터의 충전용량을 증가시키고 소자의 브레이크다운(break-down)특성, 누설전류(leakage)특성, 및 신뢰도(reliability) 특성을 개선할 수 있다.
이하, 상기한 구조의 MIM 캐패시터의 제조방법을 도 5a 내지 도 5d를 참조하여 설명한다.
먼저, 도 5a에 도시한 바와 같이, 트랜치 에칭 정지 레이어(101)와 층간절연막(102)이 순차적으로 적층하고 식각 공정을 통해 금속배선(100)을 형성하기 위한 패터닝을 한 후, 도전물질을 이용하여 금속배선(100)을 형성한다. 이어서, 금속배선(100)과 층간절연막(102)의 상부에 층간절연막(inter metal dielectric;IMD) (103)을 전면 증착한다.
그 후, 도 5b에 도시한 바와 같이, 층간절연막(103)에 사진 식각 공정을 통해 트랜치(104)를 형성한다. 이때, 건식 에치(dry etch)공정을 통해 사각형 트랜치 구조를 형성한 후에 습식 에치(wet etch)공정을 수행하여 트랜치의 바닥부분을 라운드 형태로 형성한다. 그 후, 트랜치(104) 내에 장벽막(미도시) 및 금속 시드(seed)막(미도시)을 증착한 후 일부 두께를 금속 전기도금(electroplating)법을 수행하여 소정 두께의 하부전극(105)을 형성한다. 여기서, 전기도금법은 전기적으로 기판 표면을 다른 금속으로 피복해서 표면의 광택을 증가시킬 뿐만아니라, 표면경도를 높이고 내식성을 증가시키는 표면처리법이다.
이어서, 도 5c에 도시한 바와 같이, 하부전극(105)의 상부에 소정 두께로 유전체막(106)을 전면에 증착하고, 유전체막(106)의 상부에 전기도금법을 사용하여 장벽막(미도시)과 금속시드막(미도시)을 형성하여 트렌치(104)를 매립한다.
그 후, 도 5d와 같이, 장벽막(미도시)과 금속시드막(미도시)의 상면을 평탄화식각공정(Chemical Mechanical Polishing;CMP)을 통해 하부전극(105), 유전체막(106), 및 층간절연막(103)의 일부가 노출되도록 평탄화를 수행하고 트랜치 에치 정지 레이어(108)와 층간절연막(109)을 순차적으로 전면 증착한 후, 식각공정을 통해 상부전극(107)에 접속되는 금속배선(110)을 형성하기 위한 패터닝을 하고 도전물질을 증착하여 금속배선(110)을 형성한다.
상기와 같은 공정을 수행한 본 발명의 MIM 캐패시터는 트랜치 구조의 바닥부분의 날카로운 에지부분을 습식에치 공정을 통해 라운드형태로 형성함으로써 소자의 누설전류특성, 브레이크다운 특성, 및 신뢰도 특성을 향상시키고, 단위면적당 캐패시터의 용량을 증가시킨다.
본 발명에서는 트랜치(104)의 내부 바닥부분을 라운드 형태로 형성하기 위해 습식에치 공정을 실예로 들었으나, 라운드 형태로 형성하기 위한 다양한 식각공정 등을 적용할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 캐패시터를 형성함에 있어서, MIM 캐 패시터의 트랜치 구조를 라운드 형태로 형성하여, 소자의 누설전류특성, 브레이크다운 특성, 및 신뢰도 특성을 향상시키고, 단위면적당 캐패시터의 용량을 증가시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 라운드 형태의 트랜치 구조 내에 금속물질로 형성된 제 1 금속배선;
    상기 제 1 금속배선과 접속되고, 상기 트랜치 구조 내부에 하부전극, 유전체막, 및 상부전극을 순차적으로 소정 두께로 증착하여 형성된 캐패시터;
    상기 상부전극과 연결되는 제 2 금속배선; 및
    상기 제 2 금속배선과 제 3 금속배선을 연결하는 비아콘택 플러그를 포함하여 구성됨을 특징으로 하는 엠아이엠 캐패시터.
  2. 제 1항에 있어서, 상기 상부전극 및 상기 하부전극은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN)중에서 어느 하나의 물질로 구성됨을 특징으로 하는 엠아이엠 캐패시터.
  3. 제 1항에 있어서, 상기 유전체막은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 또는 고유전상수(High-k)를 갖는 물질 중에서 어느 하나의 물질로 구성됨을 특징으로 하는 엠아이엠 캐패시터.
  4. (a) 제 1 금속배선을 포함한 제 1 층간절연막을 증착하고 그 상부에 제 2 층간절연막을 전면 증착하는 공정;
    (b) 상기 제 2 층간절연막을 식각 공정을 통해 트랜치를 형성하되, 상기 트랜치의 하부를 라운드 형태로 형성한 후, 그 상부에 소정 두께로 하부전극용 도전물질을 증착하는 공정;
    (c) 상기 하부전극용 도전물질의 상부에 유전체막을 소정 두께로 증착하고 상기 트랜치 내부를 상부전극용 도전물질로 매립하는 공정;
    (d) 평탄화 식각 공정을 통해 상기 2 층간절연막이 노출되도록 하는 공정; 및
    (e) 상기 상부전극용 도전물질과 연결되는 제 2 금속배선을 증착하는 공정;
    를 포함하는 것을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
  5. 제 4항에 있어서, 상기 (b) 공정은,
    건식 에치 공정을 수행하여 사각형의 상기 트랜치를 형성한 후, 습식 에치 공정을 수행하여 상기 트랜치의 코너부분을 라운드 형태로 형성하는 공정
    을 포함하는 것을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
  6. 제 4항에 있어서, 상기 상부전극용 도전물질 및 상기 하부전극용 도전물질은 알루미늄(Al), 텅스텐(W), 구리(Cu), 탄탈륨 나이트라이드(TaN), 탄탈륨(Ta), 및 티타늄 나이트라이드(TiN)중에서 어느 하나의 물질을 이용하여 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
  7. 제 4항에 있어서, 상기 유전체막은 실리콘 나이트라이드(SiN), 실리콘산화 나이트라이드(SiON), 실리콘 탄소(SiC), 실리콘 나이트라이드 탄소(SiNC), 및 고유전상수(High-k)물질 중에서 어느 하나의 물질을 이용하여 형성됨을 특징으로 하는 엠아이엠 캐패시터의 제조방법.
KR1020040099900A 2004-12-01 2004-12-01 엠아이엠 캐패시터 및 그 제조 방법 KR101100765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099900A KR101100765B1 (ko) 2004-12-01 2004-12-01 엠아이엠 캐패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099900A KR101100765B1 (ko) 2004-12-01 2004-12-01 엠아이엠 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060061039A KR20060061039A (ko) 2006-06-07
KR101100765B1 true KR101100765B1 (ko) 2012-01-02

Family

ID=37157643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099900A KR101100765B1 (ko) 2004-12-01 2004-12-01 엠아이엠 캐패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101100765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643074B2 (en) 2012-05-02 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836757B1 (ko) * 2006-05-30 2008-06-10 삼성전자주식회사 커패시터가 구비된 반도체 장치 및 그 제조 방법
JP2008300676A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置およびその製造方法
KR101302106B1 (ko) * 2012-03-06 2013-08-30 주식회사 동부하이텍 트랜치 구조의 ｍｉｍ커패시터 및 그 제조 방법
US10381263B1 (en) 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control
US10373866B1 (en) 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
CN111128866A (zh) * 2019-12-20 2020-05-08 华虹半导体(无锡)有限公司 在铝互连结构中集成mim电容的方法及铝互连结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218274B1 (ko) 1996-11-04 1999-09-01 윤종용 딘 필름 커패시터 및 그 제조방법
KR20040022082A (ko) * 2002-09-06 2004-03-11 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR20040069805A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218274B1 (ko) 1996-11-04 1999-09-01 윤종용 딘 필름 커패시터 및 그 제조방법
KR20040022082A (ko) * 2002-09-06 2004-03-11 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR20040069805A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 박막 커패시터 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643074B2 (en) 2012-05-02 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US8759193B2 (en) 2012-05-02 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device
US8969937B2 (en) 2012-05-02 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US9269760B2 (en) 2012-05-02 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device
US9614025B2 (en) 2012-05-02 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
KR20060061039A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4636598B2 (ja) デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法
CN108336022B (zh) 半导体器件的互连结构
US6949442B2 (en) Methods of forming MIM capacitors
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US20060197183A1 (en) Improved mim capacitor structure and process
TW201729443A (zh) 電阻式隨機存取記憶體結構及其製造方法
US7560795B2 (en) Semiconductor device with a capacitor
US20070155091A1 (en) Semiconductor Device With Capacitor and Method for Fabricating the Same
CN101414606A (zh) 半导体器件中的叠层电容器及其制造方法
US20180190761A1 (en) Mim capacitor with enhanced capacitance
KR100835409B1 (ko) 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
KR100572829B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US20230207448A1 (en) Three dimensional mim capacitor having a comb structure and methods of making the same
US20100032801A1 (en) Capacitor formed in interlevel dielectric layer
US6825080B1 (en) Method for forming a MIM capacitor
US7745280B2 (en) Metal-insulator-metal capacitor structure
KR101100765B1 (ko) 엠아이엠 캐패시터 및 그 제조 방법
US9287350B2 (en) Metal-insulator-metal capacitor
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US10083958B2 (en) Deep trench metal-insulator-metal capacitors
KR101100764B1 (ko) 엠아이엠 캐패시터의 제조 방법
KR100955841B1 (ko) 반도체 소자의 제조 방법
KR101100762B1 (ko) 엠아이엠 캐패시터 및 그 제조 방법
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR101097989B1 (ko) 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee