TWI585795B - 電容器結構及其製造方法 - Google Patents

電容器結構及其製造方法 Download PDF

Info

Publication number
TWI585795B
TWI585795B TW104117462A TW104117462A TWI585795B TW I585795 B TWI585795 B TW I585795B TW 104117462 A TW104117462 A TW 104117462A TW 104117462 A TW104117462 A TW 104117462A TW I585795 B TWI585795 B TW I585795B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
dielectric layer
forming
conductor
Prior art date
Application number
TW104117462A
Other languages
English (en)
Other versions
TW201642290A (zh
Inventor
車行遠
薛杏嵐
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW104117462A priority Critical patent/TWI585795B/zh
Priority to CN201510322889.XA priority patent/CN106298980B/zh
Priority to US14/826,210 priority patent/US9627468B2/en
Publication of TW201642290A publication Critical patent/TW201642290A/zh
Application granted granted Critical
Publication of TWI585795B publication Critical patent/TWI585795B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

電容器結構及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種電容器結構及其製造方法。
在現今半導體產業中，電容器為相當重要的基本元件。舉例來說，金屬-絕緣體-金屬電容器(MIM電容器)為一種常見的電容器結構，其基本設計為在作為電極的金屬平板之間充填介電材料，而使得兩相鄰的金屬平板與位於其間的介電材料可形成一個電容器單元。
然而，隨著半導體元件微縮，MIM電容器可使用面積下降，導致電容密度下降，因而影響半導體元件功能。因此，如何在現有製程規格下改良電容器結構以提高電容密度已然成為重要的研究課題。
本發明提供一種電容器結構及其製造方法，其可提高電 容面積，以增加電容密度。
本發明提供一種電容器結構，包括：基底、介電層、第一導體層以及杯狀電容器。介電層位於基底上。第一導體層位於介電層中。杯狀電容器貫穿第一導體層且位於介電層中。杯狀電容器包括下電極、電容介電層以及上電極。下電極的兩側壁與第一導體層電性連接。電容介電層覆蓋下電極的表面。上電極覆蓋電容介電層的表面。電容介電層配置在上電極與下電極之間。下電極的頂面低於上電極的頂面。
在本發明的一實施例中，所述下電極的頂面與上電極的頂面之間具有距離。所述距離介於0.01μm至2000μm之間。
在本發明的一實施例中，所述電容器結構更包括多個介層窗配置於杯狀電容器的一側的介電層中。介層窗其中之一藉由第一導體層與下電極電性連接。
在本發明的一實施例中，所述電容器結構更包括第二導體層配置於杯狀電容器上。第二導體層電性連接至上電極。
在本發明的一實施例中，所述電容器結構更包括插塞配置於上電極與第二導體層之間。上電極圍繞插塞，且插塞與第二導體層電性連接。
在本發明的一實施例中，所述電容介電層更延伸至介電層的頂面，且電容介電層配置於第二導體層與介電層之間。
在本發明的一實施例中，所述電容器結構更包括阻擋層配置於杯狀電容器的下方。
在本發明的一實施例中，所述下電極與上電極的材料包括氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鈦鎢(TiW)、鋁(Al)、銅(Cu)或其組合。
在本發明的一實施例中，所述電容介電層的材料包括低溫氧化物(Low-Temperature Oxide，LTO)、氮化物或其組合。
本發明提供一種電容器結構的製造方法，其步驟如下。形成介電層於基底上。形成第一導體層於介電層中。形成杯狀電容器於介電層中。杯狀電容器貫穿第一導體層。杯狀電容器包括下電極、電容介電層以及上電極。下電極的兩側壁與第一導體層電性連接。電容介電層覆蓋下電極的表面。上電極覆蓋電容介電層的表面。電容介電層配置在上電極與下電極之間。下電極的頂面低於上電極的頂面。
在本發明的一實施例中，在形成杯狀電容器於介電層中之後，更包括形成第二導體層於杯狀電容器上。第二導體層電性連接至上電極。
在本發明的一實施例中，形成杯狀電容器於介電層中的步驟如下。形成第一開口於介電層中。第一開口貫穿第一導體層。形成下電極材料層於第一開口中。形成光阻層於介電層上。光阻層填入第一開口中，且覆蓋下電極材料層的表面。移除部分光阻層與部分下電極材料層，以暴露出第一開口的部分側壁，且於第一開口中形成下電極。移除光阻層。形成電容介電材料層於介電層上。電容介電材料層至少覆蓋下電極的表面以及第一開口的部 分側壁。形成上電極材料層於介電層上。上電極材料層覆蓋電容介電材料層的表面。進行平坦化製程，以移除介電層的頂面上的上電極材料層。
在本發明的一實施例中，形成電容介電材料層於介電層上之後，更包括形成多個介層窗開口於杯狀電容器的一側的介電層中。
在本發明的一實施例中，形成上電極材料層於介電層上的步驟中，上電極材料層更延伸覆蓋介層窗開口的表面。
在本發明的一實施例中，在形成杯狀電容器於介電層中之後，更包括形成導體材料層於介電層上。導體材料層填入第一開口中，以形成插塞。導體材料層填入介層窗開口中，以形成多個介層窗。介層窗其中之一藉由第一導體層與下電極電性連接。
在本發明的一實施例中，導體材料層的材料包括氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。
在本發明的一實施例中，形成第一開口於介電層中的步驟如下。形成圖案化罩幕層於介電層上。以第一導體層當作蝕刻停止層，進行第一蝕刻製程，以移除部分介電層。進行第二蝕刻製程，移除部分第一導體層，以貫穿第一導體層。
在本發明的一實施例中，在形成第一導體層於介電層中之前，更包括形成阻擋層於杯狀電容器的下方。
在本發明的一實施例中，形成第一開口於介電層中的步驟如下。形成圖案化罩幕層於介電層上。以阻擋層當作蝕刻停止 層，進行第三蝕刻製程，以移除部分介電層。第一導體層具有至少一第二開口。第二開口對應於第一開口。
在本發明的一實施例中，所述平坦化製程包括化學機械研磨(CMP)製程。
基於上述，本發明利用原本半導體製程中的內金屬(Inter-Metal)製程來形成MIM電容器，而不需要額外的MIM製程。具體來說，此MIM電容器是在兩層內金屬層之間形成電容介電層，其藉由介層窗(via)製程來形成上電極與下電極。因此，本發明不僅可適用於現今的半導體結構，且不需要增加額外的製程步驟與製程成本。此外，本發明可在兩層或多層內金屬層之間形成MIM電容器，其可有效利用晶片面積，提高電容面積，以增加電容密度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1、2‧‧‧電容器結構
10、12、14、20、22、20a、22a、20b、22b‧‧‧開口
30、32‧‧‧介層窗開口
100‧‧‧基底
102、102a、106、110、110a、110b‧‧‧介電層
104‧‧‧阻擋層
108、108a、108b、108c‧‧‧第一導體層
126a、126b、126c‧‧‧第二導體層
112、112a‧‧‧硬罩幕層
114、118、118a、118b‧‧‧光阻層
116‧‧‧下電極材料層
116a、116b‧‧‧下電極
120‧‧‧電容介電材料層
120a、120b‧‧‧電容介電層
122‧‧‧上電極材料層
122a、122b‧‧‧上電極
122c、122d‧‧‧阻障層
124‧‧‧導體材料層
124a、124b、124c、124d‧‧‧插塞
130a、130b‧‧‧杯狀電容器
132、134‧‧‧介層窗
D1、D2‧‧‧距離
S‧‧‧側壁
圖1A至圖1J為本發明之第一實施例的電容器結構製造方法的剖面示意圖。
圖2A至圖2J為本發明之第二實施例的電容器結構製造方法的剖面示意圖。
圖1A至圖1J為本發明之第一實施例的電容器結構製造方法的剖面示意圖。
請參照圖1A，首先，形成介電層102於基底100上。對於基底100並沒有特別地限制。舉例來說，基底100可為任意的半導體基底，或可為具有其他膜層於其上的基底。介電層102的材料例如是低介電常數材料(low K material)或氧化矽。低介電常數材料例如是碳氧化矽(SiOC)。介電層102的形成方法例如是化學氣相沈積法。
之後，形成阻擋層104於介電層102上。阻擋層104可用以當作後續蝕刻製程中的蝕刻停止層，使得後續形成的開口20b以及開口22b的深度一致(如圖1D所示)。阻擋層104的材料可例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。阻擋層104的形成方法例如是物理氣相沈積法或化學氣相沈積法。
接著，形成介電層106於阻擋層104上。介電層106覆蓋阻擋層104以及介電層102。介電層106的材料與形成方法與介電層102的材料與形成方法相似，於此便不再贅述。
然後，形成第一導體層108於介電層106上。第一導體層108具有多個開口10、12、14。開口10、12、14暴露出介電層106的頂面。開口10、12可用以定義後續電容器130的位置(如圖1J所示)，以減少後續形成的開口20b以及開口22b的製程步驟(如圖1D)。開口14則是用以電性隔離第一導體層108a與第 一導體層108a。第一導體層108的材料可例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。第一導體層108的形成方法例如是物理氣相沈積法或化學氣相沈積法。在一實施例中，阻擋層104的材料與第一導體層108的材料可以相同，亦或可以不同。
接著，形成介電層110於第一導體層108上。介電層110覆蓋第一導體層108且填入開口10、12、14中。介電層110的材料與形成方法與介電層102的材料與形成方法相似，於此便不再贅述。
請參照圖1B，依序形成硬罩幕層112與圖案化光阻層114於介電層110上。圖案化光阻層114具有開口20、22。開口20對應於開口10；而開口22對應於開口12。硬罩幕層112的材料可例如是矽材料、金屬材料或碳材料或其組合。矽材料可例如是氮化矽、氮氧化矽、氧化矽或其組合。圖案化光阻層114的材料可例如是正型光阻材料或負型光阻材料。
請參照圖1C，以圖案化光阻層114當作罩幕，移除部分硬罩幕層112，以形成開口20a、22a。開口20a、22a暴露出介電層110的頂面。
請參照圖1C與圖1D，以阻擋層104當作蝕刻停止層，進行蝕刻製程，以形成開口20b、22b。開口20b、22b暴露出阻擋層104的頂面，且貫穿第一導體層108。在本實施例中，所述蝕刻製程可例如是移除部分介電層110以及部分介電層106。由於第一導體層108已定義出開口10、12，因此，本實施例可以僅通入一 種蝕刻氣體(即移除介電層106、110的蝕刻氣體)來進行所述蝕刻製程。如此一來，本實施例便可減少製程步驟，以降低製程成本。在一實施例中，所述蝕刻製程可例如是非等向性蝕刻製程。接著，移除圖案化光阻層114與硬罩幕層112a。之後，形成下電極材料層116於介電層110a上。詳細地說，下電極材料層116共形地形成於開口20b、22b中。在一實施例中，下電極材料層116可例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。只要下電極材料層116的材料為具有高階梯覆蓋率(step coverage)的導體材料即可，本發明不以此為限。下電極材料層116的形成方法例如是物理氣相沈積法或化學氣相沈積法。
請參照圖1E，形成光阻層118於介電層110a上。光阻層118填入開口20b、22b中，且覆蓋下電極材料層116的表面。光阻層118的材料可例如是正型光阻材料或負型光阻材料。
請參照圖1E與圖1F，移除部分光阻層118與部分下電極材料層116，以暴露出開口20b、22b的部分側壁S。具體來說，首先，進行曝光與顯影製程，以移除介電層110a頂面上的光阻層118。之後，移除介電層110a頂面上的下電極材料層116，以於開口20b中形成下電極116a，且於開口22b中形成下電極116b。由於開口20b、22b的部分側壁S被暴露出來，因此，下電極116a的頂面與介電層110a的頂面之間具有距離D1(也就是部分側壁S的高度)。在一實施例中，距離D1可介於0.01μm至2000μm之間。另外，由於下電極116a是沿著開口20b中形成，因此，下電 極116a可例如是杯狀結構。相似地，下電極116b亦可例如是杯狀結構。
請參照圖1F與圖1G，移除光阻層118a、118b。之後，形成電容介電材料層120於介電層110a上。電容介電材料層120覆蓋下電極116a、116b的表面與頂面、開口20b、22b的部分側壁S以及介電層110a的頂面。在一實施例中，電容介電材料層120的材料可例如是低溫氧化物(Low-Temperature Oxide，LTO)。基本上，只要電容介電材料層120的形成溫度低於半導體製程中的內金屬層(Inter-Metal layer)的形成溫度即可，本發明不限定電容介電材料層120的材料。電容介電材料層120的厚度可介於2至2000nm之間。
請參照圖1H與圖1I，形成多個介層窗開口30、32於開口20b、22b的一側的介電層110b中。之後，形成上電極材料層122於介電層110b上。詳細地說，上電極材料層122覆蓋電容介電材料層120的表面，且共形地形成在開口20b、22b中以及介層窗開口30、32中。接著，形成導體材料層124於介電層110b上。導體材料層124填入開口20b、22b，以分別形成插塞124a、124b。導體材料層124填入介層窗開口30、32中，以分別形成介層窗132、134(如圖1J所示)。在一實施例中，上電極材料層122以及導體材料層124的材料可例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。同上述，只要上電極材料層122的材料為具有高階梯覆蓋率的導體材料即可，本發明不以此為限。上電極材料 層122以及導體材料層124的形成方法例如是物理氣相沈積法或化學氣相沈積法。在一實施例中，上電極材料層122的材料與導體材料層124的材料可以相同，亦或可以不同。
請參照圖1I與圖1J，進行平坦化製程，移除介電層110b的頂面上的導體材料層124、上電極材料層122以及電容介電材料層120，以暴露介電層110b的頂面。之後，於介電層110b上形成第二導體層126a、126b、126c。第二導體層126a電性連接至杯狀電容器130a、130b。第二導體層126b電性連接至介層窗132。第二導體層126c電性連接至介層窗134。在一實施例中，平坦化製程可例如是化學機械研磨(CMP)製程。
請參照圖1J，本發明之第一實施例的電容器結構1包括基底100、介電層102、106、110b、阻擋層104、第一導體層108a、108b以及杯狀電容器130a、130b。介電層102、106、110b位於基底100上。第一導體層108a、108b位於介電層110b中。杯狀電容器130a、130b分別貫穿第一導體層108a且位於介電層110b中。阻擋層104位於杯狀電容器130a、130b的下方。但本發明不以此為限，在其他實施例中，電容器結構1亦可不包括阻擋層104。詳細地說，杯狀電容器130a包括下電極116a、電容介電層120a以及上電極122a。下電極116a可例如是杯狀結構，其兩側壁與第一導體層108a電性連接。因此，第一導體層108a可視為導線，其可將下電極116a電性連接至外部接線。電容介電層120a覆蓋下電極116a的表面與頂面。上電極122a覆蓋電容介電層120a 的表面。換言之，電容介電層120a配置在上電極122a與下電極116a之間。值得注意的是，由於下電極116a的頂面低於上電極122a的頂面，且兩者之間具有部分電容介電層120a，因此，下電極116a與上電極122a電性隔離。下電極116a的頂面與介電層110a的頂面之間具有距離D1。在一實施例中，距離D1可介於0.01μm至2000μm之間。同樣地，杯狀電容器130b的形狀以及連接關係與杯狀電容器130a的形狀以及連接關係相似，於此便不再贅述。雖然圖1J中繪示兩個杯狀電容器130a、130b，但本發明不以此為限。在其他實施例中，杯狀電容器的數目可例如是一個或多個。
此外，電容器結構1更包括第二導體層126a、126b、126c、插塞124a、124b以及介層窗132、134。介層窗132、134配置於杯狀電容器130a、130b的一側的介電層110a中。介層窗132包括阻障層122c與插塞124c，其中阻障層122c圍繞插塞124c。相似地，介層窗134包括阻障層122d與插塞124d，其中阻障層122d圍繞插塞124d。介層窗132可藉由第一導體層108a與下電極116a電性連接。詳細地說，第二導體層126b配置於介層窗132的上方，其可藉由介層窗132與第一導體層108a電性連接至下電極116a。第二導體層126c配置於介層窗134的上方，其可藉由介層窗134與第一導體層108b電性連接。另外，第二導體層126a配置於杯狀電容器130a、130b的上方。插塞124a配置於上電極122a與第二導體層126a之間。上電極122a圍繞插塞124a，且上電極122a與插塞124a皆電性連接至第二導體層126a。相似地，插塞124b 配置於上電極122b與第二導體層126a之間。上電極122b圍繞插塞124b，且上電極122b與插塞124b皆電性連接至第二導體層126a。另外，在圖1J中，雖然杯狀電容器130a、130b配置於阻擋層104與第二導體層126a之間，但本發明不以此為限。在其他實施例中，杯狀電容器可配置於各個內金屬層(Inter-metal layer)之間。舉例來說，杯狀電容器可配置於第一金屬層(M1)與頂金屬層(TM)之間，或是第一金屬層(M1)與第三金屬層(M3)。
以下的實施例中，相同或相似的元件、構件、層以相似的元件符號來表示。舉例來說，圖1A之介電層102與圖2A之介電層102為相同或相似的構件。上述相同或相似的構件的材料與形成方法於此不再逐一贅述。
圖2A至圖2J為本發明之第二實施例的電容器結構製造方法的剖面示意圖。
請參照圖2A，依序形成介電層102、第一導體層108a、108b、介電層110、硬罩幕層112以及圖案化光阻層114。圖案化光阻層114具有開口20、22。開口20、22配置在第一導體層108a的上方。
請參照圖2B，以第一導體層108a當作蝕刻停止層，進行第一蝕刻製程，移除部分硬罩幕層112以及部分介電層110，以形成開口20a、22a。開口20a、22a暴露出第一導體層108a的頂面。
接著，請參照圖2C，進行第二蝕刻製程，移除部分第一導體層108a以及部分介電層102，以形成開口20b、22b。開口20b、 22b貫穿第一導體層108a，以暴露出部分介電層102a的表面。在一實施例中，開口20b、22b的深度可依製程需求來進行調整，本發明不以此為限。
請參照圖2D與圖2E，形成下電極材料層116於介電層110a上。詳細地說，下電極材料層116共形地形成於開口20b、22b中。之後，形成光阻層118於介電層110a上。光阻層118填入開口20b、22b中，且覆蓋下電極材料層116的表面。
請參照圖2E與圖2F，移除部分光阻層118與部分下電極材料層116，以暴露出開口20b、22b的部分側壁S。下電極116a的頂面與介電層110a的頂面之間具有距離D1(也就是部分側壁S的高度)。在一實施例中，距離D1可介於0.01μm至2000μm之間。另外，下電極116a、116b可例如是杯狀結構。
請參照圖2F與圖2G，移除光阻層118a、118b。之後，形成電容介電材料層120於介電層110a上。電容介電材料層120覆蓋下電極116a、116b的表面與頂面、開口20b、22b的部分側壁S以及介電層110a的頂面。在一實施例中，電容介電材料層120的厚度可介於2nm至2000nm之間。
請參照圖2H與圖2I，形成多個介層窗開口30、32於開口20b、22b的一側的介電層110b中。之後，形成上電極材料層122於介電層110b上。詳細地說，上電極材料層122覆蓋電容介電材料層120a的表面，且共形地形成在開口20b、22b中以及介層窗開口30、32中。接著，形成導體材料層124於介電層110b 上。導體材料層124填入開口20b、22b，以分別形成插塞124a、124b。導體材料層124填入介層窗開口30、32中，以分別形成介層窗132、134(如圖2J所示)。
請參照圖2I與圖2J，進行平坦化製程，移除介電層110b的頂面上的導體材料層124、上電極材料層122以及部分電容介電材料層120a，以暴露電容介電層120b的表面。之後，於電容介電層120b上形成第二導體層126a、126b、126c。第二導體層126a電性連接至杯狀電容器130a、130b。第二導體層126b電性連接至介層窗132。第二導體層126c電性連接至介層窗134。
請同時參照圖1J與圖2J，本發明之第二實施例的電容器結構2與本發明之第一實施例的電容器結構1基本上相似，兩者不同之處在於：電容器結構2的電容介電層120b更延伸至介電層110b的頂面。電容介電層120b不僅配置在上電極122a與下電極116a之間，亦配置於第二導體層126a、126b、126c與介電層110b之間。由於電容介電層120b配置於第二導體層126a與介電層110b之間，且電容介電層120b的頂面與上電極122a的頂面實質上共平面。因此，下電極116a的頂面與上電極122a的頂面之間具有距離D2(也就是部分側壁S的高度加上電容介電層120b的厚度)。在一實施例中，距離D2可介於0.012μm至2002μm之間。此外，本發明之第二實施例的電容器結構2亦可不包括阻擋層104，但本發明不以此為限。
綜上所述，本發明利用原本半導體製程中的內金屬製程 來形成MIM電容器，而不需要額外的MIM製程。具體來說，此MIM電容器是在兩層內金屬層之間形成電容介電層，其藉由介層窗製程來形成上電極與下電極。因此，本發明不僅可適用於現今的半導體結構，且不需要增加額外的製程步驟與製程成本。此外，本發明可在兩層或多層內金屬層之間形成MIM電容器，其可有效利用晶片面積，提高電容面積，以增加電容密度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1‧‧‧電容器結構
100‧‧‧基底
102、106、110b‧‧‧介電層
104‧‧‧阻擋層
108a、108b、126a、126b、126c‧‧‧導體層
116a、116b‧‧‧下電極
120a、120b‧‧‧電容介電層
122a、122b‧‧‧上電極
122c、122d‧‧‧阻障層
124a、124b、124c、124d‧‧‧插塞
130a、130b‧‧‧杯狀電容器
132、134‧‧‧介層窗
D1‧‧‧距離

Claims (19)

  1. 一種電容器結構，包括：一介電層，位於一基底上；一第一導體層，位於該介電層中；以及一杯狀電容器，貫穿該第一導體層且位於該介電層中，該杯狀電容器包括：一下電極，其兩側壁與該第一導體層電性連接；一電容介電層，覆蓋該下電極的表面；一上電極，覆蓋該電容介電層的表面，其中該電容介電層配置在該上電極與該下電極之間，且該下電極的頂面低於該上電極的頂面；以及多個介層窗，配置於該杯狀電容器的一側的該介電層中，其中該些介層窗其中之一藉由該第一導體層與該下電極電性連接。
  2. 如申請專利範圍第1項所述的電容器結構，其中該下電極的頂面與該上電極的頂面之間具有一距離，該距離介於0.01μm至2000μm之間。
  3. 如申請專利範圍第1項所述的電容器結構，更包括：一第二導體層，配置於該杯狀電容器上，其中第二導體層電性連接至該上電極。
  4. 如申請專利範圍第3項所述的電容器結構，更包括一插塞配置於該上電極與該第二導體層之間，其中該上電極圍繞該插 塞，且該插塞與該第二導體層電性連接。
  5. 如申請專利範圍第3項所述的電容器結構，其中該電容介電層更延伸至該介電層的頂面，且該電容介電層配置於該第二導體層與該介電層之間。
  6. 如申請專利範圍第1項所述的電容器結構，更包括一阻擋層配置於該杯狀電容器的下方。
  7. 如申請專利範圍第1項所述的電容器結構，其中該下電極與該上電極的材料包括氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。
  8. 如申請專利範圍第1項所述的電容器結構，其中該電容介電層的材料包括低溫氧化物、氮化物或其組合。
  9. 一種電容器結構的製造方法，包括：形成一介電層於一基底上；形成一第一導體層於該介電層中；形成一杯狀電容器於該介電層中，該杯狀電容器貫穿該第一導體層，其中該杯狀電容器包括：一下電極，其兩側壁與該第一導體層電性連接；一電容介電層，覆蓋該下電極的表面；以及一上電極，覆蓋該電容介電層的表面，其中該電容介電層配置在該上電極與該下電極之間，且該下電極的頂面低於該上電極的頂面；以及形成多個介層窗於該杯狀電容器的一側的該介電層中，其中 該些介層窗其中之一藉由該第一導體層與該下電極電性連接。
  10. 如申請專利範圍第9項所述的電容器結構的製造方法，在形成該杯狀電容器於該介電層中之後，更包括形成一第二導體層於該杯狀電容器上，其中第二導體層電性連接至該上電極。
  11. 如申請專利範圍第9項所述的電容器結構的製造方法，其中形成該杯狀電容器於該介電層中的步驟包括：形成一第一開口於該介電層中，其中該第一開口貫穿該第一導體層；形成一下電極材料層於該第一開口中；形成一光阻層於該介電層上，該光阻層填入該第一開口中，且覆蓋該下電極材料層的表面；移除部分該光阻層與部分該下電極材料層，以暴露出該第一開口的部分側壁，且於該第一開口中形成該下電極；移除該光阻層；形成一電容介電材料層於該介電層上，該電容介電材料層至少覆蓋該下電極的表面以及該第一開口的部分側壁；形成一上電極材料層於該介電層上，該上電極材料層覆蓋該電容介電材料層的表面；以及進行一平坦化製程，以移除該介電層的頂面上的該上電極材料層。
  12. 如申請專利範圍第11項所述的電容器結構的製造方法，其中形成該些介層窗於該杯狀電容器的該側的該介電層的步驟包 括：形成該電容介電材料層於該介電層上之後，形成多個介層窗開口於該杯狀電容器的該側的該介電層中。
  13. 如申請專利範圍第12項所述的電容器結構的製造方法，其中形成一上電極材料層於該介電層上的步驟中，該上電極材料層更延伸覆蓋該些介層窗開口的表面。
  14. 如申請專利範圍第13項所述的電容器結構的製造方法，在形成該杯狀電容器於該介電層中之後，更包括：形成一導體材料層於該介電層上，其中該導體材料層填入該第一開口中，以形成一插塞，且該導體材料層填入該些介層窗開口中。
  15. 如申請專利範圍第14項所述的電容器結構的製造方法，其中該導體材料層的材料包括氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或其組合。
  16. 如申請專利範圍第11項所述的電容器結構的製造方法，其中形成該第一開口於該介電層中的步驟包括：形成一圖案化罩幕層於該介電層上；以該第一導體層當作蝕刻停止層，進行一第一蝕刻製程，以移除部分該介電層；以及進行一第二蝕刻製程，移除部分該第一導體層，以貫穿該第一導體層。
  17. 如申請專利範圍第11項所述的電容器結構的製造方法，在形成該第一導體層於該介電層中之前，更包括形成一阻擋層於 該杯狀電容器的下方。
  18. 如申請專利範圍第17項所述的電容器結構的製造方法，其中形成該第一開口於該介電層中的步驟包括：形成一圖案化罩幕層於該介電層上；以及以該阻擋層當作蝕刻停止層，進行一第三蝕刻製程，以移除部分該介電層，其中該第一導體層具有至少一第二開口，該第二開口對應於該第一開口。
  19. 如申請專利範圍第11項所述的電容器結構的製造方法，其中該平坦化製程包括化學機械研磨製程。
TW104117462A 2015-05-29 2015-05-29 電容器結構及其製造方法 TWI585795B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104117462A TWI585795B (zh) 2015-05-29 2015-05-29 電容器結構及其製造方法
CN201510322889.XA CN106298980B (zh) 2015-05-29 2015-06-12 电容器结构及其制造方法
US14/826,210 US9627468B2 (en) 2015-05-29 2015-08-14 Capacitor structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104117462A TWI585795B (zh) 2015-05-29 2015-05-29 電容器結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201642290A TW201642290A (zh) 2016-12-01
TWI585795B true TWI585795B (zh) 2017-06-01

Family

ID=57398953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117462A TWI585795B (zh) 2015-05-29 2015-05-29 電容器結構及其製造方法

Country Status (3)

Country Link
US (1) US9627468B2 (zh)
CN (1) CN106298980B (zh)
TW (1) TWI585795B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669359B2 (ja) * 2016-06-16 2020-03-18 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
CN107644814B (zh) * 2017-09-15 2019-06-25 山西国惠光电科技有限公司 一种读出电路的平坦化方法
TWI737087B (zh) * 2019-12-19 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353792B (en) * 1991-11-19 1999-03-01 Samsung Electronics Co Ltd A capacitor and method for making a capacitor
TWI236102B (en) * 2003-11-18 2005-07-11 Semiconductor Mfg Int Shanghai Method of making capacitor
TWI313945B (en) * 2004-05-17 2009-08-21 Lg Chemical Ltd Electrode, and method for preparing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646323B2 (en) * 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
US7112504B2 (en) 2003-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Company Method of forming metal-insulator-metal (MIM) capacitors at copper process
KR100706227B1 (ko) * 2004-12-03 2007-04-11 삼성전자주식회사 다층구조를 갖는 금속-절연체-금속 커패시터 및 그 제조방법
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353792B (en) * 1991-11-19 1999-03-01 Samsung Electronics Co Ltd A capacitor and method for making a capacitor
TWI236102B (en) * 2003-11-18 2005-07-11 Semiconductor Mfg Int Shanghai Method of making capacitor
TWI313945B (en) * 2004-05-17 2009-08-21 Lg Chemical Ltd Electrode, and method for preparing the same

Also Published As

Publication number Publication date
CN106298980B (zh) 2019-04-16
TW201642290A (zh) 2016-12-01
US9627468B2 (en) 2017-04-18
US20160351656A1 (en) 2016-12-01
CN106298980A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US10211147B2 (en) Metal-insulator-metal capacitors with dielectric inner spacers
US7638830B2 (en) Vertical metal-insulator-metal (MIM) capacitors
US8847354B2 (en) Metal-insulator-metal capacitors with high capacitance density
US9054225B2 (en) Integrated capacitor having a non-uniform thickness
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
US20150264813A1 (en) Chip-stack interposer structure including passive device and method for fabricating the same
US10998396B2 (en) Semiconductor structure and method for forming a semiconductor structure
US8546915B2 (en) Integrated circuits having place-efficient capacitors and methods for fabricating the same
TWI585795B (zh) 電容器結構及其製造方法
KR20050071035A (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
TWI602309B (zh) 電容器結構及其製造方法
KR100641983B1 (ko) 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법
KR20080000843A (ko) 반도체 소자의 제조 방법
JP2006253268A (ja) 半導体装置およびその製造方法
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
KR100787707B1 (ko) 구리 다층 배선과 메탈 절연막 메탈 캐퍼시터를 가지는반도체 장치 형성 방법
KR101211686B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR100569571B1 (ko) 반도체 소자 제조 방법
KR101094949B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JP2004235246A (ja) 半導体装置およびその配線接続構造
KR101173480B1 (ko) 반도체 장치 및 그 제조방법
KR100955836B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100665193B1 (ko) Ｍｉｍ 커패시터를 구비하는 반도체 장치 및 그의 제조방법
US20070132055A1 (en) Semiconductor device and manufacturing method thereof