CN106298980B - 电容器结构及其制造方法 - Google Patents

电容器结构及其制造方法 Download PDF

Info

Publication number
CN106298980B
CN106298980B CN201510322889.XA CN201510322889A CN106298980B CN 106298980 B CN106298980 B CN 106298980B CN 201510322889 A CN201510322889 A CN 201510322889A CN 106298980 B CN106298980 B CN 106298980B
Authority
CN
China
Prior art keywords
layer
dielectric layer
conductor
capacitor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510322889.XA
Other languages
English (en)
Other versions
CN106298980A (zh
Inventor
车行远
薛杏岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN106298980A publication Critical patent/CN106298980A/zh
Application granted granted Critical
Publication of CN106298980B publication Critical patent/CN106298980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种电容器结构及其制造方法，该电容器结构包括：基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。本发明另提供一种电容器结构的制造方法。

Description

电容器结构及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，且特别是涉及一种电容器结构及其制造方法。
背景技术
在现今半导体产业中，电容器为相当重要的基本元件。举例来说，金属-绝缘体-金属电容器(MIM电容器)为一种常见的电容器结构，其基本设计为在作为电极的金属平板之间充填介电材料，而使得两相邻的金属平板与位于其间的介电材料可形成一个电容器单元。
然而，随着半导体元件微缩，MIM电容器可使用面积下降，导致电容密度下降，因而影响半导体元件功能。因此，如何在现有制作工艺规格下改良电容器结构以提高电容密度已然成为重要的研究课题。
发明内容
本发明的目的在于提供一种电容器结构及其制造方法，其可提高电容面积，以增加电容密度。
为达上述目的，本发明提供一种电容器结构，包括：基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。
在本发明的一实施例中，所述下电极的顶面与上电极的顶面之间具有距离。所述距离介于0.01μm至2000μm之间。
在本发明的一实施例中，所述电容器结构还包括多个介层窗配置于杯状电容器的一侧的介电层中。介层窗其中之一通过第一导体层与下电极电连接。
在本发明的一实施例中，所述电容器结构还包括第二导体层配置于杯状电容器上。第二导体层电连接至上电极。
在本发明的一实施例中，所述电容器结构还包括插塞配置于上电极与第二导体层之间。上电极围绕插塞，且插塞与第二导体层电连接。
在本发明的一实施例中，所述电容介电层还延伸至介电层的顶面，且电容介电层配置于第二导体层与介电层之间。
在本发明的一实施例中，所述电容器结构还包括阻挡层配置于杯状电容器的下方。
在本发明的一实施例中，所述下电极与上电极的材料包括氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛钨(TiW)、铝(Al)、铜(Cu)或其组合。
在本发明的一实施例中，所述电容介电层的材料包括低温氧化物(Low-Temperature Oxide，LTO)、氮化物或其组合。
本发明提供一种电容器结构的制造方法，其步骤如下。形成介电层于基底上。形成第一导体层于介电层中。形成杯状电容器于介电层中。杯状电容器贯穿第一导体层。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。
在本发明的一实施例中，在形成杯状电容器于介电层中之后，还包括形成第二导体层于杯状电容器上。第二导体层电连接至上电极。
在本发明的一实施例中，形成杯状电容器于介电层中的步骤如下。形成第一开口于介电层中。第一开口贯穿第一导体层。形成下电极材料层于第一开口中。形成光致抗蚀剂层于介电层上。光致抗蚀剂层填入第一开口中，且覆盖下电极材料层的表面。移除部分光致抗蚀剂层与部分下电极材料层，以暴露出第一开口的部分侧壁，且于第一开口中形成下电极。移除光致抗蚀剂层。形成电容介电材料层于介电层上。电容介电材料层至少覆盖下电极的表面以及第一开口的部分侧壁。形成上电极材料层于介电层上。上电极材料层覆盖电容介电材料层的表面。进行平坦化制作工艺，以移除介电层的顶面上的上电极材料层。
在本发明的一实施例中，形成电容介电材料层于介电层上之后，还包括形成多个介层窗开口于杯状电容器的一侧的介电层中。
在本发明的一实施例中，形成上电极材料层于介电层上的步骤中，上电极材料层还延伸覆盖介层窗开口的表面。
在本发明的一实施例中，在形成杯状电容器于介电层中之后，还包括形成导体材料层于介电层上。导体材料层填入第一开口中，以形成插塞。导体材料层填入介层窗开口中，以形成多个介层窗。介层窗其中之一通过第一导体层与下电极电连接。
在本发明的一实施例中，导体材料层的材料包括氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。
在本发明的一实施例中，形成第一开口于介电层中的步骤如下。形成图案化掩模层于介电层上。以第一导体层当作蚀刻停止层，进行第一蚀刻制作工艺，以移除部分介电层。进行第二蚀刻制作工艺，移除部分第一导体层，以贯穿第一导体层。
在本发明的一实施例中，在形成第一导体层于介电层中之前，还包括形成阻挡层于杯状电容器的下方。
在本发明的一实施例中，形成第一开口于介电层中的步骤如下。形成图案化掩模层于介电层上。以阻挡层当作蚀刻停止层，进行第三蚀刻制作工艺，以移除部分介电层。第一导体层具有至少一第二开口。第二开口对应于第一开口。
在本发明的一实施例中，所述平坦化制作工艺包括化学机械研磨(CMP)制作工艺。
基于上述，本发明利用原本半导体制作工艺中的内金属(Inter-Metal)制作工艺来形成MIM电容器，而不需要额外的MIM制作工艺。具体来说，此MIM电容器是在两层内金属层之间形成电容介电层，其通过介层窗(via)制作工艺来形成上电极与下电极。因此，本发明不仅可适用于现今的半导体结构，且不需要增加额外的制作工艺步骤与制作工艺成本。此外，本发明可在两层或多层内金属层之间形成MIM电容器，其可有效利用芯片面积，提高电容面积，以增加电容密度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1J为本发明的第一实施例的电容器结构制造方法的剖面示意图；
图2A至图2J为本发明的第二实施例的电容器结构制造方法的剖面示意图。
符号说明
1、2：电容器结构
10、12、14、20、22、20a、22a、20b、22b：开口
30、32：介层窗开口
100：基底
102、102a、106、110、110a、110b：介电层
104：阻挡层
108、108a、108b、108c、126a、126b、126c：导体层
112、112a：硬掩模层
114、118、118a、118b：光致抗蚀剂层
116：下电极材料层
116a、116b：下电极
120：电容介电材料层
120a、120b：电容介电层
122：上电极材料层
122a、122b：上电极
122c、122d：阻障层
124：导体材料层
124a、124b、124c、124d：插塞
130a、130b：杯状电容器
132、134：介层窗
D1、D2：距离
S：侧壁
具体实施方式
图1A至图1J为本发明的第一实施例的电容器结构制造方法的剖面示意图。
请参照图1A，首先，形成介电层102于基底100上。对于基底100并没有特别地限制。举例来说，基底100可为任意的半导体基底，或可为具有其他膜层于其上的基底。介电层102的材料例如是低介电常数材料(low K material)或氧化硅。低介电常数材料例如是碳氧化硅(SiOC)。介电层102的形成方法例如是化学气相沉积法。
之后，形成阻挡层104于介电层102上。阻挡层104可用以当作后续蚀刻制作工艺中的蚀刻停止层，使得后续形成的开口20b以及开口22b的深度一致(如图1D所示)。阻挡层104的材料可例如是氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。阻挡层104的形成方法例如是物理气相沉积法或化学气相沉积法。
接着，形成介电层106于阻挡层104上。介电层106覆盖阻挡层104以及介电层102。介电层106的材料与形成方法与介电层102的材料与形成方法相似，于此便不再赘述。
然后，形成导体层108于介电层106上。导体层108具有多个开口10、12、14。开口10、12、14暴露出介电层106的顶面。开口10、12可用以定义后续电容器130的位置(如图1J所示)，以减少后续形成的开口20b以及开口22b的制作工艺步骤(如图1D)。开口14则是用以电性隔离导体层108a与导体层108a。导体层108的材料可例如是氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。导体层108的形成方法例如是物理气相沉积法或化学气相沉积法。在一实施例中，阻挡层104的材料与导体层108的材料可以相同，亦或可以不同。
接着，形成介电层110于导体层108上。介电层110覆盖导体层108且填入开口10、12、14中。介电层110的材料与形成方法与介电层102的材料与形成方法相似，于此便不再赘述。
请参照图1B，依序形成硬掩模层112与图案化光致抗蚀剂层114于介电层110上。图案化光致抗蚀剂层114具有开口20、22。开口20对应于开口10；而开口22对应于开口12。硬掩模层112的材料可例如是硅材料、金属材料或碳材料或其组合。硅材料可例如是氮化硅、氮氧化硅、氧化硅或其组合。图案化光致抗蚀剂层114的材料可例如是正型光致抗蚀剂材料或负型光致抗蚀剂材料。
请参照图1C，以图案化光致抗蚀剂层114当作掩模，移除部分硬掩模层112，以形成开口20a、22a。开口20a、22a暴露出介电层110的顶面。
请参照图1C与图1D，以阻挡层104当作蚀刻停止层，进行蚀刻制作工艺，以形成开口20b、22b。开口20b、22b暴露出阻挡层104的顶面，且贯穿导体层108。在本实施例中，所述蚀刻制作工艺可例如是移除部分介电层110以及部分介电层106。由于导体层108已定义出开口10、12，因此，本实施例可以仅通入一种蚀刻气体(即移除介电层106、110的蚀刻气体)来进行所述蚀刻制作工艺。如此一来，本实施例便可减少制作工艺步骤，以降低制作工艺成本。在一实施例中，所述蚀刻制作工艺可例如是各向异性蚀刻制作工艺。接着，移除图案化光致抗蚀剂层114与硬掩模层112a。之后，形成下电极材料层116于介电层110a上。详细地说，下电极材料层116共形地形成于开口20b、22b中。在一实施例中，下电极材料层116可例如是氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。只要下电极材料层116的材料为具有高阶梯覆盖率(step coverage)的导体材料即可，本发明不以此为限。下电极材料层116的形成方法例如是物理气相沉积法或化学气相沉积法。
请参照图1E，形成光致抗蚀剂层118于介电层110a上。光致抗蚀剂层118填入开口20b、22b中，且覆盖下电极材料层116的表面。光致抗蚀剂层118的材料可例如是正型光致抗蚀剂材料或负型光致抗蚀剂材料。
请参照图1E与图1F，移除部分光致抗蚀剂层118与部分下电极材料层116，以暴露出开口20b、22b的部分侧壁S。具体来说，首先，进行曝光与显影制作工艺，以移除介电层110a顶面上的光致抗蚀剂层118。之后，移除介电层110a顶面上的下电极材料层116，以于开口20b中形成下电极116a，且于开口22b中形成下电极116b。由于开口20b、22b的部分侧壁S被暴露出来，因此，下电极116a的顶面与介电层110a的顶面之间具有距离D1(也就是部分侧壁S的高度)。在一实施例中，距离D1可介于0.01μm至2000μm之间。另外，由于下电极116a是沿着开口20b中形成，因此，下电极116a可例如是杯状结构。相似地，下电极116b亦可例如是杯状结构。
请参照图1F与图1G，移除光致抗蚀剂层118a、118b。之后，形成电容介电材料层120于介电层110a上。电容介电材料层120覆盖下电极116a、116b的表面与顶面、开口20b、22b的部分侧壁S以及介电层110a的顶面。在一实施例中，电容介电材料层120的材料可例如是低温氧化物(Low-Temperature Oxide，LTO)。基本上，只要电容介电材料层120的形成温度低于半导体制作工艺中的内金属层(Inter-Metal layer)的形成温度即可，本发明不限定电容介电材料层120的材料。电容介电材料层120的厚度可介于2至2000nm之间。
请参照图1H与图1I，形成多个介层窗开口30、32于开口20b、22b的一侧的介电层110b中。之后，形成上电极材料层122于介电层110b上。详细地说，上电极材料层122覆盖电容介电材料层120的表面，且共形地形成在开口20b、22b中以及介层窗开口30、32中。接着，形成导体材料层124于介电层110b上。导体材料层124填入开口20b、22b，以分别形成插塞124a、124b。导体材料层124填入介层窗开口30、32中，以分别形成介层窗132、134(如图1J所示)。在一实施例中，上电极材料层122以及导体材料层124的材料可例如是氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。同上述，只要上电极材料层122的材料为具有高阶梯覆盖率的导体材料即可，本发明不以此为限。上电极材料层122以及导体材料层124的形成方法例如是物理气相沉积法或化学气相沉积法。在一实施例中，上电极材料层122的材料与导体材料层124的材料可以相同，亦或可以不同。
请参照图1I与图1J，进行平坦化制作工艺，移除介电层110b的顶面上的导体材料层124、上电极材料层122以及电容介电材料层120，以暴露介电层110b的顶面。之后，在介电层110b上形成导体层126a、126b、126c。导体层126a电连接至杯状电容器130a、130b。导体层126b电连接至介层窗132。导体层126c电连接至介层窗134。在一实施例中，平坦化制作工艺可例如是化学机械研磨(CMP)制作工艺。
请参照图1J，本发明的第一实施例的电容器结构1包括基底100、介电层102、106、110b、阻挡层104、导体层108a、108b以及杯状电容器130a、130b。介电层102、106、110b位于基底100上。导体层108a、108b位于介电层110b中。杯状电容器130a、130b分别贯穿导体层108a且位于介电层110b中。阻挡层104位于杯状电容器130a、130b的下方。但本发明不以此为限，在其他实施例中，电容器结构1亦可不包括阻挡层104。详细地说，杯状电容器130a包括下电极116a、电容介电层120a以及上电极122a。下电极116a可例如是杯状结构，其两侧壁与导体层108a电连接。因此，导体层108a可视为导线，其可将下电极116a电连接至外部接线。电容介电层120a覆盖下电极116a的表面与顶面。上电极122a覆盖电容介电层120a的表面。换言之，电容介电层120a配置在上电极122a与下电极116a之间。值得注意的是，由于下电极116a的顶面低于上电极122a的顶面，且两者之间具有部分电容介电层120a，因此，下电极116a与上电极122a电性隔离。下电极116a的顶面与介电层110a的顶面之间具有距离D1。在一实施例中，距离D1可介于0.01μm至2000μm之间。同样地，杯状电容器130b的形状以及连接关系与杯状电容器130a的形状以及连接关系相似，于此便不再赘述。虽然图1J中绘示两个杯状电容器130a、130b，但本发明不以此为限。在其他实施例中，杯状电容器的数目可例如是一个或多个。
此外，电容器结构1还包括导体层126a、126b、126c、插塞124a、124b以及介层窗132、134。介层窗132、134配置于杯状电容器130a、130b的一侧的介电层110a中。介层窗132包括阻障层122c与插塞124c，其中阻障层122c围绕插塞124c。相似地，介层窗134包括阻障层122d与插塞124d，其中阻障层122d围绕插塞124d。介层窗132可通过导体层108a与下电极116a电连接。详细地说，导体层126b配置于介层窗132的上方，其可通过介层窗132与导体层108a电连接至下电极116a。导体层126c配置于介层窗134的上方，其可通过介层窗134与导体层108b电连接。另外，导体层126a配置于杯状电容器130a、130b的上方。插塞124a配置于上电极122a与导体层126a之间。上电极122a围绕插塞124a，且上电极122a与插塞124a都电连接至导体层126a。相似地，插塞124b配置于上电极122b与导体层126a之间。上电极122b围绕插塞124b，且上电极122b与插塞124b都电连接至导体层126a。另外，在图1J中，虽然杯状电容器130a、130b配置于阻挡层104与导体层126a之间，但本发明不以此为限。在其他实施例中，杯状电容器可配置于各个内金属层(Inter-metal layer)之间。举例来说，杯状电容器可配置于第一金属层(M1)与顶金属层(TM)之间，或是第一金属层(M1)与第三金属层(M3)。
以下的实施例中，相同或相似的元件、构件、层以相似的元件符号来表示。举例来说，图1A的介电层102与图2A的介电层102为相同或相似的构件。上述相同或相似的构件的材料与形成方法于此不再逐一赘述。
图2A至图2J为本发明的第二实施例的电容器结构制造方法的剖面示意图。
请参照图2A，依序形成介电层102、导体层108a、108b、介电层110、硬掩模层112以及图案化光致抗蚀剂层114。图案化光致抗蚀剂层114具有开口20、22。开口20、22配置在导体层108a的上方。
请参照图2B，以导体层108a当作蚀刻停止层，进行第一蚀刻制作工艺，移除部分硬掩模层112以及部分介电层110，以形成开口20a、22a。开口20a、22a暴露出导体层108a的顶面。
接着，请参照图2C，进行第二蚀刻制作工艺，移除部分导体层108a以及部分介电层102，以形成开口20b、22b。开口20b、22b贯穿导体层108a，以暴露出部分介电层102a的表面。在一实施例中，开口20b、22b的深度可依制作工艺需求来进行调整，本发明不以此为限。
请参照图2D与图2E，形成下电极材料层116于介电层110a上。详细地说，下电极材料层116共形地形成于开口20b、22b中。之后，形成光致抗蚀剂层118于介电层110a上。光致抗蚀剂层118填入开口20b、22b中，且覆盖下电极材料层116的表面。
请参照图2E与图2F，移除部分光致抗蚀剂层118与部分下电极材料层116，以暴露出开口20b、22b的部分侧壁S。下电极116a的顶面与介电层110a的顶面之间具有距离D1(也就是部分侧壁S的高度)。在一实施例中，距离D1可介于0.01μm至2000μm之间。另外，下电极116a、116b可例如是杯状结构。
请参照图2F与图2G，移除光致抗蚀剂层118a、118b。之后，形成电容介电材料层120于介电层110a上。电容介电材料层120覆盖下电极116a、116b的表面与顶面、开口20b、22b的部分侧壁S以及介电层110a的顶面。在一实施例中，电容介电材料层120的厚度可介于2nm至2000nm之间。
请参照图2H与图2I，形成多个介层窗开口30、32于开口20b、22b的一侧的介电层110b中。之后，形成上电极材料层122于介电层110b上。详细地说，上电极材料层122覆盖电容介电材料层120a的表面，且共形地形成在开口20b、22b中以及介层窗开口30、32中。接着，形成导体材料层124于介电层110b上。导体材料层124填入开口20b、22b，以分别形成插塞124a、124b。导体材料层124填入介层窗开口30、32中，以分别形成介层窗132、134(如图2J所示)。
请参照图2I与图2J，进行平坦化制作工艺，移除介电层110b的顶面上的导体材料层124、上电极材料层122以及部分电容介电材料层120a，以暴露电容介电层120b的表面。之后，在电容介电层120b上形成导体层126a、126b、126c。导体层126a电连接至杯状电容器130a、130b。导体层126b电连接至介层窗132。导体层126c电连接至介层窗134。
请同时参照图1J与图2J，本发明的第二实施例的电容器结构2与本发明的第一实施例的电容器结构1基本上相似，两者不同之处在于：电容器结构2的电容介电层120b还延伸至介电层110b的顶面。电容介电层120b不仅配置在上电极122a与下电极116a之间，亦配置于导体层126a、126b、126c与介电层110b之间。由于电容介电层120b配置于导体层126a与介电层110b之间，且电容介电层120b的顶面与上电极122a的顶面实质上共平面。因此，下电极116a的顶面与上电极122a的顶面之间具有距离D2(也就是部分侧壁S的高度加上电容介电层120b的厚度)。在一实施例中，距离D2可介于0.012μm至2002μm之间。此外，本发明的第二实施例的电容器结构2亦可不包括阻挡层104，但本发明不以此为限。
综上所述，本发明利用原本半导体制作工艺中的内金属制作工艺来形成MIM电容器，而不需要额外的MIM制作工艺。具体来说，此MIM电容器是在两层内金属层之间形成电容介电层，其通过介层窗制作工艺来形成上电极与下电极。因此，本发明不仅可适用于现今的半导体结构，且不需要增加额外的制作工艺步骤与制作工艺成本。此外，本发明可在两层或多层内金属层之间形成MIM电容器，其可有效利用芯片面积，提高电容面积，以增加电容密度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (19)

1.一种电容器结构，包括：
介电层，位于一基底上；
第一导体层，位于该介电层中；
杯状电容器，贯穿该第一导体层且位于该介电层中，该杯状电容器包括：
下电极，其两侧壁与该第一导体层电连接；
电容介电层，覆盖该下电极的表面；以及
上电极，覆盖该电容介电层的表面，其中该电容介电层配置在该上电极与该下电极之间，且该下电极的顶面低于该上电极的顶面；以及
多个介层窗，配置于该杯状电容器的一侧的该介电层中，其中该些介层窗其中之一通过该第一导体层与该下电极电连接。
2.如权利要求1所述的电容器结构，其中该下电极的顶面与该上电极的顶面之间具有一距离，该距离介于0.01μm至2000μm之间。
3.如权利要求1所述的电容器结构，还包括：
第二导体层，配置于该杯状电容器上，其中第二导体层电连接至该上电极。
4.如权利要求3所述的电容器结构，还包括插塞，配置于该上电极与该第二导体层之间，其中该上电极围绕该插塞，且该插塞与该第二导体层电连接。
5.如权利要求3所述的电容器结构，其中该电容介电层还延伸至该介电层的顶面，且该电容介电层配置于该第二导体层与该介电层之间。
6.如权利要求1所述的电容器结构，还包括阻挡层，配置于该杯状电容器的下方。
7.如权利要求1所述的电容器结构，其中该下电极与该上电极的材料包括氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。
8.如权利要求1所述的电容器结构，其中该电容介电层的材料包括低温氧化物、氮化物或其组合。
9.一种电容器结构的制造方法，包括：
形成一介电层于一基底上；
形成一第一导体层于该介电层中；
形成一杯状电容器于该介电层中，该杯状电容器贯穿该第一导体层，其中该杯状电容器包括：
下电极，其两侧壁与该第一导体层电连接；
电容介电层，覆盖该下电极的表面；以及
上电极，覆盖该电容介电层的表面，其中该电容介电层配置在该上电极与该下电极之间，且该下电极的顶面低于该上电极的顶面；以及
形成多个介层窗，配置于该杯状电容器的一侧的该介电层中，其中该些介层窗其中之一通过该第一导体层与该下电极电连接。
10.如权利要求9所述的电容器结构的制造方法，在形成该杯状电容器于该介电层中之后，还包括形成一第二导体层于该杯状电容器上，其中第二导体层电连接至该上电极。
11.如权利要求9所述的电容器结构的制造方法，其中形成该杯状电容器于该介电层中的步骤包括：
形成一第一开口于该介电层中，其中该第一开口贯穿该第一导体层；
形成一下电极材料层于该第一开口中；
形成一光致抗蚀剂层于该介电层上，该光致抗蚀剂层填入该第一开口中，且覆盖该下电极材料层的表面；
移除部分该光致抗蚀剂层与部分该下电极材料层，以暴露出该第一开口的部分侧壁，且于该第一开口中形成该下电极；
移除该光致抗蚀剂层；
形成一电容介电材料层于该介电层上，该电容介电材料层至少覆盖该下电极的表面以及该第一开口的部分侧壁；
形成一上电极材料层于该介电层上，该上电极材料层覆盖该电容介电材料层的表面；以及
进行一平坦化制作工艺，以移除该介电层的顶面上的该上电极材料层。
12.如权利要求11所述的电容器结构的制造方法，其中形成多个介层窗的步骤包括：在形成该电容介电材料层于该介电层上之后，形成多个介层窗开口于该杯状电容器的一侧的该介电层中。
13.如权利要求12所述的电容器结构的制造方法，其中形成一上电极材料层于该介电层上的步骤中，该上电极材料层还延伸覆盖该些介层窗开口的表面。
14.如权利要求13所述的电容器结构的制造方法，在形成该杯状电容器于该介电层中之后，还包括：
形成一导体材料层于该介电层上，其中该导体材料层填入该第一开口中，以形成一插塞，且该导体材料层填入该些介层窗开口中。
15.如权利要求14所述的电容器结构的制造方法，其中该导体材料层的材料包括氮化钛、氮化钽、钨、钛钨、铝、铜或其组合。
16.如权利要求11所述的电容器结构的制造方法，其中形成该第一开口于该介电层中的步骤包括：
形成一图案化掩模层于该介电层上；
以该第一导体层当作蚀刻停止层，进行一第一蚀刻制作工艺，以移除部分该介电层；以及
进行一第二蚀刻制作工艺，移除部分该第一导体层，以贯穿该第一导体层。
17.如权利要求11所述的电容器结构的制造方法，在形成该第一导体层于该介电层中之前，还包括形成一阻挡层于该杯状电容器的下方。
18.如权利要求17所述的电容器结构的制造方法，其中形成该第一开口于该介电层中的步骤包括：
形成一图案化掩模层于该介电层上；以及
以该阻挡层当作蚀刻停止层，进行一第三蚀刻制作工艺，以移除部分该介电层，其中该第一导体层具有至少一第二开口，该第二开口对应于该第一开口。
19.如权利要求11所述的电容器结构的制造方法，其中该平坦化制作工艺包括化学机械研磨制作工艺。
CN201510322889.XA 2015-05-29 2015-06-12 电容器结构及其制造方法 Active CN106298980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104117462A TWI585795B (zh) 2015-05-29 2015-05-29 電容器結構及其製造方法
TW104117462 2015-05-29

Publications (2)

Publication Number Publication Date
CN106298980A CN106298980A (zh) 2017-01-04
CN106298980B true CN106298980B (zh) 2019-04-16

Family

ID=57398953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510322889.XA Active CN106298980B (zh) 2015-05-29 2015-06-12 电容器结构及其制造方法

Country Status (3)

Country Link
US (1) US9627468B2 (zh)
CN (1) CN106298980B (zh)
TW (1) TWI585795B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669359B2 (ja) * 2016-06-16 2020-03-18 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
CN107644814B (zh) * 2017-09-15 2019-06-25 山西国惠光电科技有限公司 一种读出电路的平坦化方法
TWI737087B (zh) * 2019-12-19 2021-08-21 力晶積成電子製造股份有限公司 半導體結構及其製造方法
WO2024107238A1 (en) * 2022-11-17 2024-05-23 Microchip Technology Incorporated Three-dimensional metal-insulator-metal (mim) capacitors and trenches

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350707A (en) * 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
US6646323B2 (en) * 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
US7112504B2 (en) 2003-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Company Method of forming metal-insulator-metal (MIM) capacitors at copper process
TWI236102B (en) * 2003-11-18 2005-07-11 Semiconductor Mfg Int Shanghai Method of making capacitor
WO2005112151A1 (en) * 2004-05-17 2005-11-24 Lg Chem, Ltd. Electrode, and method for preparing the same
KR100706227B1 (ko) * 2004-12-03 2007-04-11 삼성전자주식회사 다층구조를 갖는 금속-절연체-금속 커패시터 및 그 제조방법
US8748284B2 (en) * 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers

Also Published As

Publication number Publication date
TWI585795B (zh) 2017-06-01
CN106298980A (zh) 2017-01-04
TW201642290A (zh) 2016-12-01
US20160351656A1 (en) 2016-12-01
US9627468B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
US8405135B2 (en) 3D via capacitor with a floating conductive plate for improved reliability
TWI579998B (zh) 半導體裝置與其形成方法
TWI305028B (en) Partial-via-first dual-damascene process with tri-layer resist approach
TWI708323B (zh) 半導體結構及其製作方法
US10636698B2 (en) Skip via structures
CN107644834B (zh) 用于形成细间距特征的光刻图案
CN106298980B (zh) 电容器结构及其制造方法
TWI703698B (zh) 具有氣隙之後段製程結構
US9018092B2 (en) Encapsulated metal interconnect
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
TW201813038A (zh) 內犧牲間隔件的互連
TWI684243B (zh) 預間隔物自對準切口形成
KR20120090745A (ko) 공간 효율적 커패시터들을 구비한 집적 회로 및 그 제조 방법
US9837305B1 (en) Forming deep airgaps without flop over
US8551856B2 (en) Embedded capacitor and method of fabricating the same
US20090079029A1 (en) Capacitor structure and fabricating method thereof
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN109427650B (zh) 半导体结构及其形成方法
TW202310432A (zh) 電容器結構及其製造方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR20090064805A (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR20060067447A (ko) 반도체 소자의 캐패시터 형성방법
KR20090069368A (ko) 반도체 소자의 커패시터 및 그 제조 방법
CN104103622A (zh) 一种mim电容器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190626

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation

TR01 Transfer of patent right