CN104103622A - 一种mim电容器及其制作方法 - Google Patents

Abstract

本申请公开了一种新MIM电容器及其制作方法，该MIM电容器与金属互连层的金属线和金属衬垫同步制作，以金属钨栓塞作为MIM电容器的上下电极，上下电极之间具有绝缘层，上下电极的另一端分别与其他金属互连层中的金属衬垫形成电接触，避免了原有MIM电容器结构制造中的MIM-ARCING和MIM bridge缺陷，有效提高产品的良率，降低制造成本。

Description

一种MIM电容器及其制作方法

技术领域

本发明涉及半导体制作领域，特别涉及一种新MIM电容器及其制作方法。

背景技术

当前，半导体集成电路（IC）制造主要是在半导体材料衬底（例如：硅衬底）的晶片器件面上制作各种半导体器件（比如MOSFET器件）并组成电路，半导体器件所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为半导体器件之间的信号传输提供物理通道。金属互连层的制作称为金属互连层工艺（BEOL）。现有技术中，BEOL通常是指在金属间电介质（IMD）中刻蚀通孔（via）和沟槽（trench）并在其中填充金属形成金属连线和金属衬垫（metal pad），其中，IMD用于metal pad和金属连线在金属互连层中的电绝缘，由金属连线将半导体器件的各部分（比如MOSFET器件的栅极、源极和漏极）与metal pad之间电连接。业界将能够实现特定逻辑功能的IC称为芯片。为了扩展存储器、微波、射频、智能卡、高压和滤波器等芯片的功能，在芯片中加入电容器作为其中的重要组成单元，该类芯片称为嵌入式电容器芯片。在嵌入式电容器芯片中广泛采用的电容器结构是平行于硅衬底的金属—绝缘体—金属（Metal-Insulator-Metal，MIM）电容器。其中金属的制作工艺采用与金属互连工艺相兼容的铜、铝等，绝缘体则是氮化硅、氧化硅等高介电常数的电介质材料。

图1为现有技术在金属互连层中制作的MIM电容器的结构示意图，其制作工艺流程如下：在某个金属互连层的金属衬垫（M2）制作完成后，首先在M2的表面生长一层绝缘层，再通过物理气相沉积（PVD）在绝缘层上生长一金属层，从而以M2为下电极，金属层为上电极形成一个导体-绝缘体-导体结构的电容器，来实现电容器的功能。我们发现上述MIM电容器制作工艺经常会出现一种严重的缺陷MIM电弧（MIM-ARCING），这种缺陷是在电容器的绝缘层上PVD生长金属层的时候放电形成的，该缺陷有很高的次品率（kill ratio）,PVD的机台都会产生这种缺陷。同时与没有MIM电容器的产品相比，MIM电容器结构会增加多个工艺步骤来定义MIM电容器中金属层的图案以作为MIM电容器的电极，增加工艺步骤的同时必然提高产品的生产成本和减慢出货速度。同时，金属层刻蚀形成电极步骤中的桥接（bridge）缺陷对CP也有致命影响。

此外，MIM电容器中处于中间位置的绝缘层（其材料为二氧化硅或者多孔二氧化硅PEOX）和PVD生长金属层的厚度控制非常的关键，所以在半导体芯片生产中MIM电容器的制作对机台的状况要求非常高。这样就会大幅度增加机台和相关的维护使用成本。

发明内容

有鉴于此，本发明提供一种MIM电容器及其制造方法，能够避免原有MIM电容器结构的制作过程中，在电容器的绝缘层上PVD生长金属层步骤的MIM电弧和刻蚀金属层造成的MIM桥接缺陷，且难以控制绝缘层和上层金属层的厚度的问题。

本发明的技术方案是这样实现的：

一种MIM电容器，位于嵌入式电容器芯片的金属互连层中，其特征在于，该MIM电容器的结构包括：

由金属钨构成的第一钨栓塞、第二钨栓塞，以及绝缘层；

所述第一钨栓塞和所述第二钨栓塞分别作为上电极和下电极，所述第一钨栓塞的顶端和第二钨栓塞的底端相对，所述绝缘层位于所述第一钨栓塞和第二钨栓塞相对的两端之间。

当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。

所述第一钨栓塞504和第二钨栓塞132的底部和侧壁所成夹角的范围是大于90°且小于等于95°。

所述绝缘层与第二金属互连层中的金属衬垫位于同一水平层面，所述第一钨栓塞与所述第二金属互连层上方的第三金属互连层中的金属衬垫相连，所述第二钨栓塞与所述第二金属互连层下方的第一金属互连层中的金属衬垫相连。

一种MIM电容器制作方法，应用于嵌入式电容器芯片的金属互连层，该方法包括：提供一晶片，所述晶片的晶片器件面上具有第一金属互连层，该方法还包括：

在所述第一金属互连层上沉积第一高密度等离子体层介质层；

光刻后第一刻蚀所述第一高密度等离子体层间介质层，形成第二通孔；

所述第二通孔中填充金属钨，在所述第二通孔中形成第一钨栓塞；

在所述晶片器件面沉积金属层；

光刻后第二刻蚀去除所述第一钨栓塞上方的部分金属层，形成金属衬垫；

所述晶片器件面沉积绝缘层并化学机械研磨去除所述金属衬垫上方的部分绝缘层；

所述晶片器件面沉积第二高密度等离子体层间介质层，光刻后第三刻蚀所述第二高密度等离子体层间介质层，形成第四通孔；

所述第四通孔中填充金属钨，在所述第四通孔中形成第二钨栓塞。

当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。

所述第一钨栓塞和第二钨栓塞的底部和侧壁所成夹角的范围是大于90°且小于等于95°。

所述填充金属钨的方法是物理气相沉积。

该方法进一步包括：

所述光刻后第一刻蚀所述第一高密度等离子体层间介质层，还形成第一通孔；

所述第二通孔中填充金属钨的同时，在所述第一通孔中填充金属钨，在所述第一通孔中形成第二金属互连层的金属线；

所述光刻后第三刻蚀所述第二层间介质层，还形成第三通孔；

所述第四通孔中填充金属钨的同时，在所述第三通孔中填充金属钨，在所述第三通孔中形成第三金属互连层的金属线。

从上述方案可以看出，本发明提出一种MIM电容器及其制作方法，该MIM电容器以在制作金属线的同时制作金属钨栓塞作为MIM电容器的上下电极，在制作完成金属衬垫后形成MIM电容器的绝缘层，形成导体-绝缘层-导体的MIM电容器结构，以代替原有MIM电容器制造工艺中采用的先在金属衬垫上制作电容器的绝缘层，然后PVD生长金属层以及金属层刻蚀形成电极的步骤，避免形成MIM-ARCING和MIM bridge缺陷，从而有效提高产品的良率，降低制造成本。

附图说明

图1为现有技术中MIM电容器的结构示意图；

图2～13为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的剖面结构示意图；

图14为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的工艺步骤流程图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

具体实施例

本发明提供一种MIM电容器以及其制作方法，应用于嵌入式电容器芯片的制作，提供一晶片，该晶片的晶片器件面从下至上依次为硅衬底、半导体器件层以及第一金属互连层，下面以在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤为例，结合图2～14，详细说明嵌入式电容器芯片中MIM电容器的制作方法。

步骤101、图2为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤101剖面结构示意图，如图2所示，第一金属互连层200上沉积第一高密度等离子体（HDP）层间介质层201。

本步骤中，仅仅以第一金属互连层为例进行说明，金属层605第一金属互连层在实际应用中可以为任意一层金属互连层，并不局限于与半导体器件层直接相连的第一个金属互连层。沉积第一HDP层间介质层201的方法和步骤为现有技术，不再赘述。

步骤102、图3为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤102剖面结构示意图，如图3所示，在第一HDP层间介质层201上光刻形成第一光刻图案202。

本步骤中，光刻是指，首先在第一HDP层间介质层201上涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，这里的第一光刻图案202同时定义了作为第一通孔203和第二通孔204的位置和形状，其中，后续步骤会在第一通孔203中形成第二金属互连层的金属线，在第二通孔204中形成作为MIM电容器下电极的第一钨栓塞504。需要注意的是，本发明的实施例根据MIM电容器的参数设计掩膜板图案，第一光刻图案202中定义的第二通孔204形状决定了本发明的实施例制作MIM电容器的下电极面积。此外，本步骤在涂覆光刻胶之前，还可以先在第一HDP层间介质层201上涂覆底部抗反射层（BARC），BARC主要含有碳元素、氢元素和氧元素，用于减少在曝光过程中的光反射。

步骤103、图4为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤103剖面结构示意图，如图4所示，第一刻蚀第一HDP层间介质层201，形成第一通孔203和第二通孔204。

本步骤中的第一刻蚀是干法刻蚀，例如反应离子刻蚀（RIE），以第一光刻图案202为掩膜，对第一HDP层间介质层201上没有被第一光刻图案202覆盖的部分进行刻蚀，分别形成第一通孔203和第二通孔204，最后清洗残留在第一HDP层间介质层201上的第一光刻图案202。需要注意的是，考虑到芯片生产机台的特性第二通孔204的底部开口小于顶部开口，侧壁与底部的夹角范围小于等于95度、大于90度，例如：95度，93度或91度。

步骤104、图5为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤104剖面结构示意图，如图5所示，在第一通孔203和第二通孔204中填充金属钨，在第一通孔203中形成第二金属互连层的金属线503，在第二通孔204中形成第一钨栓塞504。

本步骤中，在第一和第二通孔204中填充金属钨的方法可以是物理气相沉积（PVD），与现有技术相区别的是，由于第二通孔204的开口相比第一通孔203较大，本发明的实施例为了完全填充第二通孔204，需要增加PVD过程的沉积时间，例如将PVD的沉积时间增加为原来的1.5倍。在PVD步骤后，由于沉积的金属钨不仅填充于第一和第二通孔204中，还会覆盖第一HDP层间介质层201表面，因此还需要化学机械研磨（CMP）去除多余的金属钨，直到露出第一HDP层间介质层201。

步骤105、图6为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤105剖面结构示意图，如图6所示，沉积金属层605。

本步骤中，在晶片器件面也就是露出的第一HDP层间介质层201、第二金属互连层的金属线和第一钨栓塞504上沉积金属层605，金属层605的材料为铝或者铜铝合金，沉积金属层605的步骤为现有技术，不再赘述。

步骤106、图7为本发明在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤106剖面结构示意图，如图7所示，金属层605上光刻形成第二光刻图案，以第二光刻图案为掩膜第二刻蚀去除部分金属层605；

本步骤中，光刻是指，首先在金属层605上涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，这里的第二光刻图案同时定义了第二金属互连层中金属衬垫705以及MIM电容器中绝缘层的位置和形状。需要注意的是，本步骤在涂抹光刻胶之前，还可以包括在金属层605上涂覆BARC的步骤，用于减少在曝光过程中的光反射。现有技术中，用金属层605上光刻形成的光刻图案定义金属衬垫705的位置和形状是本领域的常规工艺步骤。现有技术相比，本发明的实施例仅需要改变决定第二光刻图案的掩膜板图案，让第二光刻图案同时定义金属衬垫705和MIM电容器中绝缘层，并没有增加额外的工艺步骤，节约成本，提高生产效率。

本步骤中的第二刻蚀是干法刻蚀，例如RIE，以第二光刻图案为掩膜，刻蚀去除金属层605上没有被第二光刻图案覆盖的部分，露出部分第一HDP层间介质层201和第一钨栓塞504表面，在金属层605上形成金属衬垫705。本步骤中根据蚀刻深度和蚀刻速率的关系来控制第二刻蚀的时间和刻蚀终点，该方法的具体步骤为现有技术，不再赘述。第二刻蚀后还要清洗残留在金属衬垫705上的第二光刻图案。

步骤107、图8为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤107剖面结构示意图，如图8所示，沉积绝缘层801。

本步骤中，绝缘层801的材料可以为二氧化硅或者PEOX等可以作为MIM电容器绝缘层的电介质，沉积绝缘层的方法为化学气相沉积（CVD）。在晶片器件面沉绝缘层801，绝缘层801同时覆盖金属衬垫705、露出的部分第一HDP层间介质层201和第一钨栓塞504。通过沉积时间控制绝缘层801的厚度，本具体实施例中，由于MIM电容器位于非顶层的金属互连层中，因此绝缘层801的厚度范围是300埃到500埃，例如：300埃，400埃或者500埃。绝缘层801的厚度小于金属层605的厚度。

需要注意的是，在IC芯片中，与半导体器件层相隔越远的金属互连层中的电流越大，所以在位于最上层的金属互连层，也就是顶层金属互连层中制作MIM电容器时，为了防止MIM电容器被顶层金属互连层中的电流击穿，要求绝缘层801的厚度大于等于550埃，例如，550埃，600埃或者700埃。

步骤108、图9为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤108剖面结构示意图，如图9所示，CMP绝缘层801。

本步骤中，CMP去除沉积在金属衬垫705表面的绝缘层后，仅保留第一HDP层间介质层201和第一钨栓塞504表面的部分绝缘层，其中，第一钨栓塞504作为MIM电容器件的下电极，与第一钨栓塞504表面接触的部分绝缘层作为MIM电容器件的绝缘层。需要注意的是，在露出的部分第一HDP层间介质层201表面沉积的绝缘层与后续沉积的第二HDP层间介质层1001一起构成了第三金属互连层中的层间介质。

至此，第二金属互连层制作完毕。

步骤109、图10为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤109剖面结构示意图，如图10所示，晶片器件面沉积第二HDP层间介质层1001。

本步骤中，沉积的第二HDP层间介质层1001覆盖整个第二金属互连层，包括金属衬垫705和CMP后的部分绝缘层，沉积第二HDP层间介质层1001的方法和步骤为现有技术，不再赘述。实际工艺中在沉积第二HDP层间介质层1001后还包括采用化学机械研磨对其表面抛光。

步骤110、图11为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤110剖面结构示意图，如图11所示，第二HDP层间介质层1001上光刻形成第三光刻图案1102。

本步骤中，光刻是指，首先在第二HDP层间介质层1001上涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化。这里的第三光刻图案1102同时定义了作为第三通孔121和第四通孔122的位置和形状，其中，后续步骤会在第三通孔121中形成第二金属互连层的金属线，在第四通孔122中形成作为MIM电容器上电极的第二钨栓塞132。需要注意的是，本发明的实施例根据MIM电容器的参数设计掩膜板图案，第三光刻图案1102中定义的第四通孔122形状决定了本发明的实施例制作MIM电容器的上电极面积，最终由第一钨栓塞504和第二钨栓塞132实现充放电的功能。此外，本步骤在涂覆光刻胶之前，还可以先在第二HDP层间介质层1001上涂覆BARC，用于减少在曝光过程中的光反射。

步骤111、图12为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤111剖面结构示意图，如图12所示，第三刻蚀第二HDP层间介质层1001，形成第三通孔121和第四通孔122。

本步骤中的第三刻蚀是干法刻蚀，例如反应离子刻蚀，以第三光刻图案1102为掩膜，对第二HDP层间介质层1001上没有被第三光刻图案1102覆盖的部分进行刻蚀，分别形成第三通孔121和第四通孔122，最后清洗残留在第二HDP层间介质层1001上的第三光刻图案1102。需要注意的是，第三刻蚀对金属衬垫705和第二HDP层间介质层1001的刻蚀选择比，以及对MIM电容器绝缘层和第二HDP层间介质层1001的刻蚀选择比都很高，从而保证在完全刻蚀穿通MIM电容器的绝缘层上方的第二HDP层间介质层1001的同时几乎不损伤金属衬垫705和MIM电容器绝缘层。本步骤中采用终点检测法控制第三刻蚀的刻蚀终点，保证第三通孔121中露出金属衬垫705表面，以及第四通孔122中露出MIM电容器绝缘层表面，该方法的具体步骤为现有技术，不再赘述。第四通孔122的侧壁与底部的夹角范围小于等于95度大于90度，例如：95度，93度或91度。

步骤112、图13为本发明的实施例在半导体器件层上方的第一金属互连层之上制作MIM电容器的步骤112剖面结构示意图，如图14所示，在第三和第四通孔122中填充金属钨，在第三通孔121中形成第三金属互连层的金属线131，在第四通孔122中形成第二钨栓塞132。

本步骤中，在第一和第四通孔122中填充金属钨的方法可以是物理气相沉积（PVD），与现有技术相区别的是，由于第四通孔122的开口相比第三通孔121较大，本发明的实施例为了完全填充第四通孔122，会根据需要增加PVD步骤的沉积时间。在PVD步骤后，由于沉积的金属钨不仅填充于第三和第四通孔中，还会覆盖第二HDP层间介质层1001表面，因此还需要化学机械研磨（CMP）去除多余的金属钨，直到露出第二HDP层间介质层1001。需要注意的是第四通孔122中形成的第二金属钨栓塞和第二通孔204中形成的第一金属钨栓塞相当于MIM电容器上下电极，两者之间相对重叠部分的面积以及绝缘层的厚度共同决定了MIM电容器的实际参数。本发明的实施例中第四通孔中PVD制作第二钨栓塞的步骤不要求像现有技术那样严格控制绝缘层上PVD生长金属层的厚度，也无需刻蚀填充在第二和第三通孔中的金属钨，此外，由于填充金属钨的与PVD生长金属层在形状和工艺上的差别，因此，本步骤不会产生MIM电弧和桥接缺陷。

至此，本发明的实施例所涉及的MIM电容器的制作步骤结束。

后续步骤还包括制作第三金属互连层上的第三金属衬垫705，将MIM电容器的上电极通过第三金属衬垫705与芯片中其他半导体器件电连接。具体的，在第二HDP层间介质层1001上方沉积第二金属层605后，通过光刻和刻蚀保留位于第二钨栓塞132以及第二金属互连层的金属线上方的部分第二金属层605，形成第三金属衬垫705，最终制作完成第三金属互连层，其具体方法和步骤为现有技术，不再赘述。

上述具体实施例可见，本发明提出一种MIM电容器及其制作方法，该MIM电容器以金属钨栓塞作为MIM电容器的上下电极，且上下电极之间具有绝缘层，形成导体-绝缘层-导体的MIM电容器结构，同时上下电极的另一端分别与其他金属互连层中的金属衬垫形成电接触，该电容器的制作方法与现有的金属互连层制作工艺相容，具体的，在定义金属衬垫的同时定义了MIM电容器的绝缘层位置，在定义金属线的同时定义了上下电极，上下电极与金属互连层的金属线同步制作，以代替原有MIM电容器制造工艺中采用的先在金属衬垫上制作电容器的绝缘层，然后PVD生长金属层以及金属层刻蚀形成电极的步骤，避免形成MIM-ARCING和MIM bridge缺陷，从而有效提高产品的良率，降低制造成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种MIM电容器，位于嵌入式电容器芯片的金属互连层中，其特征在于，该MIM电容器的结构包括：

由金属钨构成的第一钨栓塞、第二钨栓塞以及绝缘层；

所述第一钨栓塞和所述第二钨栓塞分别作为上电极和下电极，所述第一钨栓塞的顶端和第二钨栓塞的底端相对，所述绝缘层位于所述第一钨栓塞和第二钨栓塞相对的两端之间。

2.如权利要求1所述的MIM电容器，其特征在于，当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。

3.如权利要求1所述的MIM电容器，其特征在于，所述第一钨栓塞和第二钨栓塞的底部和侧壁所成夹角的范围是大于90°且小于等于95°。

4.如权利要求1所述的MIM电容器，其特征在于，所述绝缘层与第二金属互连层中的金属衬垫位于同一水平层面，所述第一钨栓塞与所述第二金属互连层上方的第三金属互连层中的金属衬垫相连，所述第二钨栓塞与所述第二金属互连层下方的第一金属互连层中的金属衬垫相连。

5.一种MIM电容器制作方法，应用于嵌入式电容器芯片的金属互连层，该方法包括：提供一晶片，所述晶片的晶片器件面上具有第一金属互连层，其特征在于，该方法还包括：

在所述第一金属互连层上沉积第一高密度等离子体层介质层；

光刻后第一刻蚀所述第一高密度等离子体层间介质层，形成第二通孔；

所述第二通孔中填充金属钨，在所述第二通孔中形成第一钨栓塞；

在所述晶片器件面沉积金属层；

光刻后第二刻蚀去除所述第一钨栓塞上方的部分金属层，形成金属衬垫；

所述晶片器件面沉积绝缘层并化学机械研磨去除所述金属衬垫上方的部分绝缘层；

所述晶片器件面沉积第二高密度等离子体层间介质层，光刻后第三刻蚀所述第二高密度等离子体层间介质层，形成第四通孔；

所述第四通孔中填充金属钨，在所述第四通孔中形成第二钨栓塞。

6.如权利要求5所述的方法，其特征在于，当所述绝缘层位于非顶层金属互连层时，所述绝缘层的厚度范围是300埃到500埃；当所述绝缘层位于顶层金属互连层时，所述绝缘层的厚度范围是大于等于550埃。

7.如权利要求5所述的方法，其特征在于，所述第一钨栓塞和第二钨栓塞的底部和侧壁所成夹角的范围是大于90°且小于等于95°。

8.如权利要求5所述的方法，其特征在于，所述填充金属钨的方法是物理气相沉积。

9.如权利要求5所述的方法，其特征在于，该方法进一步包括：

所述光刻后第一刻蚀所述第一高密度等离子体层间介质层，还形成第一通孔；

所述第二通孔中填充金属钨的同时，在所述第一通孔中填充金属钨，在所述第一通孔中形成第二金属互连层的金属线；

所述光刻后第三刻蚀所述第二层间介质层，还形成第三通孔；

所述第四通孔中填充金属钨的同时，在所述第三通孔中填充金属钨，在所述第三通孔中形成第三金属互连层的金属线。