CN107644834B - 用于形成细间距特征的光刻图案 - Google Patents

用于形成细间距特征的光刻图案 Download PDF

Info

Publication number
CN107644834B
CN107644834B CN201710595439.7A CN201710595439A CN107644834B CN 107644834 B CN107644834 B CN 107644834B CN 201710595439 A CN201710595439 A CN 201710595439A CN 107644834 B CN107644834 B CN 107644834B
Authority
CN
China
Prior art keywords
layer
opening
sacrificial layer
resist
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710595439.7A
Other languages
English (en)
Other versions
CN107644834A (zh
Inventor
尚尼尔·K·辛
S·S·梅塔
许杰安·希恩
瑞义·P·斯瑞泛斯特法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107644834A publication Critical patent/CN107644834A/zh
Application granted granted Critical
Publication of CN107644834B publication Critical patent/CN107644834B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于形成细间距特征的光刻图案，揭示用于形成一芯片的互连结构的光刻图案的方法。一硬掩膜层形成于一介电层上。一牺牲层形成于该硬掩膜层上。第一开口与第二开口形成于该牺牲层中，并延伸通过该牺牲层至该硬掩膜层。一抗蚀层形成于该牺牲层上。一开口形成于横向位于该第一牺牲层的该第一开口以及该第一牺牲层的该第二开口之间的该抗蚀层中。该抗蚀层由对该硬掩膜层具有可移除选择性的一金属氧化物抗蚀材料所组成。

Description

用于形成细间距特征的光刻图案
技术领域
本发明涉及集成电路以及半导体装置制造，尤指用于形成一芯片的互连结构的光刻图案的方法。
背景技术
一后段制程(back-end-of-line；BEOL)互连结构可用于电性耦接在前段制程(front-end-of-line；FEOL)工艺期间制作在一衬底上的装置结构。该后段制程互连结构可以使用一双镶嵌(dual-damascene)工艺而形成，其中，蚀刻于一介电层中的通孔以及沟槽同时填充金属以生成一金属化层(metallization level)。于先通孔(via-first)、后沟槽(trench-last)的双镶嵌工艺中，通孔形成于一介电层中，然后一沟槽形成于该通孔上方的该介电层中，该通孔于形成该沟槽的蚀刻工艺期间未被填充。于一单镶嵌工艺中，该通孔以及沟槽形成于不同的介电层中并分别填充金属。
干蚀刻工艺通常在涉及铜和一低K介电材料的双镶嵌工艺期间用于制造沟槽和通孔。随着半导体装置技术节点向更小的尺寸发展，半导体装置的尺寸减小却增加了控制通孔和沟槽的轮廓的难度。金属硬掩膜(hardmask)已被用于提高低K介电材料的蚀刻选择性，从而于蚀刻期间提高轮廓的控制。随着先进半导体装置的技术节点被缩小到7纳米及以下，于具有多图案技术的一低K介电材料中形成特征的能力变得越来越具有挑战性。
需要一种光刻图案的改善方法以形成一芯片的互连结构。
发明内容
根据本发明的一实施例，提供一种形成一互连层的方法。该方法包括形成一硬掩膜层于一介电层上，形成一牺牲层于该硬掩膜层上，以及形成第一开口及第二开口于该牺牲层中，并延伸通过该牺牲层至该硬掩膜层。该方法还包括形成一第一抗蚀层于该牺牲层上，并形成一开口于横向位于该牺牲层中的该第一开口以及该牺牲层中的该第二开口之间的该抗蚀层中。该抗蚀层由对于该硬掩膜层具有可移除选择性的一金属氧化物抗蚀材料所组成。
附图说明
纳入并构成本说明书的一部分的附图示出了本发明所描述的各种实施例，并与本发明的上述的普通说明以及下面的具体实施例中的详细说明一起，用于解释本发明的各种实施例。
图1至图9为根据本发明的一实施例所示的用于形成一互连结构的一工艺方法的连续制造阶段的剖视图。
图10至图16为根据本发明的一替换实施例所示的用于形成一互连结构的一工艺方法的连续制造阶段的剖视图。
符号说明：
10 金属化层
12、20、26、42、44、46 介电层
14 硬掩膜或硬掩膜层
16、22、28 抗蚀层
18、24、30 开口
32 阻障/衬垫层
34 金属层
36 金属层的部分
40 金属硬掩膜层
48 光阻层或有机抗蚀层。
具体实施方式
请参考图1，根据本发明的一实施例，根据该工艺方法处理一介电层12以形成一金属化层10的一互连结构(图9)。介电层12可形成于一衬底(未予图示)上，并由例如用于形成一集成电路的一半导体材料所组成，且包括通过前段制程(FEOL)工艺所制作的装置结构以形成该集成电路。介电层12可以由一电绝缘介电材料构成，例如具有一相对介电常数或介电常数小于二氧化硅(SiO2)的介电常数的一低K介电材料，约为3.9。介电层12的候选低K介电材料可具有小于或等于3.0的一介电常数，且可包括但不限于致密多孔(dense andporous)有机低K介电质、致密多孔无机低K介电质、以及这种有机和无机介电质的组合。
一硬掩膜层14形成于介电层12的一顶面上以作为牺牲膜。一抗蚀层16作为一牺牲膜形成于硬掩膜层14上并图案化以形成开口18。具体而言，抗蚀层16通过旋涂，预烘烤，暴露于通过一光掩模投射的一曝光源的一辐射图案中，曝光后烘烤，并用化学显影剂(developer)进行显影以形成位于介电层12中所形成的对应开口的预定位置处的开口18。一介电层20以及一抗蚀层22相继形成于抗蚀层16上以作为牺牲膜。部分的介电层20填充抗蚀层16中的开口18。抗蚀层22可进行烘烤，暴露于通过一光掩模投射的一曝光源的一辐射图案中，并作为一图案化工艺的一部分进行显影以形成开口的一对应图案，该开口具有位于介电层12中所形成的一对应开口的预设位置处的一开口24。如图1所示，抗蚀层22中的开口24可位于相邻一对开口18之间。
一介电层26以及一抗蚀层28相继形成于抗蚀层22上以作为牺牲膜。介电层26的一部分填充开口24。抗蚀层28可进行烘烤，暴露于通过一光掩模投射的一曝光源的一辐射图案中，并作为一图案化工艺的一部分进行显影以形成开口的一对应图案，该开口具有位于介电层12中所形成的一对应开口的一预定位置处的开口30。如图1所示，抗蚀层28中的开口30可位于相邻一对开口18之间，更具体来说，可位于开口24与开口18之间。开口24与30两者可位于同一相邻的一对开口18之间。开口18,24,30可通过偏移距离而相互替代以确保后续形成于介电层12中的开口可通过一给定的细间距(fine pitch)而彼此相对设置。
各抗蚀层16,22,28中的开口18,24,30可通过光刻和蚀刻而形成，并位于介电层12中所形成的相应开口的预定位置处。具体而言，各抗蚀层16,22,28可被施加于暴露在通过一光掩模投射的一辐射图案中，并进行显影以形成各自的开口18,24,30。介电层20,26可被施加并使用例如一化学机械抛光(chemical mechanical polishing；CMP)工艺进行平坦化。
所有的层14,16,20,22,26,28构成组合使用的牺牲膜或层以图案化于开口18,24,30垂直重合的介电层12中的开口，其利用蚀刻工艺，选择性的针对各种不同材料进行移除以将开口18,24,30转移到介电层12中。本文所使用的关于一材料移除工艺(如蚀刻)的术语“选择性”是表示对于目标材料的材料移除率(即蚀刻率)高于暴露于该材料移除工艺的至少另一材料的材料移除率(即蚀刻率)。
构成硬掩膜14的材料可为一电绝缘体，例如氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)，其可通过化学气相沉积法(chemical vapor deposition；CVD)沉积。构成介电层20,26的材料可由一有机材料层组成，例如一有机平坦化层(organic planarizationlayer；OPL)或SOH，其可通过一旋涂工艺以及烘烤处理以建立稳定性。
于一实施例中，组成抗蚀层16,22,28的材料可以是一金属氧化物抗蚀剂，也被称为一分子有机金属抗蚀剂，是直接使用一曝光源进行图案化，例如一极紫外(extremeultraviolet；EUV)曝光源，以及一光罩，且比有机膜(例如传统光阻剂)具有一更高选择性的蚀刻性。金属氧化物抗蚀剂可包括利用高EUV光密度的金属中心的分子或有机金属化合物。一金属氧化物抗蚀剂可包括例如氧化锆(ZrO2)或氧化铪(HfO2)的一无机金属氧化物核心(core)，由例如羧酸或磺酸，和用于促进成像的光活性化合物所组成的一有机配位体壳(organic ligand shell)。
请参考图2，其中相似的元件标号指代图1中的相似特征，于一后续制造阶段，介电层26可通过一清洗或蚀刻工艺而被剥离，以使抗蚀层28中的开口30垂直延伸以通过介电层26直至抗蚀层22的顶面。蚀刻工艺的蚀刻化学剂相对于抗蚀层22,28的材料，可选择性移除介电层26的组成材料。抗蚀层28作为在图案化介电层26的移除工艺期间的一蚀刻掩膜以形成开口30，且抗蚀层22作为一蚀刻停止层。
请参考图3，其中相似的元件标号指代图2中的相似特征，于一后续制造阶段，可以使用相对于介电层20,26的组成材料，可选择性移除抗蚀层22,28的组成材料的一蚀刻化学剂，通过一蚀刻工艺移除抗蚀层28以及蚀刻位于开口30的位置处的抗蚀层22。开口30可通过蚀刻工艺垂直延伸以通过抗蚀层22直至介电层20的顶面。介电层26作为在图案化抗蚀层22的蚀刻工艺期间一蚀刻掩膜以形成开口30，且介电层20作为一蚀刻停止层。
请参考图4，其中相似的元件标号指代图3中的相似特征，于一后续制造阶段，介电层26从抗蚀层22剥离，抗蚀层22中的开口24中的介电层26的部分被清除，使用相对于抗蚀层16,22的组成材料，可选择性移除层20,26的组成介电材料的一蚀刻化学剂，通过一清洗或蚀刻工艺蚀刻位于开口24,30的位置处的介电层20。开口24,30通过移除工艺垂直延伸以通过介电层20直至抗蚀层16的顶面。抗蚀层22在图案化介电层20的移除工艺期间作为一蚀刻掩膜以形成开口24,30，且抗蚀层16作为一蚀刻停止层。
请参考图5，其中相似的元件标号指代图4中的相似特征，于一后续制造阶段，使用相对于介电层20的组成材料，可选择性移除抗蚀层16,22的组成材料的一蚀刻化学剂，通过一蚀刻工艺移除抗蚀层22并蚀刻开口24,30的位置处的抗蚀层16。开口24,30通过蚀刻工艺垂直延伸以通过抗蚀层16直至硬掩膜层14的顶面。介电层20在图案化抗蚀层16的蚀刻工艺期间作为一蚀刻掩膜以形成开口24,30，且硬掩膜层14作为一蚀刻停止层。
请参考图6，其中相似的元件标号指代图5中的相似特征，于一后续制造阶段，介电层20通过一清洗或蚀刻工艺被剥离以清除开口18。接着使用相对于抗蚀层16以及介电层12的材料，可选择性移除硬掩膜14的组成材料的一蚀刻化学剂，通过一蚀刻工艺蚀刻开口18,24,30的位置处的硬掩膜层14。开口18,24,30通过蚀刻工艺垂直延伸以通过硬掩膜层14直至介电层12的顶面。抗蚀层16在图案化硬掩膜14的蚀刻工艺期间作为一蚀刻掩膜以形成开口18,24,30，且介电层12作为一蚀刻停止层。
请参考图7，其中相似的元件标号指代图6中的相似特征，于一后续制造阶段，使用相对于抗蚀层16和硬掩膜14的材料，可选择性移除介电层12的组成材料的一蚀刻化学剂，通过一蚀刻工艺蚀刻开口18,24,30的位置处的介电层12。开口18,24,30垂直延伸并穿透介电层12到一给定的深度。抗蚀层16以及硬掩膜层14在图案化介电层12的蚀刻工艺期间作为一蚀刻掩膜以形成开口18,24,30。用于蚀刻介电层12的蚀刻工艺可包括一湿化学蚀刻工艺或一干蚀刻工艺，例如反应离子蚀刻(reactive-ion etching；RIE)，并可进行定时以提供穿透的给定深度。
由于制造过程中所使用的多重图案化方法，介电层12中的开口18,24,30呈现具有一细间距的特征。在初始层叠层中的多个牺牲层中，开口18,24,30以最少数量的介电层20,26而形成，如图1所示。
请参考图8，其中相似的元件标号指代图7中的相似特征，于一后续制造阶段，使用具有一适合的蚀刻化学剂的一干或湿清洗工艺移除抗蚀层16。如果抗蚀层16由一金属氧化物抗蚀剂组成，抗蚀层16的移除相较于由例如氮化钛(TiN)组成的一金属抗蚀层更为容易。
一给定厚度的一阻障/衬垫层32沉积在介电层12中的开口18,24,30的侧壁和基底上，且也被施加于介电层12的顶面上的场域中。阻障/衬垫层32可由钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(tan)，或通过例如一溅射工艺或通过原子层沉积(atomic layerdeposition；ALD)的物理气相沉积(physical vapor deposition；PVD)沉积这些材料所形成的一层叠组合(如一TaN/Ta双层)。一晶种层(未予图示)可被形成以覆盖开口18,24,30内部的阻障/衬垫层32，且还覆盖场域中的硬掩膜层14以及介电层12的顶面。晶种层(seedlayer)可由通过例如一溅射工艺的PVD所沉积的元素铜(Cu)所组成。在沉积晶种层后，可使用一沉积工艺(例如电镀或其他化学电镀工艺)而沉积由一低电阻金属(例如铜Cu)所组成的一较厚的金属层34。晶种层可能需要携带进行一电镀工艺以形成金属层34所需的电流。可替换的，金属层34可通过一无电沉积工艺而沉积，其可允许晶种层被忽略。
请参考图9，其中相似的元件标号指代图8中的相似特征，于一后续制造阶段，金属层34、晶种层、阻障/衬垫层32、以及硬掩膜层14通过平坦化(例如一个或多个CMP工艺)从介电层12的顶面上的场域移除。各CMP工艺可以通过使用标准抛光垫和对目标材料具有选择性的浆料的一商业工具来执行。在平坦化之后，金属化层10的互连结构包括位于开口18,24,30内部的金属层34的部分36。这些部分36可以代表作为开口18,24,30的沟槽中的导线，作为开口18,24,30的通孔中的通孔柱塞，或作为开口18,24,30的接触孔中的接触件。这些结构中的每一个可在互连结构中用于耦接一集成电路的装置，以提供线路连接，及/或与I/O终端之间通信信号。
请参考图10，其中相似的元件标号指代图1中的相似特征，根据本发明的一替换实施例，于一工艺方法的一初始制造阶段，一金属硬掩膜层40形成于硬掩膜14上，一介电层42形成于金属硬掩膜层40上并由对金属硬掩膜层40的材料具有蚀刻选择性的一材料所构成。金属硬掩膜层40由对硬掩膜14的材料具有蚀刻选择性的一材料所构成。介电层42可通过旋涂施加一有机抗蚀层(未予图示)进行图案化，将有机抗蚀层暴露于通过一光掩模投射的一曝光源的一辐射图案中，并通过一化学显影剂进行显影以形成位于介电层12中所形成的对应开口18的预定位置处的开口，然后蚀刻介电层42上呈现的有机抗蚀层。金属硬掩膜层40可当形成开口18时作为一蚀刻停止层。有机抗蚀层在开口18形成于金属硬掩膜层40中位于介电层12所形成的对应开口的预定位置处之后予以剥离。
介电层20与抗蚀层22作为牺牲膜而形成，开口24形成于抗蚀层22中位于在介电层12中所形成的一对应开口的一预定位置，介电层20的一部分填充开口18。在形成抗蚀层22之前，一介电层44作为一附加牺牲膜形成于介电层20上，并由对介电层20以及抗蚀层22的材料具有蚀刻选择性的一材料所构成。如前所述，介电层26作为一牺牲膜形成于抗蚀层22上，以使介电层26的一部分填充开口24。
由对介电层26具有蚀刻选择性的一材料所构成的一介电层46形成于介电层26上。一光阻层48通过旋涂，预烘烤，暴露光阻层于通过一光掩模投射的一曝光源的一辐射图案中，烘烤，以及使用一化学显影剂进行显影以形成开口30于介电层12中所形成的一对应开口的一预定位置处，而使光阻层48形成于介电层26上。
于一实施例中，构成金属抗蚀层40的材料可以是通过PVD或ALD所沉积的氮化钛(TiN)。构成各介电层44,46的材料可以通过CVD所沉积的硅碳氮化物(SiCN)或硅碳氮氧化合物(SiCON)。介电层42可以由一电绝缘体，例如通过化学气相沉积所沉积的氮氧化硅(SiON)、二氧化硅(SiO2)或氮化硅(Si3N4)所组成。于一实施例中，介电层42可以由与硬掩膜14相同的介电材料所组成。
请参考图11，其中相似的元件标号指代图10中的相似特征，于一后续制造阶段，使用一蚀刻化学剂并通过一蚀刻工艺蚀刻在开口30的位置处的介电层46，该蚀刻化学剂相对于有机抗蚀层48的组成材料，选择性移除介电层46的组成材料。开口30通过蚀刻工艺垂直延伸以通过介电层46直至抗蚀层22的顶面。有机抗蚀层48在图案化介电层46的蚀刻工艺期间作为一蚀刻掩膜以添加开口30，介电层26作为一蚀刻停止层。有机抗蚀层48可在后续剥离。
使用相对于介电层46的组成材料，选择性移除介电层26的组成材料的一蚀刻化学剂并通过一清洗或蚀刻工艺以随后剥离位于开口30的位置处的介电层26。开口30通过蚀刻工艺垂直延伸以通过介电层26直至抗蚀层22的顶面。介电层46在图案化介电层26的剥离工艺期间作为一蚀刻掩膜以形成开口30，且抗蚀层22作为一蚀刻停止层。
使用相对于介电层44的组成材料，选择性移除抗蚀层22的组成材料的一蚀刻化学剂并通过一蚀刻工艺以随后蚀刻位于开口30的位置处的抗蚀层22。开口30通过蚀刻工艺垂直延伸以通过抗蚀层22直至介电层44的顶面。介电层46在图案化抗蚀层22的蚀刻工艺期间作为一蚀刻掩膜以形成开口30，且介电层44作为一蚀刻停止层。
请参考图12，其中相似的元件标号指代图11中的相似特征，于一后续制造阶段，使用一化学蚀刻剂并通过一蚀刻工艺移除介电层46以及位于开口30的位置处的介电层44，该蚀刻化学剂相对于介电层20,26的组成材料，选择性移除介电层44,46的组成材料。开口30通过蚀刻工艺垂直延伸以通过介电层44直至介电层20的顶面。介电层26在图案化介电层44的蚀刻工艺期间作为一蚀刻掩膜以形成开口30，且介电层20作为一蚀刻停止层。
请参考图13，其中相似的元件标号指代图12中的相似特征，于一后续制造阶段，介电层26从抗蚀层22剥离，抗蚀层22中的开口24内的介电层26的部分被清除，使用一蚀刻化学剂并通过一清洗或蚀刻工艺蚀刻位于开口30的位置处的介电层20，该蚀刻化学剂相对于介电层42,44的组成材料，选择性移除介电层20,26的组成材料。开口30通过剥离工艺垂直延伸以通过介电层20直至介电层42的顶面。抗蚀层22在图案化介电层20的剥离工艺期间作为一蚀刻掩膜以形成开口30，且介电层42,44作为蚀刻停止层。
使用相对于介电层20和金属硬掩膜层40的组成材料，选择性移除介电层42,44的组成材料的一蚀刻化学剂并通过一蚀刻工艺以蚀刻介电层42,44。开口30通过蚀刻工艺垂直延伸以通过介电层42直至作为一蚀刻停止层的金属硬掩膜40的顶面。开口24通过蚀刻工艺垂直延伸以通过介电层44直至作为一蚀刻停止层的介电层20的顶面。抗蚀层22在图案化介电层42的蚀刻工艺期间作为一蚀刻掩膜以形成开口30，并图案化介电层44以形成开口24。
请参考图14，其中相似的元件标号指代图13中的相似特征，于一后续制造阶段，使用相对于介电层42的组成材料，选择性移除介电层20的组成材料的一蚀刻化学剂并通过一清洗或蚀刻工艺以剥离介电层20。开口24通过剥离工艺垂直延伸以通过介电层20直至介电层42的顶面。然而，开口30未延伸至金属硬掩膜层40的内部。抗蚀层22在图案化介电层20的剥离工艺期间作为一蚀刻掩膜以形成开口30，且介电层42以及金属硬掩膜层40作为蚀刻停止层。
而后，使用相对于金属硬掩膜层40的组成材料，选择性移除介电层42的组成材料的一蚀刻化学剂通过一蚀刻工艺蚀刻介电层42，以使开口24延伸通过介电层42至金属硬掩膜层40的顶面。抗蚀层22在图案化介电层42的蚀刻工艺期间作为一蚀刻掩膜以形成开口24，且金属硬掩膜层40作为一蚀刻停止层。
在制造过程中的这个点上，开口24,30两者均延伸至金属硬掩膜层40的顶面。
请参考图15，其中相似的元件标号指代图14中的相似特征，于一后续制造阶段，使用适合的蚀刻化学剂通过蚀刻及/或剥离工艺以相继移除层22,44,20。介电层20的移除清除了介电层42中的开口18。介电层42中的开口18,24,30现在向硬掩膜层14的一顶面开放。
请参考图16，其中相似的元件标号指代图15中的相似特征，于一后续制造阶段，使用相对于硬掩膜层14的组成材料，选择性移除金属硬掩膜层40的组成材料的一蚀刻化学剂并通过一蚀刻工艺蚀刻金属硬掩膜层40。开口18,24,30通过蚀刻工艺垂直延伸以通过金属硬掩膜层40直至作为一蚀刻停止层的硬掩膜层14的顶面。然后，使用相对于介电层12的组成材料，选择性移除硬掩膜层14的组成材料的一蚀刻化学剂并通过一蚀刻工艺蚀刻硬掩膜层14。金属硬掩膜层40中的开口18,24,30通过蚀刻工艺垂直延伸以通过硬掩膜层14直至作为一蚀刻停止层的介电层12的顶面。
使用相对于金属硬掩膜层40以及硬掩膜层14的材料，选择性移除介电层12的组成材料的一蚀刻化学剂并通过一蚀刻工艺而后蚀刻介电层12，以使开口18,24,30垂直延伸至介电层12中的一给定深度。金属硬掩膜层40以及硬掩膜层14在图案化介电层12的蚀刻工艺期间作为一蚀刻掩膜以形成开口18,24,30。用于蚀刻介电层12的蚀刻工艺可包括一湿化学蚀刻工艺或一干蚀刻工艺，例如RIE。此蚀刻工艺可减小金属硬掩膜层40的厚度。
如上所述，继续执行如图8，9所述工艺以填充开口18,24,30。并非抗蚀层16，而是金属硬掩膜层40通过一干清洗或湿清洗被移除。
如上所述的方法用于集成电路芯片的制造。由此产生的集成电路芯片可由制造商以原始晶圆形式分布(即作为具有多个未封装芯片的一单晶圆)，作为一裸片(bare die)，或以封装的形式。该芯片可与其他芯片、分立式电路元件、及/或信号处理装置集成，作为一中间产品或最终产品的一部分。该最终产品可以是任何包含集成电路芯片的产品，例如具有一中央处理器的计算机产品或智能手机。
本文所提及的术语，如“垂直”、“水平”等，是通过举例的方式，而非通过限制的方式来建立参照体系的。本文所使用的术语“水平”被定义为与一半导体衬底的一常规平面平行的一平面，而不管其实际的三维空间方向。术语“垂直”以及“正向(normal)”是指垂直于水平的一方向，正如刚刚所定义的。术语“横向”是指水平面内的一个方向。诸如“上方”以及“下方”等术语用于表示相对于相对标高的元件或结构之间的相对定位。
一特征“连接”或“耦接”至另一元件或一特征与另一元件“连接”或“耦接”可以是直接连接或耦接该另一元件，或者，可以存在一个或多个中间元件。如果没有中间元件，则一个特征可以“直接连接”或“直接耦接”另一元件。如果存在至少一中间元件，则一个特征可“间接连接”或“间接耦接”另一元件。
已经为了说明的目的而呈现了本发明的各种实施例的描述，但并不旨在穷举或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文选择使用的术语是为了最好地解释实施例的原理，对市场中发现的技术的实际应用或技术改进，或使本领域普通技术人员能够理解本文公开的实施例。

Claims (20)

1.一种形成互连层级的方法，其特征在于，该方法包括：
形成一硬掩膜层于一介电层上；
形成一第一牺牲层于该硬掩膜层上；
形成一第一开口与一第二开口于该第一牺牲层中，并延伸通过该第一牺牲层至该硬掩膜层；
形成一第二牺牲层于该第一牺牲层上；
形成一第一抗蚀层于该第二牺牲层上；以及
形成延伸通过该第一抗蚀层的一第一开口，该第一抗蚀层的该第一开口横向位于该第一牺牲层中的该第一开口以及该第一牺牲层中的该第二开口之间，
其中，该第一抗蚀层由对该硬掩膜层具有可移除选择性的一金属氧化物抗蚀材料所组成。
2.根据权利要求1所述的方法，其特征在于，该方法还包括：
形成一第二抗蚀层于该第一抗蚀层上；以及
形成延伸通过该第二抗蚀层的一开口，该第二抗蚀层的该开口横向位于该第一牺牲层中的该第一开口与该第一抗蚀层中的该第一开口之间。
3.根据权利要求2所述的方法，其特征在于，该第二抗蚀层由金属氧化物抗蚀材料所组成。
4.根据权利要求2所述的方法，其特征在于，该方法还包括：
使该第二抗蚀层中的该开口延伸通过该第一抗蚀层而形成该第一抗蚀层中的一第二开口。
5.根据权利要求4所述的方法，其特征在于，该第二抗蚀层中的该第二开口延伸通过该第一抗蚀层包括：
移除该第二抗蚀层，
其中，当该第二抗蚀层被移除时，该第二开口形成于该第一抗蚀层中。
6.根据权利要求5所述的方法，其特征在于，该方法还包括：
于形成该开口在该第二抗蚀层中之前，形成位于该第一抗蚀层以及该第二抗蚀层之间的一第三牺牲层，该第三牺牲层并包括填充该第一抗蚀层中的该第一开口的一部分；以及
于形成该第二开口在该第一抗蚀层中之后，移除该第二抗蚀层，
其中，当该第二抗蚀层被移除时，该第二抗蚀层中的该开口延伸通过该第一抗蚀层，且该第二抗蚀层对该第三牺牲层具有可移除选择性。
7.根据权利要求1所述的方法，其特征在于，形成该第一开口以及该第二开口于该第一牺牲层中并延伸至该硬掩膜层包括：
暴露该第一牺牲层于通过一光掩模投射的一曝光源的一辐射图案中；以及
于曝光之后，使用一化学显影剂进行显影以形成该第一开口以及该第二开口于该第一牺牲层中。
8.根据权利要求7所述的方法，其特征在于，该第一牺牲层由该金属氧化物抗蚀材料所组成。
9.根据权利要求7所述的方法，其特征在于：
该第二牺牲层位于该第一牺牲层以及该第一抗蚀层之间，该第二牺牲层并具有分别填充该第一牺牲层中该第一开口以及该第一牺牲层中该第二开口的部分，
其中，该第二牺牲层由对该第一抗蚀层以及该第一牺牲层具有可移除选择性的一介电材料所组成。
10.根据权利要求9所述的方法，其特征在于，该方法还包括：
使该第一抗蚀层中的该第一开口延伸通过该第二牺牲层以形成一第三开口于该第一牺牲层中；以及
于形成该第三开口在该第一牺牲层中之后，移除该第一抗蚀层。
11.根据权利要求10所述的方法，其特征在于，该方法还包括：
于移除该第一抗蚀层之后，移除该第二牺牲层，并从该第一牺牲层中的该第一开口与该第一牺牲层中的该第二开口移除该第二牺牲层的该部分。
12.根据权利要求11所述的方法，其特征在于，该方法还包括：
使该第一牺牲层中的该第一开口、该第二开口以及该第三开口同时延伸通过该硬掩膜层而形成多个开口于该硬掩膜层中。
13.根据权利要求12所述的方法，其特征在于，该方法还包括：
使该硬掩膜层中的该多个开口同时延伸通过该介电层而形成多个开口于该介电层中；以及
填充一金属于该介电层中的该多个开口以形成一互连结构的导电特征。
14.根据权利要求1所述的方法，其特征在于：
该第二牺牲层位于该第一牺牲层以及该第一抗蚀层之间，该第二牺牲层并具有分别填充该第一牺牲层的该第一开口以及该第一牺牲层的该第二开口的部分，
其中，该第二牺牲层对该第一抗蚀层以及该第一牺牲层具有可移除选择性。
15.根据权利要求14所述的方法，其特征在于，该方法还包括：
形成位于该第二牺牲层以及该第一抗蚀层之间的一第四牺牲层，
其中，该第四牺牲层对该第一抗蚀层以及该第二牺牲层具有可移除选择性。
16.根据权利要求15所述的方法，其特征在于，该方法还包括：
形成一第二开口于该第一抗蚀层中，该第一抗蚀层的该第二开口横向位于该第一牺牲层中的该第一开口与该第一抗蚀层的该第一开口之间。
17.根据权利要求16所述的方法，其特征在于，该方法还包括：
使该第一抗蚀层中的该第二开口延伸通过该第四牺牲层以形成一第一开口于该第四牺牲层中；以及
使该第四牺牲层中的该第一开口延伸通过该第二牺牲层以形成一第一开口于该第二牺牲层中。
18.根据权利要求17所述的方法，其特征在于，该方法还包括：
使该第一抗蚀层中的该第一开口延伸通过该第四牺牲层以形成一第二开口于该第四牺牲层中，并使该第二牺牲层中的该第一开口延伸通过该第一牺牲层以形成一第三开口于该第一牺牲层中。
19.根据权利要求18所述的方法，其特征在于，该方法还包括：
使该第四牺牲层中的第二开口延伸通过该第二牺牲层以及该第一牺牲层以形成一第四开口于该第一牺牲层中；以及
移除该第二牺牲层，且该第二牺牲层的部分分别填充该第一牺牲层中的该第一开口与该第一牺牲层中的该第二开口。
20.根据权利要求19所述的方法，其特征在于，该方法还包括：
使该第一牺牲层中的该第一开口、该第二开口、该第三开口、以及该第四开口同时延伸至该硬掩膜层内以形成多个开口于该硬掩膜层中；
使该硬掩膜层中的该多个开口同时延伸至该介电层中以形成多个开口于该介电层中；以及
使用一金属填充该介电层中的该多个开口以形成一互连结构的导电特征。
CN201710595439.7A 2016-07-20 2017-07-20 用于形成细间距特征的光刻图案 Expired - Fee Related CN107644834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/214,585 US10504774B2 (en) 2016-07-20 2016-07-20 Lithographic patterning to form fine pitch features
US15/214,585 2016-07-20

Publications (2)

Publication Number Publication Date
CN107644834A CN107644834A (zh) 2018-01-30
CN107644834B true CN107644834B (zh) 2020-12-29

Family

ID=60988130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710595439.7A Expired - Fee Related CN107644834B (zh) 2016-07-20 2017-07-20 用于形成细间距特征的光刻图案

Country Status (3)

Country Link
US (1) US10504774B2 (zh)
CN (1) CN107644834B (zh)
TW (1) TWI655513B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11307500B2 (en) * 2018-10-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing photoresistor layer, method of forming a pattern and method of manufacturing a package
CN111640655B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
KR20220151679A (ko) * 2020-03-10 2022-11-15 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 금속 증착 방법
JP2023524969A (ja) * 2020-05-06 2023-06-14 インプリア・コーポレイション 中間凍結工程による有機金属光パターニング可能層を用いたマルチパターニング
US20220293587A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reduction of photoresist defect

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945431A (zh) * 2002-02-22 2007-04-11 索尼公司 抗蚀剂材料和微加工方法
US20070254474A1 (en) * 2006-04-28 2007-11-01 Hideo Shinomiya Method for manufacturing a semiconductor device
US20140110846A1 (en) * 2012-02-22 2014-04-24 International Business Machines Corporation Dual hard mask lithography process
US9117822B1 (en) * 2014-04-29 2015-08-25 Globalfoundries Inc. Methods and structures for back end of line integration
US20150332954A1 (en) * 2014-05-15 2015-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055543B2 (ja) * 2002-02-22 2008-03-05 ソニー株式会社 レジスト材料及び微細加工方法
US9372402B2 (en) 2013-09-13 2016-06-21 The Research Foundation For The State University Of New York Molecular organometallic resists for EUV
KR102304792B1 (ko) * 2014-12-22 2021-09-27 인텔 코포레이션 교대하는 하드마스크 및 캡슐화 에칭정지 라이너 방식을 이용하여 가이드된 비아들을 갖는 조밀 피치형 도전성 층들에 접촉하는 방법 및 구조물
US9741605B2 (en) 2014-12-29 2017-08-22 Globalfoundries Inc. Reducing defects and improving reliability of BEOL metal fill

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945431A (zh) * 2002-02-22 2007-04-11 索尼公司 抗蚀剂材料和微加工方法
US20070254474A1 (en) * 2006-04-28 2007-11-01 Hideo Shinomiya Method for manufacturing a semiconductor device
US20140110846A1 (en) * 2012-02-22 2014-04-24 International Business Machines Corporation Dual hard mask lithography process
US9117822B1 (en) * 2014-04-29 2015-08-25 Globalfoundries Inc. Methods and structures for back end of line integration
US20150332954A1 (en) * 2014-05-15 2015-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof

Also Published As

Publication number Publication date
TW201804258A (zh) 2018-02-01
US10504774B2 (en) 2019-12-10
US20180025936A1 (en) 2018-01-25
CN107644834A (zh) 2018-01-30
TWI655513B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN107644834B (zh) 用于形成细间距特征的光刻图案
US10763166B2 (en) Self-forming barrier for use in air gap formation
CN107993925B (zh) 一种自对准四重图形技术
US10636698B2 (en) Skip via structures
CN114093812A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
KR20160039525A (ko) 반도체 디바이스용 상호 접속 구조체를 형성하는 방법
US8017517B2 (en) Dual damascene process
JP7348441B2 (ja) 完全自己整合方式を使用するサブトラクティブ相互接続形成
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
KR20160063314A (ko) 2중 패터닝 및 채움 기술들을 통해 상이한 금속 재료들의 평행 배선들을 형성하는 방법들
CN106206283A (zh) 沟槽刻蚀方法及第一金属层制造方法
TW201813038A (zh) 內犧牲間隔件的互連
US10497610B2 (en) Dual photoresist approach to lithographic patterning for pitch reduction
TW201732930A (zh) 半導體裝置之形成方法
US11037821B2 (en) Multiple patterning with self-alignment provided by spacers
TWI677026B (zh) 自對準光刻圖案化
US20030096496A1 (en) Method of forming dual damascene structure
US10784119B2 (en) Multiple patterning with lithographically-defined cuts
US9748139B1 (en) Method of fabricating dual damascene structure
KR100835414B1 (ko) 반도체 소자의 제조 방법
CN117012756A (zh) 半导体结构及其形成方法
CN113972186A (zh) 半导体结构及其制备方法
KR20070064965A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20050064463A (ko) 반도체 미세패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210315

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201229

Termination date: 20210720

CF01 Termination of patent right due to non-payment of annual fee