KR20220151679A - 금속 증착 방법 - Google Patents

금속 증착 방법 Download PDF

Info

Publication number
KR20220151679A
KR20220151679A KR1020227035045A KR20227035045A KR20220151679A KR 20220151679 A KR20220151679 A KR 20220151679A KR 1020227035045 A KR1020227035045 A KR 1020227035045A KR 20227035045 A KR20227035045 A KR 20227035045A KR 20220151679 A KR20220151679 A KR 20220151679A
Authority
KR
South Korea
Prior art keywords
meth
acrylate
trench
conductive metal
depositing
Prior art date
Application number
KR1020227035045A
Other languages
English (en)
Inventor
산제이 말릭
Original Assignee
후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. filed Critical 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Publication of KR20220151679A publication Critical patent/KR20220151679A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • G03F7/0758—Macromolecular compounds containing Si-O, Si-C or Si-N bonds with silicon- containing groups in the side chains
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 개시내용은 전도성 금속을 유전체 막(dielectric film)으로 둘러싸여 있는 트렌치(trench) 또는 홀(hole)에 증착하기 위한 공정에 관한 것이다. 이 공정은, a) 유전체 막을 제공하는 단계; b) 유전체 막의 상단에 레지스트 층을 증착하는 단계; c) 트렌치 또는 홀을 형성하기 위해 화학 방사선(actinic radiation) 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계; d) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및 e) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계를 포함한다.

Description

금속 증착 방법
관련 출원에 대한 상호 참조
본 출원은 2020년 3월 10일자로 출원된 미국 가출원 일련 번호 제62/987,500호에 대한 우선권을 주장하고, 그 내용은 본원에 전부 참조로 포함된다.
반도체 패키징 응용을 위한 유전체 재료의 요구사항은 끊임없이 발전하고 있다. 전자 패키징에서의 추세는 높은 수준의 신뢰성을 유지하면서 더 빠른 처리 속도, 복잡성 증가 및 더 높은 패킹 밀도를 향해 계속 진행되고 있다. 현재와 미래의 패키지 아키텍처는 최대 10개의 재분포 층(redistribution layer)과 높은 패킹 밀도(packing density)를 지원하는 초소형 피처(feature)를 포함한다. 이들 피처는 금속 라인의 너비와 간격, 금속 접촉 비아(metal contact via)의 간격과 직경을 포함한다.
리소그래피 공정은 인터커넥팅 라인과 비아를 위한 패턴을 정의하는 데 사용된다. 금속 라인과 비아를 형성하기 위한 전통적인 방법은 감광성 유전체 재료를 패터닝한 다음, 유전체 층 위에 포토레지스트 재료를 코팅 및 패터닝하고, 패턴에 전도성 금속을 증착하고, 포토레지스트를 제거하는 것을 포함한다. 이러한 세미-애디티브 공정(semi additive process)은 다중레벨 상호연결(multilevel interconnection)을 형성하기 위해 여러 번 반복될 수 있다.
포토레지스트를 제거하면 제조 공정의 복잡성과 비용이 증가하기 때문에 세미 애디티브 공정에는 상당한 단점이 존재한다. 또한 생성된 라인과 비아의 치수는 포토레지스트 및 감광성 유전체 재료의 해상도(resolution)에 의해 제한된다. 최근 몇 년 동안 이러한 해상도 제한이 줄어들고 있지만 2 ㎛ 미만의 피처로 유전체 재료를 패턴화하는 것은 여전히 매우 어렵다.
감광성 또는 광패턴화 가능한 유전체 재료의 현재 세대의 또 다른 주요 단점은 패턴화 능력(patternability)을 부여하는 데 필수적인 극성 작용기의 농도가 높은 것으로 인해 이들의 유전 손실(dielectric loss)(Df)이 비교적 높다는 것이다. 도선(conducting wire) 사이의 간격이 줄어들면 디바이스는 전기 고장에 더 취약해진다는 것이 잘 알려져 있다. 따라서 유전 손실(Df)이 특별히 낮은 재료를 선택하는 것이 중요하다. 차세대 재료에 대한 이상적인 Df 값은 초미세 전도성 피처를 적절하게 절연하고 디바이스에 대해 높은 신뢰성을 제공하기 위해 0.004 미만일 필요가 있다. 그러나 매우 낮은 Df 값을 갖는 일반적인 재료는 극성 작용기가 거의 없거나 전혀 없어서 일반적인 리소그래피 공정 하에 초미세 패턴을 생성하는 데 적합하지 않게 한다.
본 개시내용은 유전체 막에 내장되는 미세 또는 초미세(예를 들어, 2000 nm 미만) 전도성 라인을 생성하기 위한 공정을 기술한다. 이 공정은 유전체 층의 상단에 레지스트 층(고해상도 내화 금속 레지스트(refractory metal resist, RMR) 층 및/또는 규소 함유 레지스트 층을 포함할 수 있음)을 사용한다. RMR 층 또는 규소 함유 레지스트 층의 주요 특징은 약 13 nm(EUV) 내지 약 436 nm(g-라인)의 광 파장 범위에서 높은 투명도(transparency)로 인한 고해상도 및 낮은 유전 상수(약 2~4)를 포함한다. 또한, RMR 층 또는 규소 함유 레지스트 층은 유전체 막에 대한 높은 에칭 선택성(etch selectivity)을 가지므로, 서브 미크론 패턴(sub-micron pattern)을 유전체 막에 효과적으로 전사할 수 있게 한다. RMR 층 또는 규소 함유 레지스트 층은 도금(plating) 공정에 일반적으로 사용되는 화학물질에 우수한 안정성을 가지고 있다. 따라서 미세 또는 초미세 전도성 금속 라인은 그 다음에 밑에 있는 유전체 막에 증착될 수 있다. 전통적인 도금 레지스트와 달리 RMR 또는 규소 함유 레지스트 층은, RMR 또는 규소 함유 레지스트 그 자체가 유전체 재료이기 때문에 제거될 필요가 없다.
일반적으로, 본 개시내용은 미세 또는 초미세 인터커넥팅 라인과 비아를 제조하기 위한 공정을 제공한다. 이 공정은 전도성 금속을 미세 또는 초미세 트렌치(trench)와 홀(hole)에 증착하는 단계를 포함하고, 여기서 트렌치와 홀은 유전체 막으로 둘러싸여 있다.
일부 구현예에서, 공정은 다음의 단계를 포함한다:
a) 유전체 막을 제공하는 단계;
b) 유전체 막의 상단에 내화 금속 레지스트(RMR) 층과 규소 함유 레지스트 층으로 이루어지는 군으로부터 선택되는 레지스트 층을 증착하는 단계;
c) 트렌치 또는 홀을 갖는 패턴을 형성하기 위해 화학 방사선(actinic radiation) 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계;
d) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및
e) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계.
일부 구현예에서, 공정은 다음의 단계를 포함한다:
a) 캐리어 기판(carrier substrate), 내화 금속 레지스트(RMR) 층과 규소 함유 레지스트 층으로 이루어지는 군으로부터 선택되는 레지스트 층, 및 유전체 막을 포함하는 건식 막(dry film)을 제공하는 단계로서, 레지스트 층은 캐리어 기판과 유전체 막 사이에 있는, 단계;
b) 유전체 막이 반도체 기판과 레지스트 층 사이에 있도록 반도체 기판 위에 건식 막을 적층시키는 단계;
c) 캐리어 기판을 제거하는 단계;
d) 트렌치 또는 홀을 갖는 패턴을 형성하기 위해 화학 방사선 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계;
e) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및
f) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계.
구현예는 다음의 특징 중 하나 이상을 포함할 수 있다.
일부 구현예에서, 트렌치 또는 홀은 최대 약 10 미크론(예를 들어, 최대 약 2 미크론 또는 최대 약 0.5 미크론)의 치수를 갖는다.
일부 구현예에서, 공정은 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 포함하는 다중 스택 구조(multi-stacked structure)를 형성하는 단계를 추가로 포함한다.
일부 구현예에서, 유전체 막은 최대 약 0.004의 유전 손실을 갖는다.
일부 구현예에서, 레지스트 층은 약 13 nm 내지 약 436 nm의 광 파장 범위에서 패턴화된다.
일부 구현예에서, 공정은 레지스트 층을 제거하지 않는다.
일부 구현예에서, 유전체 막은 최대 약 4의 유전 상수와 최대 약 0.004의 유전 손실을 갖는 적어도 하나의 중합체를 포함한다.
일부 구현예에서, 내화 금속 레지스트 층은, a) 적어도 하나의 금속 함유 (메트)아크릴레이트 화합물; b) 적어도 하나의 용매; 및 c) 적어도 하나의 개시제를 포함하는 조성물로부터 제조된다.
일부 구현예에서, 규소 함유 레지스트 층은, a) 적어도 하나의 규소 함유 중합체; b) 적어도 하나의 용매; 및 c) 적어도 하나의 광산 발생제(photoacid generator, PAG)를 포함하는 조성물로부터 제조된다.
일부 구현예에서, 레지스트 층은 접촉식 인쇄(contact printing), 스테퍼(stepper), 스캐너(scanner), 레이저 직접 이미징(laser direct imaging, LDI), 또는 레이저 절제(laser ablation)에 의해 패턴화된다.
본원에 정의된 바와 같이, 달리 언급되지 않는 한, 표시된 모든 백분율은 조성물의 총 중량에 대한 중량 백분율인 것으로 이해해야 한다. 달리 언급되지 않는 한, 주위 온도는 약 16 내지 약 27℃인 것으로 정의된다. 본원에 사용된 바와 같이, "층"과 "막"이라는 용어는 교환 가능하게 사용된다.
본원에 사용된 바와 같이, "초미세 트렌치" 또는 "초미세 홀"이라는 용어는 최대 약 2000 나노미터(예를 들어, 최대 약 1500 nm, 최대 약 1000 nm, 최대 약 900 nm, 최대 약 800 nm, 최대 700 nm, 최대 약 600 nm, 또는 최대 약 500 nm)의 치수(예를 들어, 너비, 길이 또는 깊이)를 갖는 트렌치 또는 홀을 의미한다. 본원에 사용된 바와 같이, "미세 트렌치" 또는 "미세 홀"이라는 용어는 최대 약 10 ㎛(예를 들어, 최대 약 9 ㎛, 최대 약 8 ㎛, 최대 약 7 ㎛, 최대 약 6 ㎛, 최대 약 5 ㎛, 최대 약 4 ㎛, 또는 최대 약 3 ㎛)의 치수(예를 들어, 너비, 길이 또는 깊이)를 갖는 트렌치 또는 홀을 의미한다.
본원에 사용된 바와 같이, 초저 유전 손실은 최대 약 0.004(예를 들어, 최대 약 0.002, 최대 약 0.001, 최대 약 0.0009, 최대 약 0.0008, 최대 약 0.0006, 최대 약 0.0005, 최대 약 0.0004, 또는 최대 약 0.0002)의 유전 손실을 의미한다.
본 개시내용의 일부 구현예는 다음의 공정을 기술한다:
a) (예를 들어, 반도체 기판 위에) 유전체 막을 제공하는 단계;
b) 유전체 막의 상단에 내화 금속 레지스트(RMR) 층과 규소 함유 레지스트 층으로 이루어지는 군으로부터 선택되는 레지스트 층을 증착하는 단계;
c) 트렌치 또는 홀(예를 들어, 미세 또는 초미세 트렌치 또는 홀)을 갖는 패턴을 형성하기 위해 화학 방사선 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계;
d) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및
e) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계.
일부 구현예에서, 본 개시내용의 유전체 막은 최대 약 4(예를 들어, 최대 약 3.8, 최대 약 3.6, 최대 약 3.4, 또는 최대 약 3.2) 및/또는 적어도 약 2(예를 들어, 적어도 약 2.2, 적어도 약 2.4, 적어도 약 2.6, 또는 적어도 약 2.8)의 유전 상수를 갖는 중합체 막이다. 일부 구현예에서, 본 개시내용의 유전체 막 또는 유전체 막 중의 유전체 중합체는 최대 약 0.004(예를 들어, 최대 약 0.003, 최대 약 0.002 또는 최대 약 0.001, 최대 약 0.0009, 최대 약 0.0008, 최대 약 0.0006, 최대 약 0.0004, 또는 최대 약 0.0002) 및/또는 적어도 약 0.0001(예를 들어, 적어도 약 0.0002, 적어도 약 0.0004, 적어도 약 0.0006, 적어도 약 0.0008, 또는 적어도 약 0.0009)의 유전 손실을 갖는다.
일부 구현예에서, 본 개시내용의 유전체 막은 적어도 하나의 유전체 중합체를 함유하는 유전체 막 형성 조성물로부터 제조될 수 있다. 이 조성물은 감광성이거나 비감광성일 수 있다. 유전체 중합체는 열경화성 또는 열가소성 중합체일 수 있다. 유전체 막 형성 조성물은 촉매, 개시제, 가교제, 접착 촉진제, 계면활성제, 가소제, 부식 억제제, 염료, 착색제, 무기 충전제, 및 유기 충전제와 같은 하나 이상의 다른 성분을 선택적으로 가질 수 있다. 촉매와 개시제는 감광성이거나 감열성(thermally sensitive)일 수 있다.
일부 구현예에서, 유전체 중합체는 폴리이미드, 폴리이미드 전구체 중합체, 폴리벤족사졸, 폴리벤족사졸 전구체 중합체, 폴리아미드이미드, (메트)아크릴레이트 중합체, 에폭시 중합체, 폴리우레탄, 폴리아미드, 폴리에스테르, 폴리에테르, 노볼락 수지, 폴리시클로올레핀, 폴리이소프렌, 폴리페놀, 폴리올레핀, 벤조시클로부텐 수지, 다이아몬도이드(diamondoid), 폴리스티렌, 폴리카보네이트, 시아네이트 에스테르 수지, 폴리실록산, 공중합체 및 이들의 혼합물로 이루어지는 군으로부터 선택된다. 공중합체, 삼량체, 사량체 등이 유사하게 사용될 수 있다는 것을 (예를 들어, 폴리스티렌-코-부타디엔) 이해해야 한다.
일부 구현예에서, 유전체 막은 다음 단계를 함유하는 공정에 의해 본 개시내용의 유전체 막 형성 조성물로부터 제조된다:
a) 본원에 기술된 유전체 막 형성 조성물을 기판 위에 코팅하여 유전체 막을 형성하는 단계; 및
b) 약 50℃ 내지 약 150℃의 온도에서 약 20초 내지 약 600초 동안 유전체 막을 선택적으로 베이킹하는 단계.
유전체 막을 제조하기 위한 코팅 방법은, (1) 스핀 코팅(spin coating), (2) 스프레이 코팅(spray coating), (3) 롤 코팅(roll coating), (4) 로드 코팅(rod coating), (5) 회전 코팅(rotation coating), (6) 슬릿 코팅(slit coating), (7) 압축 코팅(compression coating), (8) 커튼 코팅(curtain coating), (9) 다이 코팅(die coating), (10) 와이어 바 코팅(wire bar coating), (11) 나이프 코팅(knife coating), 및 (12) 건식 막의 적층(lamination)을 포함하지만 이에 제한되지는 않는다. (1) ~ (11)의 경우, 유전체 막 형성 조성물은 전형적으로 용액의 형태로 제공된다. 당업자는 코팅 유형에 기초하여 적절한 용매 유형과 용매 농도를 선택할 것이다.
기판(예를 들어, 반도체 기판)은 다양한 치수의 웨이퍼 또는 패널과 같은 원형, 정사각형 또는 직사각형 형상을 가질 수 있다. 적합한 기판의 예는 에폭시 성형 화합물(epoxy molded compound, EMC), 규소, 유리, 구리, 스테인리스강, 구리 피복 적층판(copper cladded laminate, CCL), 알루미늄, 산화규소 및 질화규소이다. 기판에는 표면 부착되거나 내장된 칩, 염료 또는 패키지가 있을 수 있다. 기판은 스퍼터링되거나 시드 층(seed layer)과 패시베이션 층(passivation layer)의 조합으로 사전 코팅될 수 있다.
일부 구현예에서, 기판은 건식 막을 제조하는 데 사용되는 캐리어 기판일 수 있다. 이러한 구현예에서, 기판은 가요성일 수 있고 중합체 막(예를 들어, 폴리이미드, PEEK, 폴리카보네이트 또는 폴리에스테르 막)일 수 있다.
본 개시내용의 유전체 막의 두께는 특별히 제한되지 않는다. 일부 구현예에서, 유전체 막은 적어도 약 1 미크론(예를 들어, 적어도 약 2 미크론, 적어도 약 3 미크론, 적어도 약 4 미크론, 적어도 약 5 미크론, 적어도 약 6 미크론, 적어도 약 8 미크론, 적어도 약 10 미크론, 적어도 약 15 미크론, 적어도 약 20 미크론, 또는 적어도 약 25 미크론) 및/또는 최대 약 100 미크론(예를 들어, 최대 약 90 미크론, 최대 약 80 미크론, 최대 약 70 미크론, 최대 약 60 미크론, 최대 약 50 미크론, 최대 약 40 미크론, 또는 최대 약 30 미크론)의 막 두께를 갖는다. 일부 구현예에서, 유전체 막은 최대 약 5 미크론(예를 들어, 최대 약 4.5 미크론, 최대 약 4 미크론, 최대 약 3.5 미크론, 최대 약 3 미크론, 최대 약 2.5 미크론, 또는 최대 약 2 미크론)의 막 두께를 갖는다.
일부 구현예에서, 본원에 기술된 내화 금속 레지스트(RMR) 층은, a) 적어도 하나의 금속 함유 (메트)아크릴레이트 화합물; b) 적어도 하나의 개시제; 및 c) 적어도 하나의 용매를 함유하는 RMR 형성 조성물로부터 제조될 수 있다. 본원에 사용된 바와 같이, "(메트)아크릴레이트"라는 용어는 아크릴레이트 화합물과 메타크릴레이트 화합물 둘 모두를 포함한다. 일부 구현예에서, RMR 형성 조성물은 촉매, 개시제, 가교제, 접착 촉진제, 계면활성제, 가소제, 부식 억제제, 염료, 착색제, 무기 충전제, 및 유기 충전제와 같은 하나 이상의 다른 성분을 선택적으로 가질 수 있다.
본 개시내용의 금속 함유 (메트)아크릴레이트(MCA)는 구조 I로 표시될 수 있고:
MR1 xR2 y
(구조 I)
상기 식에서, 각각의 R1은 독립적으로 (메트)아크릴레이트 함유 유기기이고; 각각의 R2는 알콕시드, 티올레이트, 알킬, 아릴, 카르복실, β-디케토네이트, 시클로펜타디에닐 및 옥소로 이루어지는 군으로부터 독립적으로 선택되고; x는 1, 2, 3 또는 4이고, y는 0, 1, 2 또는 3이고 x + y = 4이고; M은 Ti, Zr 또는 Hf이다.
본 개시내용에서 MCA에 유용한 적합한 금속 원자(M)는 티타늄, 지르코늄 및 하프늄을 포함한다.
(메트)아크릴레이트 함유 유기기(R1)의 적합한 예는 (메트)아크릴레이트, 카르복시에틸 (메트)아크릴레이트, 및 2-히드록시에틸 (메트)아크릴레이트를 포함하지만 이에 제한되지는 않는다.
R2의 적합한 예는 에톡시드, 1-프로폭시드, 2-프로폭시드, 1-부톡시드, 2-부톡시드, 1-펜톡시드, 2-에틸헥소시드, 1-메틸-2-프로폭시드, 2-메톡시에톡시드, 2-에톡시에톡시드, 4-메틸-2-펜톡시드, 2-프로폭시에톡시드, 및 2-부톡시에톡시드, 메틸 티올레이트, 네오펜틸, 페닐, 시클로펜타디엔 및 산소를 포함하지만 이에 제한되지는 않는다.
적합한 MCA의 예는 티타늄 테트라(메트)아크릴레이트, 지르코늄 테트라(메트)아크릴레이트, 하프늄 테트라(메트)아크릴레이트, 티타늄 부톡시드 트리(메트)아크릴레이트, 티타늄 (메트)아크릴옥시에틸아세토아세테이트 트리이소프로폭시드, 티타늄 트리스(2-에틸헥사노에이트)(카르복시에틸(메트)아크릴레이트), 티타늄 디부톡시드 디(메트)아크릴레이트, 티타늄 트리부톡시드(메트)아크릴레이트, 티타늄 옥사이드 디(메트)아크릴레이트, 지르코늄 부톡시드 트리(메트)아크릴레이트, 지르코늄 디부톡시드 디(메트)아크릴레이트, 지르코늄 트리부톡시드(메트)아크릴레이트, 지르코늄 옥사이드 디(메트)아크릴레이트, 하프늄 부톡시드 트리(메트)아크릴레이트, 하프늄 디부톡시드 디(메트)아크릴레이트, 하프늄 트리부톡시드(메트)아크릴레이트, 하프늄 옥사이드 디(메트)아크릴레이트, 티타늄(2,4-펜탄디오네이트)트리(카르복시에틸(메트)아크릴레이트), 티타늄 테트라(카르복시에틸(메트)아크릴레이트), 지르코늄 테트라(카르복시에틸(메트)아크릴레이트), 하프늄 테트라(카르복시에틸(메트)아크릴레이트), 티타늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 티타늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 티타늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 티타늄 옥사이드 디(카르복시에틸(메트)아크릴레이트), 지르코늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 지르코늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 지르코늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 지르코늄 옥사이드 디(카르복시에틸(메트)아크릴레이트), 지르코늄 비스(2-에틸헥사노에이트) 디(카르복시에틸(메트)아크릴레이트), 지르코늄 비스(2,4-펜탄디오네이트) 디(카르복시에틸(메트)아크릴레이트), 하프늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 하프늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 하프늄 트리부톡시드(카르복시에틸(메트)아크릴레이트) 또는 하프늄 옥사이드 디(카르복시에틸(메트)아크릴레이트)를 포함하지만 이에 제한되지는 않는다.
일반적으로, MCA의 (메트)아크릴레이트 기는 MCA가 RMR 형성 조성물에 존재하는 하나 이상의 개시제에 의해 생성될 수 있는 자유 라디칼에 의해 유도되는 RMR 층의 가교에 참여할 수 있도록 충분히 반응성이 있다. 가교 또는 중합은 RMR 형성 조성물에서 적어도 2종의 MCA 사이에 또는 적어도 하나의 MCA와 적어도 하나의 비-MCA 가교제 사이에 일어날 수 있다.
일부 구현예에서, 금속 함유 (메트)아크릴레이트 화합물(MCA)의 양은 RMR 형성 조성물의 전체 중량의 적어도 약 2 중량%(예를 들어, 적어도 약 5 중량%, 적어도 약 10 중량%, 적어도 약 15 중량%, 적어도 약 20 중량%, 또는 적어도 약 25 중량%) 및/또는 최대 약 60 중량%(예를 들어, 최대 약 55 중량%, 적어도 약 50 중량%, 적어도 약 45 중량%, 적어도 약 40 중량%, 또는 최대 약 35 중량%)이다.
RMR 형성 조성물의 용매 및 농도는 코팅 방법 및 MCA 용해도에 기초하여 선택될 수 있다. 용매의 특정한 예는 아세톤, 2-부탄온, 3-메틸-2-부탄온, 4-히드록시-4-메틸-2-펜탄온, 4-메틸-2-펜탄온, 2-헵탄온, 시클로펜탄온, 시클로헥사논, 1-메톡시-2-프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 에틸렌 글리콜 모노이소프로필 에테르, 2-프로폭시에탄올, 2-부톡시에탄올, 4-메틸-2-펜탄올, 트리프로필렌 글리콜, 테트라에틸렌 글리콜, 2-에톡시에틸 에테르, 2-부톡시에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 시클로펜틸 메틸 에테르, 1-메톡시-2-프로필 아세테이트, 2-에톡시에틸 아세테이트, 1,2-디메톡시에탄 에틸 아세테이트, 셀로솔브 아세테이트, 메틸 락테이트, 에틸 락테이트, 에틸 아세테이트, 프로필 아세테이트, n-부틸 아세테이트, 메틸 피루베이트, 에틸 피루베이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, γ-부티로락톤, 프로필렌 카보네이트, 부틸렌 카보네이트, 테트라하이드로퓨란, 2-메틸 테트라하이드로퓨란, 테트라하이드로푸르푸릴 알코올, N-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸 설폭시드, 디아세톤 알코올, 1,4-디옥산, 메탄올, 에탄올, 1-프로판올, 2-프로판올 및 1-부탄올을 포함하지만 이에 제한되지는 않는다.
일부 구현예에서, 용매의 양은 RMR 형성 조성물의 전체 중량의 적어도 약 40 중량%(예를 들어, 적어도 약 45 중량%, 적어도 약 50 중량%, 적어도 약 55 중량%, 적어도 약 60 중량%, 또는 적어도 약 65 중량%) 및/또는 최대 약 98 중량%(예를 들어, 최대 약 95 중량%, 최대 약 90 중량%, 최대 약 85 중량%, 최대 약 80 중량%, 또는 최대 약 75 중량%)이다.
RMR 형성 조성물의 개시제는 광개시제 또는 열 개시제일 수 있다. 광개시제의 특정한 예는 1,8-옥탄디온, 1,8-비스[9-(2-에틸헥실)-6-니트로-9H-카바졸-3-일]-1,8-비스(O-아세틸옥심), 2-히드록시-2-메틸-1-페닐프로판-1-온, 1-히드록시시클로헥실 페닐 케톤(BASF의 Irgacure 184), 1-히드록시시클로헥실페닐케톤과 벤조페논의 블렌드(BASF의 Irgacure 500), 2,4,4-트리메틸펜틸 포스핀 옥사이드(BASF의 Irgacure 1800, 1850, 및 1700), 2,2-디메톡실-2-아세토페논(BASF의 Irgacure 651), 비스(2,4,6-트리메틸 벤조일)페닐 포스핀 옥사이드(BASF의 Irgacure 819), 2-메틸-1-[4-(메틸티오)페닐]-2-모르포리노프로판-1-온(BASF의 Irgacure 907), (2,4,6-트리메틸벤조일)디페닐 포스핀 옥사이드(BASF의 Lucerin TPO), 2-(벤조일옥시이미노)-1-[4-(페닐티오)페닐]-1-옥탄온(BASF의 Irgacure OXE-01), 1-[9-에틸-6-(2-메틸벤조일)-9H-카바졸-3-일]에탄온 1-(O-아세틸옥심)(BASF의 Irgacure OXE-2), 에톡시(2,4,6-트리메틸벤조일)페닐 포스핀 옥사이드(BASF의 Lucerin TPO-L), 포스핀 옥사이드, 히드록시 케톤 및 벤조페논 유도체의 블렌드(Arkema의 ESACURE KTO46), 2-히드록시-2-메틸-1-페닐프로판-1-온(Merck의 Darocur 1173), NCI-831(ADEKA Corp.), NCI-930(ADEKA Corp.), N-1919(ADEKA Corp.), 벤조페논, 2-클로로티오잔톤, 2-메틸티오잔톤, 2-이소프로필티오잔톤, 벤조디메틸 케탈, 1,1,1-트리클로로아세토페논, 디에톡시아세토페논, m-클로로아세토페논, 프로피오페논, 안트라퀴논, 디벤조수베론 등을 포함하지만 이에 제한되지는 않는다.
일부 구현예에서, 감광제가 193 내지 405 nm의 파장 범위의 광을 흡수할 수 있는 RMR 형성 조성물에 감광제가 사용될 수 있다. 감광제의 예는 9-메틸안트라센, 안트라센메탄올, 아세나프틸렌, 티오잔톤, 메틸-2-나프틸 케톤, 4-아세틸비페닐 및 1,2-벤조플루오렌을 포함하지만 이에 제한되지는 않는다.
열 개시제의 특정한 예는 벤조일 퍼옥사이드, 시클로헥사논 퍼옥사이드, 라우로일 퍼옥사이드, tert-아밀 퍼옥시벤조에이트, tert-부틸 하이드로퍼옥사이드, 디(tert-부틸)퍼옥사이드, 디쿠밀 퍼옥사이드, 큐멘 하이드로퍼옥사이드, 숙신산 퍼옥사이드, 디(n-프로필)퍼옥시디카보네이트, 2,2-아조비스(이소부티로니트릴), 2,2-아조비스(2,4-디메틸발레로니트릴), 디메틸-2,2-아조비스이소부티레이트, 4,4-아조비스(4-시아노펜탄산), 아조비스시클로헥산카르보니트릴, 2,2-아조비스(2-메틸부티로니트릴) 등을 포함하지만 이에 제한되지는 않는다.
일부 구현예에서, 개시제의 양은 RMR 형성 조성물의 전체 중량의 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.5 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 또는 적어도 약 3 중량%) 및/또는 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 최대 약 6 중량%, 또는 최대 약 5 중량%)이다.
일부 구현예에서, 본원에 기술된 규소 함유 레지스트 층은, a) 적어도 하나의 규소 함유 중합체; b) 적어도 하나의 용매(본원에 기술된 것과 같은); 및 c) 적어도 하나의 광산 발생제(PAG)를 함유하는 규소 함유 레지스트 형성 조성물로부터 제조될 수 있다.
전자 빔, ArF 엑시머 레이저 및 KrF 엑시머 레이저 범위의 노출원(exposure source)의 활성 방사선(active radiation)의 영향하에 산을 생성하는 임의의 적합한 광산 발생제, 특히 니트로벤질 에스테르와 오늄 설포네이트 염은, 본원에 기술된 규소 함유 중합체와 함께 사용되어 감방사선성(radiation-sensitive) 포토레지스트 조성물을 제조할 수 있다.
적합한 오늄 설포네이트 염은 아릴 설포늄 및 요오도늄 설포네이트, 특히 트리아릴 설포늄 및 요오도늄 설포네이트를 포함할 수 있다. 설포늄 또는 요오도늄 부분(moiety)의 아릴기는 페닐 또는 나프틸과 같은 치환되거나 비치환된 아릴기일 수 있고, 이들 각각은 할로겐, C1-4 알킬, C1-4 알콕시, -OH, 및/또는 니트로 치환기와 같은 하나 이상의 치환기로 선택적으로 치환된다. 아릴기 또는 각 아릴기 상의 치환기는 동일하거나 상이할 수 있다.
광산 발생제의 음이온은 지방족, 지환족, 탄소고리-방향족, 헤테로고리-방향족 또는 아릴지방족 설폰산과 같은 적합한 유기 설폰산의 임의의 적합한 음이온일 수 있다. 이들 음이온은 치환되거나 비치환될 수 있다. 부분적으로 플루오린화되거나 과플루오린화된 설폰산 유도체 또는 각 산기(acid group)에 인접한 위치의 치환된 설폰산 유도체가 바람직하다. 치환기의 예는 할로겐(예를 들어, F 또는 Cl), 알킬(예를 들어, 메틸, 에틸 또는 n-프로필) 및 알콕시(예를 들어, 메톡시, 에톡시 또는 n-프로폭시)를 포함한다.
바람직하게는, 광산 발생제의 음이온은 플루오린화 알킬 설포네이트 음이온과 같이 부분적으로 플루오린화되거나 과플루오린화된 설폰산으로부터의 1가 음이온이다.
적합한 오늄 염의 특정한 예는 트리페닐 설포늄 브롬화물, 트리페닐 설포늄 염화물, 트리페닐 설포늄 요오드화물, 트리페닐설포늄 메탄 설포네이트, 트리페닐설포늄 트리플루오로메탄 설포네이트, 트리페닐설포늄 헥사플루오로-프로판 설포네이트, 트리페닐설포늄 노나플루오로부탄 설포네이트, 트리페닐설포늄 페닐 설포네이트, 트리페닐설포늄 4-메틸페닐 설포네이트, 트리페닐설포늄 4-메톡시페닐 설포네이트, 트리페닐설포늄 4-클로로페닐 설포네이트, 트리페닐설포늄 캠퍼설포네이트, 4-메틸페닐-디페닐설포늄 트리플루오로메탄 설포네이트, 비스(4-메틸페닐)-페닐설포늄 트리플루오로메탄 설포네이트, 트리스-4-메틸페닐설포늄 트리플루오로메탄 설포네이트, 4-tert-부틸페닐-디페닐설포늄 트리플루오로메탄 설포네이트, 4-메톡시페닐-디페닐설포늄 트리플루오로메탄 설포네이트, 메시틸-디페닐설포늄 트리플루오로메탄 설포네이트, 4-클로로페닐디페닐-설포늄 트리플루오로메탄 설포네이트, 비스-(4-클로로페닐)-페닐설포늄 트리플루오로-메탄 설포네이트, 트리스-(4-클로로페닐)설포늄 트리플루오로메탄 설포네이트, 4-메틸-페닐-디페닐설포늄 헥사플루오로프로판 설포네이트, 비스(4-메틸페닐)-페닐-설포늄 헥사플루오로프로판 설포네이트, 트리스-4-메틸페닐설포늄 헥사플루오로-프로판 설포네이트, 4-tert-부틸페닐-디페닐설포늄 헥사플루오로프로판 설포네이트, 4-메톡시페닐-디페닐설포늄 헥사플루오로프로판 설포네이트, 메시틸-디페닐-설포늄 헥사플루오로프로판 설포네이트, 메시틸-디페닐설포늄 노나플루오로옥탄 설포네이트, 메시틸-디페닐설포늄 퍼플루오로부탄 설포네이트, 4-클로로페닐-디페닐설포늄 헥사플루오로프로판 설포네이트, 비스-(4-클로로페닐)-페닐설포늄 헥사플루오로프로판 설포네이트, 트리스-(4-클로로페닐) 설포늄 헥사플루오로프로판 설포네이트, 디페닐요오도늄 트리플루오로메탄 설포네이트, 디페닐요오도늄 헥사플루오로프로판 설포네이트, 디페닐요오도늄 4-메틸페닐 설포네이트, 비스-(4-tert-부틸페닐)요오도늄 트리플루오로메탄 설포네이트, 비스-(4-tert-부틸-페닐)요오도늄 헥사플루오로프로판 설포네이트, 비스-(4-시클로헥실페닐)요오도늄 트리플루오로메탄 설포네이트, 트리스(4-tert-부틸페닐)설포늄 퍼플루오로옥탄 설포네이트, 및 비스-(4-시클로헥실페닐)요오도늄 헥사플루오로프로판 설포네이트를 포함한다. 바람직한 예는 트리페닐 설포늄 트리플루오로메탄 설포네이트(트리페닐 설포늄 트리플레이트)이다.
일부 구현예에서, PAG의 양은 규소 함유 레지스트 형성 조성물의 전체 중량의 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.5 중량%, 적어도 약 1 중량%, 적어도 약 2 중량%, 또는 적어도 약 3 중량%) 및/또는 최대 약 10 중량%(예를 들어, 최대 약 9 중량%, 최대 약 8 중량%, 최대 약 7 중량%, 최대 약 6 중량%, 최대 약 5 중량%, 최대 약 4 중량%, 최대 약 3 중량%, 최대 약 2 중량%, 또는 최대 약 1 중량%)이다.
규소 함유 중합체의 일례는 다음 4개의 단량체 반복 단위를 함유하는 사량체이다:
Figure pct00001
Figure pct00002
상기 식에서 n은 1 내지 5의 정수이고, R1은 메틸 또는 트리메틸실록시기이고; R2는 tert-부틸기이고; R3과 R4는 각각 독립적으로 수소 또는 메틸기로부터 선택된다. 바람직하게는, n은 1과 같다.
일부 구현예에서, 규소 함유 중합체는 다음 단량체 중 하나 이상의 중합에 의해 제조될 수 있다:
Figure pct00003
,
Figure pct00004
, 및
Figure pct00005
적합한 규소 함유 중합체의 다른 예는 미국 특허 번호 제6929897호, 제6916543호 및 제6165682호에 기술되어 있고, 이들은 본원에 참조로 포함된다.
일부 구현예에서, 규소 함유 중합체의 양은 규소 함유 레지스트 형성 조성물의 전체 중량의 적어도 약 1 중량%(예를 들어, 적어도 약 2 중량%, 적어도 약 5 중량%, 적어도 약 8 중량%, 적어도 약 10 중량%, 또는 적어도 약 12 중량%) 및/또는 최대 약 30 중량%(예를 들어, 최대 약 27 중량%, 최대 약 25 중량%, 최대 약 23 중량%, 최대 약 20 중량%, 또는 최대 약 15 중량%)이다.
일부 구현예에서, 용매의 양은 규소 함유 레지스트 형성 조성물의 전체 중량의 적어도 약 60 중량%(예를 들어, 적어도 약 65 중량%, 적어도 약 70 중량%, 적어도 약 75 중량%, 적어도 약 80 중량%, 또는 적어도 약 85 중량%) 및/또는 최대 약 98 중량%(예를 들어, 최대 약 96 중량%, 최대 약 95 중량%, 최대 약 94 중량%, 최대 약 92 중량%, 최대 약 90 중량%, 또는 최대 약 85 중량%)이다.
레지스트 층은, (1) 스핀 코팅, (2) 스프레이 코팅, (3) 롤 코팅, (4) 로드 코팅, (5) 회전 코팅, (6) 슬릿 코팅, (7) 압축 코팅, (8) 커튼 코팅, (9) 다이 코팅, (10) 와이어 바 코팅, (11) 나이프 코팅, 및 (12) 건식 막의 적층에 의해 형성될 수 있다. (1) ~ (11)의 경우, 레지스트 층을 제조하는 데 사용되는 레지스트 형성 조성물은 전형적으로 용액의 형태로 제공된다. 당업자는 코팅 유형에 기초하여 적절한 용매 유형과 용매 농도를 선택할 것이다.
일부 구현예에서, 코팅된 레지스트 층은 약 40℃ 내지 약 120℃의 온도에서 약 1분 내지 약 10분 동안 선택적으로 베이킹될 수 있다.
일부 구현예에서, 레지스트 층은 적어도 약 0.1 미크론(예를 들어, 적어도 약 0.2 미크론, 적어도 약 0.4 미크론, 적어도 약 0.6 미크론, 또는 적어도 약 0.8 미크론) 및/또는 최대 약 3.0 미크론(예를 들어, 최대 약 2.5 미크론, 최대 약 2.0 미크론, 최대 약 1.5 미크론, 또는 최대 약 1.0 미크론)의 막 두께를 갖는다.
일부 구현예에서, 레지스트 층은 최대 약 4(예를 들어, 최대 약 3.8, 최대 약 3.6, 최대 약 3.4, 또는 최대 약 3.2) 및/또는 적어도 약 2(예를 들어, 적어도 약 2.2, 적어도 약 2.4, 적어도 약 2.6, 또는 적어도 약 2.8)의 유전 상수를 갖는 유전체 막이다.
일부 구현예에서, 건식 막(예를 들어, 레지스트 층(예를 들어, RMR 층 또는 규소 함유 레지스트 층)과 유전체 층을 함유하는 이중층 건식 막)의 적층은 반도체 기판 위에 레지스트 층과 유전체 층을 코팅하는 데 사용된다. 일부 구현예에서, 적합한 이중층 건식 막을 생성하기 위해, 레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)을 먼저 적합한 캐리어 기판 위에 코팅하고 건조시킨 다음, 레지스트의 상단에 유전체 막을 코팅하여 이중층 건식 막을 얻는다. 그 다음에, 당업자에게 알려진 적층 공정을 사용하여 이러한 이중층 막이 반도체 기판 위에 적층될 수 있다.
일부 구현예에서, 상술한 적층 공정에 사용되는 적층 온도는 적어도 약 50℃(예를 들어, 적어도 약 55℃, 적어도 약 60℃, 적어도 약 65℃, 적어도 약 70℃, 적어도 약 75℃, 또는 적어도 약 80℃) 내지 최대 약 120℃(예를 들어, 최대 약 115℃, 최대 약 110℃, 최대 약 105℃, 최대 약 100℃, 최대 약 95℃, 또는 최대 약 90℃)이다. 캐리어 기판은 패터닝 단계 전 또는 후에 제거될 수 있다.
일부 구현예에서, 캐리어 기판은 막의 표면을 수정하기 위해 선택적으로 처리를 거친 단층 또는 다층 플라스틱 막이다. 캐리어 기판의 특정한 예로, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트, 폴리프로필렌, 폴리에틸렌, 셀룰로오스 트리-아세테이트, 셀룰로오스 디-아세테이트, 폴리(메타)아크릴산 알킬 에스테르, 폴리(메타)아크릴산 에스테르 공중합체, 폴리염화비닐, 폴리비닐 알코올, 폴리카보네이트, 폴리스티렌, 셀로판, 폴리염화비닐 공중합체, 폴리아미드, 폴리이미드, 염화비닐-아세트산비닐 공중합체, 폴리테트라플루오로에틸렌, 폴리트리플루오로에틸렌 등과 같은 다양한 플라스틱 막이 있을 수 있다.
레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)의 패터닝은 접촉식 인쇄, 스테퍼, 스캐너, 레이저 직접 이미징(LDI), 또는 레이저 절제에 의해 이루어질 수 있다. 일부 구현예에서, 패터닝은 10,600 nm 내지 13.5 nm 범위의 파장에서 작동하는 레이저에 직접 노출시키거나 마스크(mask)를 통해 436 nm 내지 13.5 nm 범위에서 작동하는 광원에 노출시켜 수행될 수 있다.
노출 후, 레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)은 선택적으로 적어도 약 50℃(예를 들어, 적어도 약 55℃, 적어도 약 60℃, 또는 적어도 약 65℃) 내지 최대 약 100℃(예를 들어, 최대 약 95℃, 또는 최대 약 90℃, 최대 약 85℃, 최대 약 80℃, 최대 약 75℃, 또는 최대 약 70℃)로, 적어도 약 60초(예를 들어, 적어도 약 65초 또는 적어도 약 70초) 내지 최대 약 600초(예를 들어, 최대 약 480초, 최대 약 360초, 최대 약 240초, 최대 약 180초, 최대 약 120초 또는 최대 약 90초) 동안 열 처리될 수 있다. 열 처리는 일반적으로 핫 플레이트 또는 오븐을 사용하여 수행된다.
노출 및 선택적인 열 처리 후, 레지스트 층이 RMR 층을 포함하는 경우, RMR 층은 현상제를 사용하여 노출되지 않은 부분을 제거하도록 현상되어 릴리프 패턴(relief pattern)을 제공할 수 있다. 현상은, 예를 들어, 침지(immersion) 방법이나 분무(spraying) 방법에 의해 실행될 수 있다. 적합한 현상제는 아세톤, 2-부탄온, 3-메틸-2-부탄온, 4-히드록시-4-메틸-2-펜탄온, 4-메틸-2-펜탄온, 2-헵탄온, 시클로펜탄온, 시클로헥사논, 1-메톡시-2-프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 에틸렌 글리콜 모노이소프로필 에테르, 2-프로폭시에탄올, 2-부톡시에탄올, 4-메틸-2-펜탄올, 트리프로필렌 글리콜, 테트라에틸렌 글리콜, 2-에톡시에틸 에테르, 2-부톡시에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 시클로펜틸 메틸 에테르, 1-메톡시-2-프로필 아세테이트, 2-에톡시에틸 아세테이트, 1,2-디메톡시에탄 에틸 아세테이트, 셀로솔브 아세테이트, 메틸 락테이트, 에틸 락테이트, 에틸 아세테이트, 프로필 아세테이트, n-부틸 아세테이트, 메틸 피루베이트, 에틸 피루베이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, γ-부티로락톤, 프로필렌 카보네이트, 부틸렌 카보네이트, 테트라하이드로퓨란, 2-메틸 테트라하이드로퓨란, 테트라하이드로푸르푸릴 알코올, N-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸 설폭시드, 디아세톤 알코올, 1,4-디옥산, 메탄올, 에탄올, 1-프로판올, 2-프로판올 및 1-부탄올을 포함하지만 이에 제한되지는 않는다.
레지스트 층이 규소 함유 레지스트 층을 포함하는 경우, 규소 함유 레지스트 층은 대안적으로 수산화테트라메틸암모늄(TMAH)의 희석 용액에 의해 현상될 수 있다. 전형적으로, 0.5 내지 3의 노말 농도(normality)의 TMAH 용액이 릴리프 패턴을 제공하는 데 사용된다.
대안적으로, 패터닝은 레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)을 전자 빔 또는 x-선의 공급원에 노출시켜 이루어질 수 있다. 본 개시내용의 한 가지 중요한 양상은, 레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)이 고해상도의 릴리프 패턴을 제공할 수 있다는 것이다. 이것은 레지스트 층에 미세 및 초미세 패턴이 생성되도록 하고, 이 패턴은 그 다음에 유전체 막으로 (예를 들어, 에칭에 의해) 전사될 수 있다. 일부 구현예에서, 해상도는 약 2 ㎛ 이하(예를 들어, 약 1.8 ㎛ 이하, 약 1.6 ㎛ 이하, 약 1.4 ㎛ 이하, 약 1.2 ㎛ 이하, 약 1.0 ㎛ 이하, 약 0.9 ㎛ 이하, 약 0.8 ㎛ 이하, 약 0.7 ㎛ 이하, 약 0.6 ㎛ 이하, 약 0.5 ㎛ 이하, 약 0.4 ㎛ 이하, 약 0.3 ㎛ 이하, 약 0.2 ㎛ 이하, 또는 약 0.1 ㎛ 이하)이다. 다시 말해서, 레지스트 층은 약 2 ㎛ 이하의 크기(예를 들어, 너비, 길이 또는 깊이)를 갖는 피처를 갖는 패턴을 생성하도록 분해될 수 있다.
레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)으로부터 유전체 막으로 패턴을 전사하는 것은 건식 또는 습식 에칭에 의해 이루어질 수 있다. 건식 에칭은 반응성 이온(RIE) 또는 산소, 아르곤, 플루오로카본 플라스마 또는 이들의 혼합물에 의해 이루어질 수 있다. 습식 에칭은 유전체 막이 가용성이고 레지스트 층(예를 들어, RMR 또는 규소 함유 레지스트 층)이 불용성인 적합한 산, 완충 산 또는 염기, 또는 용매를 사용하여 이루어질 수 있다.
본 개시내용의 일부 구현예는 유전체 막에 생성된 패턴을 전도성 금속으로 충전하는 것을 기술한다. 일부 구현예에서, 이를 이루기 위해, 패턴화된 유전체 막에 등각인 시드 층이 패턴화된 유전체 막 위에(예를 들어, 막의 개구 외부에) 먼저 증착된다. 시드 층은 장벽 층(barrier layer)과 금속 시드 층(예를 들어, 구리 시드 층)을 함유할 수 있다. 일부 구현예에서, 장벽 층은 유전체 층을 통해 전기 전도성 금속(예를 들어, 구리)의 확산을 방지할 수 있는 재료를 사용하여 제조된다. 장벽 층에 사용될 수 있는 적합한 재료는 탄탈럼(Ta), 티타늄(Ti), 탄탈럼 질화물(TiN), 텅스텐 질화물(WN), 및 Ta/TaN을 포함하지만 이에 제한되지는 않는다. 장벽 층을 형성하는 적합한 방법은 스퍼터링(예를 들어, PVD 또는 물리 기상 증착)이다. 스퍼터링 증착은 양호한 균일성과 낮은 소유 비용으로 높은 증착 속도로 많은 전도성 재료를 증착하는 데 사용될 수 있기 때문에 금속 증착 기술로서 몇 가지 장점이 있다. 통상적인 스퍼터링 충전은 더 깊고 더 좁은(높은 종횡비) 피처에 대해 상대적으로 좋지 않은 결과를 나타낸다. 스퍼터링 증착에 의한 충전율(fill factor)은 스퍼터링된 플럭스(flux)를 조준(collimating)하여 개선될 수 있다. 전형적으로, 이것은 타깃과 기판 사이에 육각형 셀의 어레이를 갖는 조준기 플레이트(collimator plate)를 삽입하여 이루어진다.
공정의 다음 단계는 금속 시딩 증착이다. 후속 단계에서 형성되는 금속 층(예를 들어, 구리 층)의 증착을 개선하기 위해 장벽 층의 상단에 얇은 금속(예를 들어, 구리와 같은 전기 전도성 금속) 시드 층이 형성될 수 있다.
공정에서 다음 단계는, 패턴화된 유전체 막의 개구에서 금속 시드 층의 상단에 전기 전도성 금속 층(예를 들어, 구리 층)을 증착하는 것이고, 여기서 금속 층은 패턴화된 유전체 막의 개구를 충전하기에 충분히 두껍다. 금속 층은 도금(무전해 또는 전해 도금과 같은), 스퍼터링, 플라스마 기상 증착(PVD) 및 화학 기상 증착(CVD)에 의해 증착될 수 있다. 전기화학 증착은 다른 증착 방법보다 더 경제적이고 유전체 막의 초미세 피처에 구리를 완벽하게 충전할 수 있기 때문에 일반적으로 구리를 적용하는 데 바람직한 방법이다. 구리 증착 방법은 일반적으로 반도체 산업의 엄격한 요건을 충족해야 한다. 예를 들어, 구리 증착은 균일해야 하고, 디바이스의 초미세 피처(예를 들어, 500 nm 이하의 개구를 갖는)를 완벽하게 충전할 수 있어야 한다. 이 기술은, 예를 들어, 미국 특허 번호 제5,891,804호(Havemann 등), 제6,399,486호(Tsai 등) 및 제7,303,992호(Paneccasio 등)에 기술되어 있고, 그 내용은 본원에 참조로 포함된다.
일부 구현예에서, 본원에 기술된 공정은 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 적어도 하나(예를 들어, 2개 또는 3개)의 유전체 막을 포함하는 다중 스택 구조를 형성하기 위해 하나 이상의 단계를 추가로 포함할 수 있다. 예를 들어, 다중 스택 구조는 상술한 공정 단계 (a)~(e)를 한 번 이상(예를 들어, 두 번 또는 세 번) 반복함으로써 제조될 수 있다.
실시예
RMR 1의 제조
지르코늄 카르복시에틸 아크릴레이트(30 g), Irgacure® OXE 01(0.9 g), 부탄올(20 g), 1-메톡시-2-프로판올(18.0 g), 및 1-메톡시-2-프로필 아세테이트(31.1 g)를 혼합하여 균질한 용액을 형성함으로써 RMR 형성 조성물을 제조하였다. 0.2 미크론 PTFE 필터를 사용하여 용액을 여과하였다.
실시예 1: 폴리이미드 유전체의 미세 및 초미세 Cu 라인
유전체 중합체로서 폴리이미드 전구체 중합체를 함유하는 Fujifilm Electronic Materials USA에 의해 공급되는 LTC 9320-E07을 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트에서 115℃에서 6분 동안 베이킹하여 대부분의 용매를 제거하였다. 생성된 폴리이미드 전구체 유전체 막을 600 mJ/cm2의 선량(dose)에서 8W i-라인 LED 램프(UVP CL-1000L)로 침수 노출시켰다. 노출 후, 가교된 폴리이미드 전구체 유전체 막을 질소하에 400℃에서 1시간 동안 이미드화하여 3.1 ㎛의 막 두께를 형성해서 폴리이미드 중합체를 함유하는 유전체 막을 제공하였다. 이 폴리이미드 중합체의 유전 상수 값은 3.2이고, 유전 손실 값은 0.02였다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅하였다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료하였다. 그 다음, Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클(reticle) 1을 통해 500 mJ/cm2의 고정 선량 및 -1.0 ㎛의 고정 초점에서 RMR 층을 노출시켰다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해하였다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인되었다. 현상 후 RMR 층의 두께는 0.60 ㎛였다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 25분 동안 산소 플라스마로 에칭하여 유전체 막에 전사되었다.
그 다음, 구리의 전착(electrodeposition)에 의해 초미세 트렌치 패턴을 충전하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어졌다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금(electroplating)을 수행하였다: 애노드(anode): 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 폴리이미드 유전체 막에 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성하였다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인되었다.
실시예 2: 폴리이미드 유전체의 초미세 Cu 라인
유전체 중합체로서 폴리이미드 전구체 중합체를 함유하는 Fujifilm Electronic Materials USA에 의해 공급되는 LTC 9320-E07을 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트에서 115℃에서 6분 동안 베이킹하여 대부분의 용매를 제거하였다. 생성된 폴리이미드 전구체 유전체 막을 600 mJ/cm2의 선량에서 8W i-라인 LED 램프(UVP CL-1000L)로 침수 노출시켰다. 노출 후, 가교된 폴리이미드 전구체 유전체 막을 질소하에 400℃에서 1시간 동안 이미드화하여 3.2 ㎛의 막 두께를 형성해서 폴리이미드 중합체를 함유하는 유전체 막을 제공하였다. 이 폴리이미드 중합체의 유전 상수 값은 3.2이고, 유전 손실 값은 0.02였다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅하였다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료하였다. 그 다음, Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클 2를 통해 500 mJ/cm2의 고정 선량 및 -1.0 ㎛의 고정 초점에서 RMR 층을 노출시켰다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 700 nm 트렌치 패턴을 포함해서 치수가 2 ㎛ 이하인 초미세 트렌치를 분해하였다. 이들 700 nm 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인되었다. 현상 후 RMR 층의 두께는 0.34 ㎛였다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 25분 동안 산소 플라스마로 에칭하여 유전체 막에 전사되었다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어졌다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행하였다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 폴리이미드 유전체 막에 초미세 700 nm 구리 라인을 포함해서 치수가 2 ㎛ 이하인 구리 라인을 형성하였다. 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인되었다.
RMR 2의 제조
지르코늄 카르복시에틸 아크릴레이트(30 g), Irgacure® OXE 01(개시제로서, 0.9 g), 부탄올(20 g), 1-메톡시-2-프로판올(18.0 g), 및 1-메톡시-2-프로필 아세테이트(31.1 g)와, 프로필렌 카보네이트 중의 빅토리아 블루 염료(Victoria Blue Dye)의 0.015% 나프탈렌 설폰산염의 용액(1 g 용액)을 혼합하여 균질한 용액을 형성함으로써 RMR 조성물을 제조하였다. 0.2 미크론 PTFE 필터를 사용하여 RMR 조성물을 여과하였다.
실시예 3: 폴리시클로올레핀 및 폴리올레핀 유전체의 미세 및 초미세 Cu 라인
이 실시예는 유전 손실이 매우 낮은 유전체 중합체를 기반으로 하는 유전체 막에 관한 것이다. 이 실시예에 사용되는 유전체 중합체는 유전 상수 값이 2.45이고 유전 손실 값이 0.0012인 b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지와, 유전 상수 값이 2.4이고 유전 손실 값이 0.0002인 고리화 고무(cyclized rubber)였다.
b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지(Materia Inc.에 의해 공급되는 Proxima®, 10 g), 고리화 고무(Fujifilm Electronic Materials U.S.A.에 의해 공급되는 SC Rubber, 6.7 g), 트리시클로데칸디메탄올 디아크릴레이트(2.5 g), 테트라에틸렌 글리콜 디아크릴레이트(1.7 g), Irgacure® OXE01(0.5 g), 메타크릴옥시프로필트리메톡시실란(0.8 g), 및 자일렌(51.7 g)을 혼합하여 균질한 용액을 수득함으로써 이 실시예의 유전체 막 형성 조성물을 제조하였다. 이 용액을 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하여 막을 형성하였다. 막을 핫 플레이트를 사용해서 115℃에서 6분 동안 베이킹하여 대부분의 용매를 제거하였다. 막을 500 mJ/cm2의 선량에서 i-라인 LED 램프(UVP CL-1000L)로 침수 노출시켰다. 노출 후, 가교된 유전체 막을 진공하에 150℃에서 2시간 동안 베이킹하여 3.3 ㎛의 두께를 갖는 유전체 막을 이루었다.
본원에 사용된 b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지(Proxima®)와 고리화 고무(SC Rubber)는 폴리시클로올레핀 및 폴리올레핀 유전체 중합체의 예였다. 트리시클로데칸디메탄올 디아크릴레이트와 테트라에틸렌 글리콜 디아크릴레이트는 가교제로 사용되고, Irgacure® OXE01은 개시제로 사용되고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제로 사용되었다.
이 실시예의 유전체 막의 상단에 RMR 2를 스핀 코팅하였다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료하였다. 이것이 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택이 제조되는 방법이다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시켰다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해하였다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인되었다. 현상 후 RMR 층의 두께는 0.31 ㎛였다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 15분 동안 산소 플라스마로 에칭하여 유전체 막에 전사되었다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어졌다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행하였다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성하였다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인되었다.
실시예 4: 폴리시클로올레핀 유전체의 미세 및 초미세 Cu 라인
PGMEA 중 10 중량%인 시클로올레핀 중합체(19.75 g, 4'-비시클로[2.2.1]헵트-5-엔-2-일페놀, 테트라시클로[4.4.0.12,5.17,10]도덱-3-엔-8-올의 30/70 공중합체)(미국 특허 번호 제7,727,705호), CLR-19-MF(3.08 g, Honshu Chemical Industries에 의해 공급됨), 1-메톡시-2-프로판올(24.90 g), Irgacure PAG 121(0.10 g), 및 PGMEA(2.17 g)를 함유하는 조성물을 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 95℃에서 3분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 170℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성한다.
시클로올레핀 중합체(19.75 g, 10 중량%, 4'-비시클로[2.2.1]헵트-5-엔-2-일페놀과 테트라시클로[4.4.0.12,5.17,10]도덱-3-엔-8-올의 30/70 공중합체)는 폴리시클로올레핀 유전체 중합체의 일례이다. CLR-19-MF는 가교제의 일례이고, Irgacure PAG 121은 촉매로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 2를 스핀 코팅한다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전한다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성한다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인된다.
실시예 5: 에폭시 유전체의 미세 및 초미세 Cu 라인
비페닐형 에폭시 수지(1.0 g, 에폭시 당량: 269, NIPPON KAYAKU Co., Ltd.에 의해 공급되는 "NC3000H"), 구형 실리카(5.0 g, Admatechs Co., Ltd.에 의해 공급되는 "SOC2"), Irgacure PAG 121(0.10 g), 메틸 에틸 케톤(20 g)을 함유하는 제제(formulation)를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 95℃에서 3분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 유전체 막을 진공하에 170℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성한다.
비페닐형 에폭시 수지는 에폭시 중합체 유전체 중합체의 일례이다. 구형 실리카는 무기 입자의 일례이고, Irgacure PAG 121은 촉매로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅한다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전한다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성한다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인된다.
실시예 6: 폴리올레핀 및 충전된 실리카 유전체의 미세 및 초미세 Cu 라인
고리화 고무(Fujifilm Electronic Materials U.S.A.에 의해 공급되는 SC Rubber, 12.0 g), 트리시클로데칸디메탄올 디아크릴레이트(2.5 g), Irgacure® OXE01(0.5 g), 메타크릴옥시프로필트리메톡시실란(0.8 g), 실리카(12.0 g, Superior Silica에 의해 공급되는 단분산, 전하 안정화된 실리카 나노입자 SUPSIL™ PREMIUM), 및 자일렌(51.7 g)을 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 95℃에서 6분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 유전체 막을 진공하에 170℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성한다.
고리화 고무는 폴리올레핀 유전체 중합체의 일례로 사용된다. 실리카 나노입자는 무기 입자의 일례이다. 트리시클로데칸디메탄올 디아크릴레이트는 가교제로 사용되고, Irgacure® OXE01은 개시제로 사용되고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅한다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.5 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전한다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성한다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인된다.
RMR 3의 제조
하프늄 카르복시에틸 아크릴레이트(30 g), Irgacure® OXE02(0.9 g), 부탄올(20 g), 1-메톡시-2-프로판올(18.0 g), 및 1-메톡시-2-프로필 아세테이트(31.1 g)를 혼합하여 균질한 용액을 형성함으로써 RMR 조성물을 제조한다. 0.2 미크론 PTFE 필터를 사용하여 용액을 여과한다.
실시예 7: 폴리시클로올레핀 유전체의 미세 및 초미세 Cu 라인
PGMEA 중의 시클로올레핀 중합체(19.75 g, 10 중량%, 4'-비시클로[2.2.1]헵트-5-엔-2-일페놀과 테트라시클로[4.4.0.12,5.17,10]도덱-3-엔-8-올의 30/70 공중합체)(미국 특허 번호 제7,727,705호), CLR-19-MF(3.08 g, PGMEA 중의 15 중량% 고체), Irgacure PAG 121(0.10 g), 12.0 g의 실리카(Superior Silica에서 입수 가능한 단분산, 전하 안정화된 실리카 나노입자 SUPSIL™ PREMIUM), PGME(24.90 g), 및 PGMEA(2.17 g)를 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 95℃에서 3분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 170℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성해서, 시클로올레핀 중합체를 함유하는 유전체 막을 제공한다.
4'-비시클로[2.2.1]헵트-5-엔-2-일페놀과 테트라시클로[4.4.0.12,5.17,10]도덱-3-엔-8-올의 30/70 공중합체는 폴리시클로올레핀 유전체 중합체의 일례이다. CLR-19-MF는 가교제의 일례이고, Irgacure PAG 121은 촉매로 사용되고, 실리카는 무기 입자의 일례이다.
이 실시예의 유전체 막의 상단에 RMR 3을 스핀 코팅한다. 그 다음, 이 막을 핫 플레이트를 사용해서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
도금 후, 미세 트렌치를 절단하고, 광학 및 주사 전자 현미경을 사용하여 구리 충전 상태를 검사해서 구리가 어떠한 공극(void) 없이 완전히 충전되었는지 확인한다. 또한, 과부하를 피하기 위해 증착 시간을 제어한다.
실시예 8: 폴리시클로올레핀 및 폴리올레핀 유전체의 미세 및 초미세 Cu 라인
CYCLOTENE(10 g, 1,3-디비닐-1,1,3,3-테트라메틸디실록산-비스벤조시클로부텐(DVS-bis-BCB) 단량체로부터 제조되는 열경화성 중합체 재료 계열임), 고리화 고무(6.7 g), Sartomer SR833(2.5 g), Sartomer SR268(1.7 g), Irgacure® OXE01(0.5 g, BASF에서 입수 가능), 메타크릴옥시프로필트리메톡시실란(Gelest, 0.8 g), 및 자일렌(51.7 g)을 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 115℃에서 6분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 150℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성한다.
CYCLOTENE과 고리화 고무는 폴리시클로올레핀과 폴리올레핀 유전체 중합체의 예이다. 트리시클로데칸디메탄올 디아크릴레이트와 테트라에틸렌 글리콜 디아크릴레이트는 가교제로 사용되고, Irgacure® OXE01은 개시제로 사용되고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 1의 RMR 형성 조성물을 스핀 코팅한다. 그 다음, 이 막을 핫 플레이트를 사용해서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 웨이퍼를 전기도금하고, SEM에 의해 관찰된 바와 같이 모든 트렌치에서 2 ㎛ 구리 라인을 제조하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
도금 후, 미세 트렌치를 절단하고, 광학 및 주사 전자 현미경을 사용하여 구리 충전 상태를 검사해서 구리가 어떠한 공극 없이 완전히 충전되었는지 확인한다. 또한, 과부하를 피하기 위해 증착 시간을 제어한다.
실시예 9: 폴리시클로올레핀 및 폴리올레핀 유전체의 미세 및 초미세 Cu 라인
b-단계 디시클로펜타디엔 열경화성 수지(10 g), 고리화 고무(6.7 g), 트리시클로데칸디메탄올 디아크릴레이트(2.5 g), 테트라에틸렌 글리콜 디아크릴레이트(1.7 g), Irgacure® OXE01(0.5 g), 메타크릴옥시프로필트리메톡시실란(0.8 g), 및 자일렌(51.7 g)을 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅한다. 그 다음, 이 제제를 핫 플레이트를 사용하여 115℃에서 6분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 150℃에서 2시간 동안 경화하여 약 3 ㎛의 두께를 갖는 막을 형성한다.
본원에 사용된 b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지와 고리화 고무는 폴리시클로올레핀 및 폴리올레핀 유전체 중합체의 예이다. 트리시클로데칸디메탄올 디아크릴레이트와 테트라에틸렌 글리콜 디아크릴레이트는 가교제로 사용되고, Irgacure® OXE01은 개시제로 사용되고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅하고, 핫 플레이트를 사용해서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
도금 후, 미세 트렌치를 절단하고, 광학 및 주사 전자 현미경을 사용하여 구리 충전 상태를 검사해서 구리가 어떠한 공극 없이 완전히 충전되었는지 확인한다. 또한, 과부하를 피하기 위해 증착 시간을 제어한다.
RMR 4의 제조
지르코닐 디메타크릴레이트(30 g), Adeka Corporation에 의해 공급되는 NCI-831E(0.9 g), 1-메톡시-2-프로판올(38.0 g) 및 1-메톡시-2-프로필 아세테이트(31.1 g)를 혼합하여 균질한 용액을 형성함으로써 RMR 조성물을 제조한다. 0.2 미크론 PTFE 필터를 사용하여 용액을 여과한다.
실시예 10: 폴리시클로올레핀 및 폴리올레핀 유전체의 미세 및 초미세 Cu 라인
b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지(10 g), 고리화 고무(6.7 g), 트리시클로데칸디메탄올 디아크릴레이트(2.5 g), 테트라에틸렌 글리콜 디아크릴레이트(1.7 g), Irgacure® OXE01(0.5 g), 메타크릴옥시프로필트리메톡시실란(0.8 g), 및 자일렌(51.7 g)을 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅한다. 그 다음, 이 제제를 핫 플레이트를 사용하여 115℃에서 6분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 150℃에서 2시간 동안 경화하여 약 3 ㎛의 두께를 갖는 막을 형성한다.
본원에 사용된 b-단계 메타크릴레이트 작용기화 시클로올레핀 열경화성 수지와 고리화 고무는 폴리시클로올레핀 및 폴리올레핀 유전체 중합체의 예이다. 트리시클로데칸디메탄올 디아크릴레이트와 테트라에틸렌 글리콜 디아크릴레이트는 가교제로 사용되고, Irgacure® OXE01은 개시제로 사용되고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제로 사용된다.
이 실시예의 유전체 막의 상단에 RMR 4를 스핀 코팅하고, 핫 플레이트를 사용해서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 웨이퍼를 전기도금하고, SEM에 의해 관찰된 바와 같이 모든 트렌치에서 3 ㎛ 구리 라인을 제조한다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
도금 후, 미세 트렌치를 절단하고, 광학 및 주사 전자 현미경을 사용하여 구리 충전 상태를 검사해서 구리가 어떠한 공극 없이 완전히 충전되었는지 확인한다. 또한, 과부하를 피하기 위해 증착 시간을 제어한다.
실시예 11: 폴리올레핀 및 충전된 실리카 유전체의 미세 및 초미세 Cu 라인
고리화 고무(12.0 g), Sartomer SR833(2.5 g), Irgacure® OXE01(0.5 g), 메타크릴옥시프로필트리메톡시실란(Gelest, 0.8 g), Primaset DT-4000(12.0 g, Lonza Inc에서 입수 가능), 실리카(12.0 g, Superior Silica에 의해 공급되어 입수 가능한 단분산 및 전하 안정화된 실리카 나노입자 SUPSIL™ PREMIUM), 및 자일렌(75.7 g)을 함유하는 제제를 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트를 사용하여 95℃에서 6분 동안 베이킹하고, 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시킨다. 노출 후, 가교된 폴리올레핀 막을 진공하에 170℃에서 2시간 동안 경화하여 약 3 ㎛의 막 두께를 형성한다.
고리화 고무는 폴리올레핀 유전체 중합체의 일례이다. 트리시클로데칸디메탄올 디아크릴레이트와 테트라에틸렌 글리콜 디아크릴레이트는 가교제의 예이고, Irgacure® OXE01은 개시제의 일례이고, 메타크릴옥시프로필트리메톡시실란은 접착 촉진제의 일례이다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅한다. 그 다음, 이 막을 핫 플레이트를 사용해서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.3 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 웨이퍼를 전기도금하고, SEM에 의해 관찰된 바와 같이 모든 트렌치에서 0.5 ㎛ 높이의 구리 라인을 제조하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
도금 후, 미세 트렌치를 절단하고, 광학 및 주사 전자 현미경을 사용하여 구리 충전 상태를 검사해서 구리가 어떠한 공극 없이 완전히 충전되었는지 확인한다. 또한, 과부하를 피하기 위해 증착 시간을 제어한다.
실시예 12: 폴리이미드 기반 유전체 막에 미세 및 초미세 구리 라인을 형성하기 위한 공정
유전체 중합체로서 폴리이미드 전구체 중합체를 함유하는 Fujifilm Electronic Materials USA에 의해 공급되는 LTC 9320-E07을 100 mm PVD-구리 웨이퍼 위에 스핀 코팅하고, 핫 플레이트에서 115℃에서 6분 동안 베이킹하여 대부분의 용매를 제거하였다. 생성된 폴리이미드 전구체 유전체 막을 600 mJ/cm2의 선량에서 8W i-라인 LED 램프(UVP CL-1000L)로 침수 노출시켰다. 노출 후, 가교된 폴리이미드 전구체 유전체 막을 질소하에 400℃에서 1시간 동안 이미드화하여 3.1 ㎛의 막 두께를 형성해서 폴리이미드 중합체를 함유하는 유전체 막을 제공하였다. 이 폴리이미드 중합체의 유전 상수 값은 3.2이고, 유전 손실 값은 0.02였다.
이 실시예의 유전체 막의 상단에 RMR 1을 스핀 코팅하였다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료하였다. 그 다음, Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시켰다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해하였다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인되었다. 현상 후 RMR 층의 두께는 0.6 ㎛였다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 25분 동안 산소 플라스마로 에칭하여 유전체 막에 전사되었다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어졌다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행하였다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 함유하는 금속 내장 유전체 스택을 형성하였다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인되었다.
실시예 13: 폴리이미드 기반 유전체 막에 미세 및 초미세 구리 라인의 다중 스택 구조를 형성하기 위한 공정
유전체 중합체로서 폴리이미드 전구체 중합체를 함유하는 Fujifilm Electronic Materials USA에 의해 공급되는 LTC 9320-E07을 하단에 규소 층을 함유하고, 이어서 100 미크론 두께의 산화규소 층과 구리 와이어의 네트워크를 함유하는 다중 스택 구조 위에 스핀 코팅한다. 구리 와이어의 높이는 5 내지 7 미크론이고, 구리 와이어의 너비는 8 내지 15 미크론이다. 유전체 막을 핫 플레이트에서 115℃에서 6분 동안 베이킹하여 대부분의 용매를 제거한다. 생성된 막을 600 mJ/cm2의 선량에서 8W i-라인 LED 램프(UVP CL-1000L)로 침수 노출시킨다. 노출 후, 가교된 유전체 막을 질소하에 400℃에서 1시간 동안 이미드화하여 3.1 ㎛의 막 두께를 형성한다.
이 유전체 막의 상단에 RMR 1을 스핀 코팅한다. RMR 층을 핫 플레이트에서 50℃에서 60초 동안 베이킹하여 대부분의 용매를 제거하고 금속 내장 유전체 스택의 상단에 본 실시예의 유전체 막과 RMR 층의 스택의 제조를 완료한다. 그 다음, Canon i-라인 스테퍼(NA 0.45, SIGMA 0.7)를 사용하여 트렌치 테스트 패턴 레티클을 통해 500 mJ/cm2의 고정 선량 및 -1 ㎛의 고정 초점에서 RMR 층을 노출시킨다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 50 ㎛ 이하인 트렌치를 분해한다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인된다. 현상 후 RMR 층의 두께는 0.6 ㎛이다. 초미세 트렌치 패턴은 플라스마 에칭에 의해 유전체 막에 전사된다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전한다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 50 ㎛ 이하인 구리 라인을 형성한다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인된다.
실시예 14: 표면 부착 칩 상의 미세한 Cu 충전 홀
건식 막 두께가 10.0 ㎛인 것을 제외하고, 미국 특허 출원 번호 2018/0366419에 기술된 바와 같은 제제 실시예(FE-1)와 건식 막 실시예(DF-1)를 사용하여 폴리이미드 중합체 기반 건식 막을 제조하였다. 폴리이미드 중합체 건식 막은 표면 부착 칩(surface mounted chip)을 갖는 300 mm 실리콘 기판 위에 적층되었다. 적층 단계는 상단 히터(top heater)를 100℃로 유지하고 하단 히터(bottom heater)를 100℃로 유지하면서 OPTEK, NJ에 의해 제조된 진공 적층기 DPL-24A 차압 적층기(Differential Pressure Laminator)에서 수행하였다. 적층 사이클은 50 psi의 인가 압력에서 20초의 진공 체류 시간과 180초의 압력 체류 시간을 포함하였다. 폴리이미드 중합체 막을 500 mJ/cm2에서 i-라인 LED 램프로 침수 노출시켜 약 7 ㎛의 두께를 갖는 막을 형성하였다.
이 실시예의 유전체 막의 상단에 RMR 2를 스핀 코팅하였다. RMR 층을 핫 플레이트에서 50℃에서 180초 동안 베이킹하여 대부분의 용매를 제거하였다. 표면 부착 칩을 갖는 300 mm 실리콘 기판의 상단에 본 실시예의 유전체 막과 RMR 층의 스택을 제조하였다. 접촉 홀 마스크(contact hole mask)가 있는 광대역 마스크 얼라이너(Broadband Mask Aligner) MA-56을 사용하여 500 mJ/cm2의 노출량(exposure dose)에서 RMR 층을 노출시켰다. 그 다음, 노출된 RMR 층을 1-메톡시-2-프로판올을 용매로 사용하여 10초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 표면 부착 칩에 정렬된 5 ㎛ 홀을 포함해서 치수가 10 ㎛ 이하인 미세 홀을 분해하였다. 현상 후 RMR 층의 두께는 1.0 ㎛이다. RMR 층의 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 25분 동안 산소 플라스마로 유전체 막에 전사되었다.
그 다음, 구리의 전착에 의해 미세 홀 패턴을 충전하였다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어졌다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행하였다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 미세 5 ㎛ 구리 충전 홀을 포함해서 치수가 10 ㎛ 이하인 구리 충전 홀을 형성하였다. 미세 구리 홀의 치수는 광학 현미경과 단면 SEM에 의해 확인되었다.
실시예 15: 규소 함유 레지스트 층을 사용하여 폴리시아누레이트-폴리이미드 기반 유전체 막에 초미세 트렌치 라인을 형성하기 위한 공정
GBL 중의 50% BA-200(즉, Lonza에서 입수 가능한 2,2-비스(4-시아네이토페닐)프로판) 용액 100부, 중량 평균 분자량이 54,000인, GBL 중의 28.2% 폴리이미드 중합체 P-1(아래에 도시된 구조) 용액 17.65부, GBL 중의 0.5 중량% PolyFox 6320(OMNOVA Solutions에서 입수 가능) 용액 7.06부, 지르코닐 디메타크릴레이트(시아네이트 경화 촉매) 0.5부, 디쿠밀 퍼옥사이드 0.09부, 및 2-히드록시-5-아크릴일옥시페닐-2H-벤조트리아졸 4.71부를 사용하여 폴리시아누레이트-폴리이미드 기반 유전체 막 형성 조성물을 제조하였다. 24시간 동안 기계적으로 교반한 후, 0.2 미크론 필터(Meissner Corporation의 Ultradyne, cat# CLTM0.2-552)를 사용하여 용액을 여과하였다.
이 실시예의 유전체 막의 상단에 Fujifilm Electronic Materials USA에 의해 공급되는 TIS193IL-A01을 스핀 코팅하여 규소 함유 레지스트 층을 형성하였다. 규소 함유 레지스트 층을 핫 플레이트에서 135℃에서 90초 동안 베이킹하여 대부분의 용매를 제거하고 Si 웨이퍼의 상단에 유전체 막과 규소 함유 레지스트 층의 스택의 제조를 완료하였다. 그 다음, Canon 248-nm 스테퍼(NA 0.65, SIGMA 2 (Annular))를 사용하여 트렌치 테스트 패턴 레티클 1을 통해 1 mJ/cm2 간격으로 70 mJ/cm2 내지 85 mJ/cm2의 가변 선량 및 0.20 ㎛ 간격으로 -1.40 내지 1.40 ㎛의 가변 초점에서 규소 함유 레지스트 층을 노출시켰다. 그 다음에, 노출된 규소 함유 레지스트 층을 125℃에서 90초 동안 베이킹한 다음, 2.38N TMAH로 60초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 10 ㎛ 이하인 트렌치를 분해하였다. 이들 2 ㎛ 트렌치 패턴은 단면 주사 전자 현미경(SEM)에 의해 확인되었다. 현상 후 규소 함유 레지스트 층의 두께는 0.60 ㎛였다. 웨이퍼를 2 인치 × 2 인치 정사각형 쿠폰으로 절단한다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 5분 동안 산소 플라스마로 에칭하여 유전체 막에 전사되었다.
공정 완료 후, 폴리시아누레이트 폴리이미드 유전체 막에 미세 10 ㎛ 및 초미세 2 ㎛ 트렌치를 포함해서 치수가 10 ㎛ 이하인 트렌치를 형성하였다. 미세 및 초미세 트렌치의 치수는 광학 현미경에 의해 확인되었다.
Figure pct00006
중합체 P-1
실시예 16: 규소 함유 레지스트 층을 사용하여 폴리시아누레이트-폴리이미드 기반 유전체 막에 초미세 구리 라인을 형성하기 위한 공정
200 mm Cu 웨이퍼 위에 실시예 14의 막 형성 조성물을 스핀 코팅하고, 핫 플레이트에서 120℃에서 6분 동안 베이킹하여 대부분의 용매를 제거한다. 생성된 열경화성 막을 질소하에 180℃에서 3시간 동안 고리화하여 약 1.4 ㎛의 막 두께를 형성해서 폴리시아누레이트 폴리이미드 중합체를 함유하는 유전체 막을 제공한다.
이 실시예의 유전체 막의 상단에 Fujifilm Electronic Materials USA에 의해 공급되는 TIS193IL-A01을 스핀 코팅하여 규소 함유 레지스트 층을 형성한다. 규소 함유 레지스트 층을 핫 플레이트에서 135℃에서 90초 동안 베이킹하여 대부분의 용매를 제거하고 PVD-구리 웨이퍼의 상단에 유전체 막과 규소 함유 레지스트 층의 스택의 제조를 완료한다. 그 다음, Canon 248-nm 스테퍼(NA 0.65, SIGMA 2 (Annular))를 사용하여 트렌치 테스트 패턴 레티클 1을 통해 77 mJ/cm2의 고정 선량 및 0 ㎛의 고정 초점에서 규소 함유 레지스트 층을 노출시킨다. 그 다음에, 노출된 규소 함유 레지스트 층을 125℃에서 90초 동안 베이킹한 다음, 2.38N TMAH로 60초 동안 현상해서 광학 현미경에 의해 관찰된 바와 같이 초미세 2 ㎛ 트렌치 패턴을 포함해서 치수가 10 ㎛ 이하인 트렌치를 분해한다. 웨이퍼를 2 인치 × 2 인치 정사각형 쿠폰으로 절단한다. 초미세 트렌치 패턴은 250 W의 Rf와 15 sccm의 산소 기체 유속에서 5분 동안 산소 플라스마로 에칭하여 유전체 막에 전사된다.
그 다음, 구리의 전착에 의해 초미세 트렌치 패턴을 충전한다. 구리의 전착은 구리 이온(30 g/L), 황산(50 g/L), 염화물 이온(40 ppm), 폴리(프로필렌 글리콜)(500 ppm), 디소듐 3,3-디티오비스(1-프로판설포네이트)(200 ppm), 및 비스(소듐 설포프로필) 디설파이드(100 ppm)로 이루어지는 전해질 조성물을 사용하여 이루어진다. 다음 조건을 사용하여 교반하면서 비이커에서 전기도금을 수행한다: 애노드: 구리; 도금 온도: 25℃; 전류 밀도: 10 mA/cm2; 및 시간: 2분.
공정 완료 후, 폴리이미드 유전체 막에 미세 10 ㎛ 및 초미세 2 ㎛ 구리 라인을 포함해서 치수가 10 ㎛ 이하인 구리 라인을 형성한다. 미세 및 초미세 구리 라인의 치수는 광학 현미경과 단면 SEM에 의해 확인된다.

Claims (32)

  1. 전도성 금속을 유전체 막(dielectric film)으로 둘러싸여 있는 트렌치(trench) 또는 홀(hole)에 증착하기 위한 방법에 있어서,
    a) 유전체 막을 제공하는 단계;
    b) 유전체 막의 상단에 내화 금속 레지스트 층(refractory metal resist layer)과 규소 함유 레지스트 층(silicon containing resist layer)으로 이루어지는 군으로부터 선택되는 레지스트 층을 증착하는 단계;
    c) 트렌치 또는 홀을 갖는 패턴을 형성하기 위해 화학 방사선(actinic radiation) 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계;
    d) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및
    e) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계를
    포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  2. 제1항에 있어서,
    레지스트 층은 내화 금속 레지스트 층인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  3. 제1항에 있어서,
    레지스트 층은 규소 함유 레지스트 층인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  4. 제1항에 있어서,
    트렌치 또는 홀은 최대 약 10 미크론의 치수를 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  5. 제1항에 있어서,
    트렌치 또는 홀은 최대 약 2 미크론의 치수를 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  6. 제1항에 있어서,
    전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 포함하는 다중 스택 구조(multi-stacked structure)를 형성하는 단계를 추가로 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  7. 제1항에 있어서,
    유전체 막은 최대 약 0.004의 유전 손실(dielectric loss)을 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  8. 제1항에 있어서,
    레지스트 층은 약 13 nm 내지 약 436 nm의 광 파장 범위에서 패턴화되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  9. 제1항에 있어서,
    방법은 레지스트 층을 제거하지 않는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  10. 제1항에 있어서,
    유전체 막은 최대 약 4의 유전 상수와 최대 약 0.004의 유전 손실을 갖는 적어도 하나의 중합체를 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  11. 제2항에 있어서,
    내화 금속 레지스트 층은
    a) 적어도 하나의 금속 함유 (메트)아크릴레이트 화합물;
    b) 적어도 하나의 용매; 및
    c) 적어도 하나의 개시제를
    포함하는 조성물로부터 제조되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  12. 제11항에 있어서,
    적어도 하나의 금속 함유 (메트)아크릴레이트 화합물은 구조 I을 갖고:
    MR1 xR2 y
    (구조 I)
    상기 식에서,
    각각의 R1은 독립적으로 (메트)아크릴레이트 함유 유기기이고;
    각각의 R2는 알콕시드, 티올레이트, 알킬, 아릴, 카르복시, β-디케토네이트, 시클로펜타디에닐 및 옥소로 이루어지는 군으로부터 독립적으로 선택되고;
    x는 1, 2, 3 또는 4이고, y는 0, 1, 2 또는 3이고 x + y = 4이고;
    M은 Ti, Zr 또는 Hf인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  13. 제11항에 있어서,
    적어도 하나의 금속 함유 (메트)아크릴레이트는 티타늄 테트라(메트)아크릴레이트, 지르코늄 테트라(메트)아크릴레이트, 하프늄 테트라(메트)아크릴레이트, 티타늄 부톡시드 트리(메트)아크릴레이트, 티타늄 디부톡시드 디(메트)아크릴레이트, 티타늄 트리부톡시드(메트)아크릴레이트, 지르코늄 부톡시드 트리(메트)아크릴레이트, 지르코늄 디부톡시드 디(메트)아크릴레이트, 지르코늄 트리부톡시드(메트)아크릴레이트, 하프늄 부톡시드 트리(메트)아크릴레이트, 하프늄 디부톡시드 디(메트)아크릴레이트, 하프늄 트리부톡시드(메트)아크릴레이트, 티타늄 테트라(카르복시에틸(메트)아크릴레이트), 지르코늄 테트라(카르복시에틸(메트)아크릴레이트), 하프늄 테트라(카르복시에틸(메트)아크릴레이트), 티타늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 티타늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 티타늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 지르코늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 지르코늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 지르코늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 하프늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 하프늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 또는 하프늄 트리부톡시드(카르복시에틸(메트)아크릴레이트)를 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  14. 제3항에 있어서,
    규소 함유 층은
    a) 적어도 하나의 규소 함유 중합체;
    b) 적어도 하나의 용매; 및
    c) 적어도 하나의 광산 발생제(photoacid generator)를
    포함하는 조성물로부터 제조되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  15. 제1항에 있어서,
    레지스트 층은 접촉식 인쇄(contact printing), 스테퍼(stepper), 스캐너(scanner), 레이저 직접 이미징(laser direct imaging), 또는 레이저 절제(laser ablation)에 의해 패턴화되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  16. 제1항에 있어서,
    유전체 막은 적어도 하나의 유전체 중합체를 포함하는 유전체 조성물로부터 제조되고, 유전체 중합체는 폴리이미드, 폴리이미드 전구체 중합체, 폴리벤족사졸, 폴리벤족사졸 전구체 중합체, 폴리아미드이미드, (메트)아크릴레이트 중합체, 에폭시 중합체, 폴리우레탄, 폴리아미드, 폴리에스테르, 폴리에테르, 노볼락 수지, 폴리시클로올레핀, 폴리이소프렌, 폴리페놀, 폴리올레핀, 벤조시클로부텐 수지, 다이아몬도이드(diamondoid), 폴리스티렌, 폴리카보네이트, 시아네이트 에스테르 수지, 폴리실록산, 공중합체 및 이들의 혼합물로 이루어지는 군으로부터 선택되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  17. 전도성 금속을 유전체 막으로 둘러싸여 있는 트렌치 또는 홀에 증착하기 위한 방법에 있어서,
    a) 캐리어 기판(carrier substrate), 내화 금속 레지스트(RMR) 층과 규소 함유 레지스트 층으로 이루어지는 군으로부터 선택되는 레지스트 층, 및 유전체 막을 포함하는 건식 막(dry film)을 제공하는 단계로서, 레지스트 층은 캐리어 기판과 유전체 막 사이에 있는, 단계;
    b) 유전체 막이 반도체 기판과 레지스트 층 사이에 있도록 반도체 기판 위에 건식 막을 적층시키는 단계;
    c) 캐리어 기판을 제거하는 단계;
    d) 트렌치 또는 홀을 갖는 패턴을 형성하기 위해 화학 방사선 또는 전자 빔 또는 x-선을 사용하여 레지스트 층을 패터닝하는 단계;
    e) 레지스트 층에 생성된 패턴을 에칭에 의해 밑에 있는 유전체 막에 전사하는 단계; 및
    f) 유전체 막에 생성된 패턴을 전도성 금속으로 충전하여 전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 형성하는 단계를
    포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  18. 제17항에 있어서,
    레지스트 층은 내화 금속 레지스트 층인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  19. 제17항에 있어서,
    레지스트 층은 규소 함유 레지스트 층인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  20. 제17항에 있어서,
    트렌치 또는 홀은 최대 약 10 미크론의 치수를 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  21. 제17항에 있어서,
    트렌치 또는 홀은 최대 약 2 미크론의 치수를 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  22. 제17항에 있어서,
    전도성 금속 충전 트렌치 또는 전도성 금속 충전 홀을 갖는 유전체 막을 포함하는 다중 스택 구조를 형성하는 단계를 추가로 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  23. 제17항에 있어서,
    유전체 막은 최대 약 0.004의 유전 손실을 갖는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  24. 제17항에 있어서,
    레지스트 층은 약 13 nm 내지 약 436 nm의 광 파장 범위에서 패턴화되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  25. 제17항에 있어서,
    방법은 레지스트 층을 제거하지 않는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  26. 제17항에 있어서,
    유전체 막은 최대 약 4의 유전 상수와 최대 약 0.004의 유전 손실을 갖는 적어도 하나의 중합체를 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  27. 제18항에 있어서,
    내화 금속 레지스트 층은
    a) 적어도 하나의 금속 함유 (메트)아크릴레이트 화합물;
    b) 적어도 하나의 용매; 및
    c) 적어도 하나의 개시제를
    포함하는 조성물로부터 제조되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  28. 제27항에 있어서,
    적어도 하나의 금속 함유 (메트)아크릴레이트 화합물은 구조 I을 갖고:
    MR1 xR2 y
    (구조 I)
    상기 식에서,
    각각의 R1은 독립적으로 (메트)아크릴레이트 함유 유기기이고;
    각각의 R2는 알콕시드, 티올레이트, 알킬, 아릴, 카르복시, β-디케토네이트, 시클로펜타디에닐 및 옥소로 이루어지는 군으로부터 독립적으로 선택되고;
    x는 1, 2, 3 또는 4이고, y는 0, 1, 2 또는 3이고 x + y = 4이고;
    M은 Ti, Zr 또는 Hf인, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  29. 제27항에 있어서,
    적어도 하나의 금속 함유 (메트)아크릴레이트는 티타늄 테트라(메트)아크릴레이트, 지르코늄 테트라(메트)아크릴레이트, 하프늄 테트라(메트)아크릴레이트, 티타늄 부톡시드 트리(메트)아크릴레이트, 티타늄 디부톡시드 디(메트)아크릴레이트, 티타늄 트리부톡시드(메트)아크릴레이트, 지르코늄 부톡시드 트리(메트)아크릴레이트, 지르코늄 디부톡시드 디(메트)아크릴레이트, 지르코늄 트리부톡시드(메트)아크릴레이트, 하프늄 부톡시드 트리(메트)아크릴레이트, 하프늄 디부톡시드 디(메트)아크릴레이트, 하프늄 트리부톡시드(메트)아크릴레이트, 티타늄 테트라(카르복시에틸(메트)아크릴레이트), 지르코늄 테트라(카르복시에틸(메트)아크릴레이트), 하프늄 테트라(카르복시에틸(메트)아크릴레이트), 티타늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 티타늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 티타늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 지르코늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 지르코늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 지르코늄 트리부톡시드(카르복시에틸(메트)아크릴레이트), 하프늄 부톡시드 트리(카르복시에틸(메트)아크릴레이트), 하프늄 디부톡시드 디(카르복시에틸(메트)아크릴레이트), 또는 하프늄 트리부톡시드(카르복시에틸(메트)아크릴레이트)를 포함하는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  30. 제19항에 있어서,
    규소 함유 층은
    a) 적어도 하나의 규소 함유 중합체;
    b) 적어도 하나의 용매; 및
    c) 적어도 하나의 광산 발생제를
    포함하는 조성물로부터 제조되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  31. 제17항에 있어서,
    레지스트 층은 접촉식 인쇄, 스테퍼, 스캐너, 레이저 직접 이미징, 또는 레이저 절제에 의해 패턴화되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
  32. 제17항에 있어서,
    유전체 막은 적어도 하나의 유전체 중합체를 포함하는 유전체 조성물로부터 제조되고, 유전체 중합체는 폴리이미드, 폴리이미드 전구체 중합체, 폴리벤족사졸, 폴리벤족사졸 전구체 중합체, 폴리아미드이미드, (메트)아크릴레이트 중합체, 에폭시 중합체, 폴리우레탄, 폴리아미드, 폴리에스테르, 폴리에테르, 노볼락 수지, 폴리시클로올레핀, 폴리이소프렌, 폴리페놀, 폴리올레핀, 벤조시클로부텐 수지, 다이아몬도이드, 폴리스티렌, 폴리카보네이트, 시아네이트 에스테르 수지, 폴리실록산, 공중합체 및 이들의 혼합물로 이루어지는 군으로부터 선택되는, 전도성 금속을 트렌치 또는 홀에 증착하기 위한 방법.
KR1020227035045A 2020-03-10 2021-03-09 금속 증착 방법 KR20220151679A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062987500P 2020-03-10 2020-03-10
US62/987,500 2020-03-10
PCT/US2021/021448 WO2021183472A1 (en) 2020-03-10 2021-03-09 Metal deposition processes

Publications (1)

Publication Number Publication Date
KR20220151679A true KR20220151679A (ko) 2022-11-15

Family

ID=77665393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035045A KR20220151679A (ko) 2020-03-10 2021-03-09 금속 증착 방법

Country Status (7)

Country Link
US (1) US20210287939A1 (ko)
EP (1) EP4118679A4 (ko)
JP (1) JP2023517998A (ko)
KR (1) KR20220151679A (ko)
CN (1) CN115516603A (ko)
TW (1) TW202147518A (ko)
WO (1) WO2021183472A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727885B2 (en) * 2006-08-29 2010-06-01 Texas Instruments Incorporated Reduction of punch-thru defects in damascene processing
JP2010511915A (ja) * 2006-12-06 2010-04-15 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 二重パターン形成プロセスを利用した装置製造プロセス
US9051397B2 (en) * 2010-10-05 2015-06-09 Basf Se Oxime ester
US10825684B2 (en) * 2016-03-18 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and methods thereof
US10504774B2 (en) * 2016-07-20 2019-12-10 Globalfoundries Inc. Lithographic patterning to form fine pitch features
TWI760263B (zh) * 2016-09-30 2022-04-01 日商富士軟片股份有限公司 半導體晶片的製造方法、套組及圖案的形成方法
US10563014B2 (en) * 2017-09-11 2020-02-18 Fujifilm Electronic Materials U.S.A., Inc. Dielectric film forming composition
JP6875325B2 (ja) * 2018-05-21 2021-05-19 信越化学工業株式会社 パターン形成方法

Also Published As

Publication number Publication date
JP2023517998A (ja) 2023-04-27
EP4118679A1 (en) 2023-01-18
US20210287939A1 (en) 2021-09-16
WO2021183472A1 (en) 2021-09-16
CN115516603A (zh) 2022-12-23
TW202147518A (zh) 2021-12-16
EP4118679A4 (en) 2023-10-11

Similar Documents

Publication Publication Date Title
TWI496242B (zh) 具階梯組成頂蓋層的可圖案化低介電常數內連線結構及其製造方法
TWI386760B (zh) Thick film with chemical growth type positive photoresist composition, thick film with chemical growth type dry film and thick film photoresist pattern manufacturing method
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
KR100861903B1 (ko) 레지스트 패턴 및 도체 패턴의 제조 방법
US20080153300A1 (en) Method for forming fine pattern of semiconductor device
JP2019176020A (ja) 水素バリア剤、水素バリア膜形成用組成物、水素バリア膜、水素バリア膜の製造方法、及び電子素子
US20090029287A1 (en) Photosensitive resin composition
TW201921424A (zh) 增加用於晶圓級封裝之嵌入3d金屬-絕緣體-金屬(mim)電容器電容密度的方法
US6479212B1 (en) Photosensitive resin, resist composition using the photosensitive resin, pattern formation method using the resist composition, device produced by the pattern formation method, and exposure method
TWI707205B (zh) 感光性樹脂層之形成方法、光阻圖型之製造方法、及鍍敷造形物之形成方法
TW201930379A (zh) 乙炔衍生之複合物，包含其之組成物，製造使用其之塗層的方法，及製造包含該塗層之裝置的方法
JP2004309776A (ja) 厚膜用化学増幅型ポジ型ホトレジスト組成物、厚膜ホトレジスト積層体、厚膜レジストパターンの製造方法及び接続端子の製造方法
KR20230007391A (ko) 탄소 재료, 금속 유기 화합물 및 용매를 포함하는 스핀 코팅 조성물, 및 기판 위 금속 산화물 막의 제조 방법
US11945894B2 (en) Dielectric film-forming composition
KR20220151679A (ko) 금속 증착 방법
TW201801906A (zh) 層合體之製造方法，及其利用
TWI774719B (zh) 圖型形成方法及聚矽烷樹脂前驅物之製造方法
US20220017673A1 (en) Dielectric Film Forming Compositions
TW201921121A (zh) 半導體微影膜形成組成物，以及阻劑圖型形成方法及裝置
WO2022086752A1 (en) Dielectric film-forming composition
CN109212919B (zh) 一种光刻胶及其制备方法和应用以及光刻方法
CN117590684A (zh) 图案形成方法
WO2021166741A1 (ja) レジストパターン形成方法
TW202142633A (zh) 塗層組成物及形成電子裝置之方法
TW201812445A (zh) 化學增幅型正型感光性樹脂組成物、附有鑄模的基板的製造方法以及電鍍成形體的製造方法