CN107993925B - 一种自对准四重图形技术 - Google Patents

一种自对准四重图形技术 Download PDF

Info

Publication number
CN107993925B
CN107993925B CN201711208508.0A CN201711208508A CN107993925B CN 107993925 B CN107993925 B CN 107993925B CN 201711208508 A CN201711208508 A CN 201711208508A CN 107993925 B CN107993925 B CN 107993925B
Authority
CN
China
Prior art keywords
layer
side wall
hard mask
material layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711208508.0A
Other languages
English (en)
Other versions
CN107993925A (zh
Inventor
毛晓明
苏林
高晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711208508.0A priority Critical patent/CN107993925B/zh
Publication of CN107993925A publication Critical patent/CN107993925A/zh
Application granted granted Critical
Publication of CN107993925B publication Critical patent/CN107993925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种自对准四重图形技术(Self‑Aligned Quadruple Pattern，简称SAQP)，本发明中的自对准四重图形技术(SAQP)，通过二次沉积侧墙材料工艺，在不改变目前光刻技术的前提下(即光刻窗口大小不变)，可以获得1/4最小尺寸(1/4Pitch)，比原来的自对准双重图形技术(SADP)的1/2最小尺寸(1/2Pitch)有了大幅提升，从而可以极大提高半导体集成电路的密度。

Description

一种自对准四重图形技术
技术领域
本发明涉及半导体制造领域，尤其涉及一种芯片后端金属制程工艺，特别 是一种自对准四重图形技术(Self-Aligned Quadruple Pattern，简称SAQP)，例 如用于金属互连结构的制备工艺制程中。
背景技术
半导体器件，例如3D NAND(3D与非)闪存，其制造必须历经一系列工 艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体器件工艺步骤。在传 统的制造流程上会包括300～400个步骤，其中每一步骤都会影响该半导体芯片 上各器件的最终形貌，即影响器件的特征尺寸，从而影响器件的各种电特性。 在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(Front End of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。
后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属连线、 接触孔的形成等。其中，金属互连结构是为了实现半导体芯片器件之间的电连 接的重要结构，目前已发展出各种金属互连结构以及形成工艺，例如铜互连结 构，以及形成铜互连结构的电化学镀(Electrochemical Plating，简称ECP)工 艺。例如，现有技术中通常的做法是在层间介质层上形成图形化的沟道，然后 电化学镀沉积金属铜，将金属铜作为金属层镶嵌(Damascene Process)于层间 介质层内以构成半导体器件金属互连结构基体，随后在基体表面再沉积一层电 迁移阻挡层或者扩散阻挡层，覆盖所述半导体器件金属互连结构基体，从而形 成一层完整的金属互连结构层。
然而，随着半导体技术的发展，要求特征尺寸(Critical Dimension，简称 CD)越来越小，而双重图形技术(Double Pattern，DP)是目前实现更小尺寸的 图形的关键技术。双重图形技术一般包括自对准双重图形技术(Self-Aligned Double Pattern，SADP)、二次刻蚀双重图形技术(Dual-Etch Double Pattern， DEDP)和单刻蚀双重图形技术(Single-Etch Double Pattern，SADP)三种。其 中，自对准双重图形技术(SADP)由于可以实现优异线宽和节距控制效果而被 广泛应用于3D NAND闪存等半导体器件的制造中。
现有自对准双重图形技术(SADP)通常包括下述步骤：
S1：请参见图1a，在待刻蚀层1的表面依次沉积形成第一硬掩模层2、核 心材料层3、第二硬掩模层4和光刻层，并随后进行光刻以形成图形化的光刻 层5；
S2：请参见图1b，利用图形化的光刻层5为掩模对第二硬掩模层4进行刻 蚀，形成图形化的第二硬掩模层(未图示)；随后利用图形化的第二硬掩模层作 为掩模对核心材料层3进行刻蚀，形成图形化的核心材料层3’；随后去除图形 化的第二硬掩模层，并沉积形成覆盖图形化的核心材料层3’和第一硬掩模层2 的侧墙材料层6；
S3：参见图1c，刻蚀以去除水平方向的侧墙材料层6以形成侧墙层6’；
S4：参见图1d，去除图形化的核心材料层3’；
S5：参见图1e，以侧墙层6’为掩模刻蚀第一硬掩模层2以形成图形化的 第一硬掩模层2’；
S6：参见图1f，以图形化的第一硬掩模层2’作为掩模刻蚀待刻蚀层1以 形成沟道7。
然而上述自对准双重图形技术(SADP)存在一些问题，首先，其仅能实现 1/2最小尺寸(1/2Pitch)的的光刻图形，如果想要进一步缩小最小尺寸来满足 更高密度的半导体集成电路的要求，则需要依赖开发更先进的光刻技术；其次， 目前自对准双重图形技术(SADP)的光刻窗口(Litho Windows)较小，难以 提高精度以保证关键尺寸(CD)的一致性。
因此，在目前光刻技术的前提下，开发新的图形化技术，以进一步实现更 小的最小尺寸，提高图形化精度，从而最终提高3D NAND闪存等半导体器件 产品的运行速度，以及使用可靠性，这一直为本领域技术人员所致力研究的方 向。
发明内容
本发明的目的在于提供金属互连结构的制备工艺，能够有效提高3D NAND 闪存等半导体器件的运行速度，以及使用可靠性。
为了实现上述目的，本发明提出了一种自对准图形工艺方法，其特征在于 包括以下步骤：
在待刻蚀层的表面依次沉积形成第一硬掩模层、核心材料层、第二硬掩模 层和光刻层，并随后进行光刻以形成图形化的光刻层；
利用图形化的光刻层为掩模对第二硬掩模层进行刻蚀，形成图形化的第二 硬掩模层；随后利用图形化的第二硬掩模层作为掩模对核心材料层进行刻蚀， 形成图形化的核心材料层；随后去除图形化的第二硬掩模层，并沉积形成覆盖 图形化的核心材料层和第一硬掩模层的第一侧墙材料层；
刻蚀以去除水平方向的第一侧墙材料层以形成第一侧墙层；
去除图形化的核心材料层；
沉积形成覆盖第一侧墙层和第一硬掩模层的第二侧墙材料层；
刻蚀以去除水平方向的第二侧墙材料层以形成第二侧墙层；
去除第一侧墙层；
以第二侧墙层为掩模刻蚀第一硬掩模层以形成图形化的第一硬掩模层；
以图形化的第一硬掩模层为掩模刻蚀待刻蚀层以形成沟道。
进一步的，所述第一硬掩模层为多晶硅(Poly)。
进一步的，所述核心材料层为旋涂的含碳材料(Spin-on Carbon，简称SoC)。
进一步的，所述第二硬掩模层为氮氧化硅(SiON)。
进一步的，所述第一侧墙材料层为氮化硅(SiN)。
进一步的，所述第二侧墙材料层为氧化物。
进一步的，沉积所述第二侧墙材料层采用原子层沉积工艺(ALD)。
进一步的，所述去除第一侧墙层采用磷酸溶液的湿法刻蚀工艺(Wet Etch)。
进一步的，所述第一侧墙层和第二侧墙层的厚度为最小尺寸(Pitch)的1/4。
进一步的，所述去除水平方向的第一侧墙材料层以及去除水平方向的第二 侧墙材料层，采用无阻挡式干法刻蚀(Blanket Dry Etch)。
本发明中的自对准图形工艺方法，例如可以用于金属互连结构的制备，其 中所述待刻蚀层为氧化物层间介质层，而所述沟道(Trench)为填充金属互连 层用的沟道。
与现有技术相比，本发明的有益效果主要体现在：
第一，本发明中的自对准四重图形技术(Self-Aligned Quadruple Pattern， 简称SAQP)，通过二次沉积侧墙材料工艺，在不改变目前光刻技术的前提下(即 光刻窗口大小不变)，可以获得1/4最小尺寸(1/4Pitch)，比原来的自对准双重 图形技术(SADP)的1/2最小尺寸(1/2Pitch)有了大幅提升，从而可以极大 提高半导体集成电路的密度。
第二，采用氮化硅作为第一侧墙材料层，采用ALD氧化物作为第二侧墙材 料层，二者具有优异的填充性能，可以形成致密、可靠性高的侧墙层，从而保 证工艺的精度。
第三，采用各向异性的无阻挡层干法刻蚀(Blanket Dry Etch)去除水平方 向的第一和第二侧墙材料层，由于无阻挡层干法刻蚀优异的刻蚀方向选择性， 能够保证在不破坏目标侧墙层(即垂直方向的侧墙材料层)的前提下，有效清 除水平方向的侧墙材料，以形成目标侧墙层，保证工艺精度。
第四，采用氮化硅作为第一侧墙材料层并且采用磷酸溶液的湿法刻蚀工艺， 由于磷酸溶液对于侧墙层氮化硅和第一硬掩模层多晶硅、第二侧墙层氧化物具 有很大的刻蚀选择性，从而能保证有效清除第一侧墙层而不会刻蚀损伤第二侧 墙层和第一硬掩模层。
第五，采用ALD沉积第二侧墙层得到的氧化物层具有与第一硬掩模层多晶 硅和待刻蚀氧化物层的刻蚀选择性，从而能保证有效清除第二侧墙层而不会刻 蚀损伤第一硬掩模层和待刻蚀氧化物层。
通过本发明上述工艺，在采用目前光刻技术的前提下，可以进一步实现更 小的最小尺寸，提高图形化精度。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并 不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的 部件。在附图中：
图1a-f为现有技术中自对准双重图形技术(SADP)的制备工艺的流程图；
图2a-i为本发明中自对准四重图形技术(SAQP)的制备工艺的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示 了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不 应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻 地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公 知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在 任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标， 例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另 外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人 员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和 权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简 化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例 的目的。
请参考图2a-i，在本实施例中，提出了本发明提出了一种用于金属互连结 构制备制程的自对准四重图形技术(SAQP)，其包括以下步骤：
S100：在待刻蚀层的表面依次沉积形成第一硬掩模层、核心材料层、第二 硬掩模层和光刻层，并随后进行光刻以形成图形化的光刻层；
S200：形成第一侧墙材料层；
S300：刻蚀水平方向的第一侧墙材料层以形成第一侧墙层；
S400：去除核心材料层；
S500：形成第二侧墙材料层；
S600：刻蚀水平方向的第二侧墙材料层以形成第二侧墙层；
S700：去除第一侧墙层；
S800：刻蚀以图形化第一硬掩模层；
S900：刻蚀待刻蚀层以形成沟道。
具体的，请参考图2a，在步骤S100中，首先进行步骤S110，在金属互连 结构的氧化物层间介质层、即待刻蚀层100的表面依次沉积形成第一硬掩模层 110、核心材料层120、第二硬掩模层130和光刻层；随后进行步骤S120，对光 刻层实施光刻以形成图形化的光刻层140；其中，所述第一硬掩模层110为多 晶硅(Poly)，所述核心材料层120为旋涂的含碳材料(SoC)，所述第二硬掩模 层130为氮氧化硅(SiON)。
请继续参考图2b，在步骤S200中，首先进行步骤S210，利用图形化的光 刻层140为掩模对第二硬掩模层130进行刻蚀，形成图形化的第二硬掩模层(未 图示)；随后进行步骤S220，利用图形化的第二硬掩模层作为掩模对核心材料 120进行刻蚀，形成图形化的核心材料层120’；随后进行步骤S230，去除图形 化的第二硬掩模层；之后进行步骤S240，沉积形成覆盖图形化的核心材料层 120’和第一硬掩模层110的第一侧墙材料层150；其中，所述第一侧墙材料层 150为氮化硅(SiN)。
请参考图2c，在步骤S300中，采用各向异性的无阻挡式干法刻蚀(Blanket DryEtch)工艺，选择性地去除水平方向的第一侧墙材料层而保留垂直方向的 第一侧墙材料层，以形成第一侧墙层150’。
请参考图2d，在步骤S400中，去除图形化的核心材料层120’，得到用以 沉积后续侧墙材料层的空间。
请参考图2e，在步骤S500中，采用原子层沉积工艺(ALD)沉积形成覆 盖第一侧墙层150’和第一硬掩模层110的第二侧墙材料层160，所述第二侧墙 材料层160优选为氧化物。
请参考图2f，在步骤S600中，采用各向异性的无阻挡式干法刻蚀(Blanket DryEtch)工艺，选择性地去除水平方向的第二侧墙材料层而保留垂直方向的 第二侧墙材料层，以形成第二侧墙层160’。
请参考图2g，在步骤S700中，采用磷酸溶液的湿法刻蚀(Wet Etch)工艺 来湿法刻蚀清除氮化硅第一侧墙层150’。磷酸溶液具有优异的氮化硅刻蚀选择 性，在极小尺寸下也能选择性地有效清除氮化硅而不损伤第二侧墙层160’和 第一硬掩模层110。
请参考图2h，在步骤S800中，以第二侧墙层160’为掩模刻蚀第一硬掩模 层110以形成图形化的第一硬掩模层110’。
请参考图2i，在步骤S900中，以图形化的第一硬掩模层110’为掩模刻蚀 氧化物待刻蚀层100以形成填充金属互连层用的沟道170。
综上，通过本发明上述工艺，在采用目前光刻技术的前提下，可以进一步 实现更小的最小尺寸，提高图形化精度。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易 想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护 范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种自对准图形工艺方法，其特征在于包括以下步骤：
在待刻蚀层的表面依次沉积形成第一硬掩模层、核心材料层、第二硬掩模层和光刻层，并随后进行光刻以形成图形化的光刻层；
利用图形化的光刻层为掩模对第二硬掩模层进行刻蚀，形成图形化的第二硬掩模层；随后利用图形化的第二硬掩模层作为掩模对核心材料层进行刻蚀，形成图形化的核心材料层；随后去除图形化的第二硬掩模层，并沉积形成覆盖图形化的核心材料层和第一硬掩模层的第一侧墙材料层；
刻蚀以去除水平方向的第一侧墙材料层以形成第一侧墙层；
去除图形化的核心材料层；
沉积形成覆盖第一侧墙层和第一硬掩模层的第二侧墙材料层；
刻蚀以去除水平方向的第二侧墙材料层以形成第二侧墙层；
去除第一侧墙层；
以第二侧墙层为掩模刻蚀第一硬掩模层以形成图形化的第一硬掩模层；
以图形化的第一硬掩模层为掩模刻蚀待刻蚀层以形成沟道；
其中，所述第一侧墙层和第二侧墙层的厚度为最小尺寸(Pitch)的1/4。
2.根据权利要求1所述的工艺方法，其特征在于：
所述第一硬掩模层为多晶硅(Poly)。
3.根据权利要求1所述的工艺方法，其特征在于：
所述核心材料层为旋涂的含碳材料(Spin-on Carbon，简称SoC)。
4.根据权利要求1所述的工艺方法，其特征在于：
所述第二硬掩模层为氮氧化硅(SiON)。
5.根据权利要求1所述的工艺方法，其特征在于：
所述第一侧墙材料层为氮化硅(SiN)。
6.根据权利要求1所述的工艺方法，其特征在于：
所述第二侧墙材料层为氧化物。
7.根据权利要求6所述的工艺方法，其特征在于：
沉积所述第二侧墙材料层采用原子层沉积工艺(ALD)。
8.根据权利要求5所述的工艺方法，其特征在于：
所述去除第一侧墙层采用磷酸溶液的湿法刻蚀工艺(Wet Etch)。
9.根据权利要求1所述的工艺方法，其特征在于：
所述去除水平方向的第一侧墙材料层以及去除水平方向的第二侧墙材料层，采用无阻挡式干法刻蚀(Blanket Dry Etch)。
CN201711208508.0A 2017-11-27 2017-11-27 一种自对准四重图形技术 Active CN107993925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711208508.0A CN107993925B (zh) 2017-11-27 2017-11-27 一种自对准四重图形技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711208508.0A CN107993925B (zh) 2017-11-27 2017-11-27 一种自对准四重图形技术

Publications (2)

Publication Number Publication Date
CN107993925A CN107993925A (zh) 2018-05-04
CN107993925B true CN107993925B (zh) 2020-04-10

Family

ID=62032314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711208508.0A Active CN107993925B (zh) 2017-11-27 2017-11-27 一种自对准四重图形技术

Country Status (1)

Country Link
CN (1) CN107993925B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828460B (zh) * 2018-08-14 2022-07-19 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN110211877A (zh) * 2019-05-28 2019-09-06 上海华力微电子有限公司 自对准双重图形工艺侧墙形成方法
CN112462580A (zh) * 2019-09-09 2021-03-09 芯恩（青岛）集成电路有限公司 四重图形的制作方法
CN110931462B (zh) * 2019-11-25 2021-05-18 长江存储科技有限责任公司 自对准四重图案及半导体器件的制造方法
CN110867369B (zh) * 2019-11-25 2021-08-10 长江存储科技有限责任公司 自对准四重图案及半导体器件的制造方法
CN111458975A (zh) * 2020-04-29 2020-07-28 中国科学院光电技术研究所 一种实现10nm及以下分辨力的超分辨光刻工艺方法
CN113078117A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 掩膜图形、半导体结构及其制备方法
CN115588608A (zh) * 2021-07-05 2023-01-10 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022022A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 多重图形的形成方法
CN106558556A (zh) * 2015-09-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN106847755B (zh) * 2015-12-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 改善sram性能的方法

Also Published As

Publication number Publication date
CN107993925A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN107993925B (zh) 一种自对准四重图形技术
US10643895B2 (en) Self-aligned interconnects formed using subtractive techniques
CN110890315B (zh) 具有大马士革结构的半导体结构及其制备方法
CN107644834B (zh) 用于形成细间距特征的光刻图案
US20130193489A1 (en) Integrated circuits including copper local interconnects and methods for the manufacture thereof
TW201733007A (zh) 用於圖案化後段（ｂｅｏｌ）互連之金屬線端的方法
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
US20120146106A1 (en) Semiconductor devices having through-contacts and related fabrication methods
CN106206283A (zh) 沟槽刻蚀方法及第一金属层制造方法
TW200303599A (en) Manufacturing method of semiconductor device
US11037821B2 (en) Multiple patterning with self-alignment provided by spacers
CN113363203A (zh) 半导体器件的形成方法
US10497610B2 (en) Dual photoresist approach to lithographic patterning for pitch reduction
US12119261B2 (en) Semiconductor structure and manufacturing method of the same
CN112242347A (zh) 半导体结构及其形成方法
TWI821725B (zh) 半導體結構與其形成方法
CN114664727A (zh) 半导体结构的形成方法
CN103268866B (zh) 降低冗余金属耦合电容的通孔优先双大马士革铜互连方法
CN114373713A (zh) 半导体结构及其形成方法
CN112786535A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant