CN114373713A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114373713A
CN114373713A CN202011094777.0A CN202011094777A CN114373713A CN 114373713 A CN114373713 A CN 114373713A CN 202011094777 A CN202011094777 A CN 202011094777A CN 114373713 A CN114373713 A CN 114373713A
Authority
CN
China
Prior art keywords
layer
forming
side wall
groove
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011094777.0A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011094777.0A priority Critical patent/CN114373713A/zh
Priority to US17/218,785 priority patent/US11651964B2/en
Publication of CN114373713A publication Critical patent/CN114373713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；形成沿第一方向延伸的核心层；在核心层的侧壁上形成掩膜侧墙；形成沿第二方向延伸的第一分割层，与掩膜侧墙沿第一方向的侧壁相接触；形成沿第二方向与核心层间隔排列的牺牲层，覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向牺牲层凸出于第一分割层的两侧且覆盖第一分割层的部分侧壁；在牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；去除牺牲层形成第一凹槽，沿第一方向第一凹槽被第一分割层分割；去除核心层形成第二凹槽；以掩膜侧墙、第一分割层和平坦层为掩膜，图形化第一凹槽和第二凹槽下方的目标层，形成目标图形。本发明实施例有利于提高目标图形的图形精度和图形质量。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸) 也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高目标图形的图形精度和图形质量。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成沿第一方向延伸的核心层，与所述第一方向相垂直的方向为第二方向；在所述核心层的侧壁上形成掩膜侧墙；形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；形成沿第一方向延伸、且沿第二方向与所述核心层间隔排列的牺牲层，所述牺牲层覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；在所述牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；去除所述牺牲层，在所述平坦层中形成第一凹槽，沿第一方向所述第一凹槽被所述第一分割层分割；去除所述核心层，在所述平坦层中形成第二凹槽；以所述掩膜侧墙、第一分割层和平坦层为掩膜，图形化所述第一凹槽和第二凹槽下方的目标层，形成目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底，包括用于形成目标图形的目标层；核心层，位于所述基底上且沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；掩膜侧墙，位于所述核心层的侧壁上；第一分割层，沿第二方向延伸，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；牺牲层，沿第一方向延伸、且沿第二方向与所述核心层间隔排列，所述牺牲层覆盖所述掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；平坦层，位于所述基底上且覆盖所述牺牲层、核心层、掩膜侧墙以及所述第一分割层的侧壁，所述平坦层露出所述牺牲层和核心层的顶面。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在形成所述核心层和掩膜侧墙之后，先形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触，再形成牺牲层，沿第一方向所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁，从而使得位于所述第一分割层两侧的牺牲层被所述第一分割层分割，在去除所述牺牲层形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层分割，从而有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head ToHead，HTH)的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度；而且，本发明实施例先形成第一分割层，再形成牺牲层，第一分割层相应定义第一凹槽的切割尺寸和位置，与直接通过刻蚀工艺实现第一凹槽的分割相比，本发明实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
此外，本发明实施例先形成核心层，再在核心层的侧壁上形成掩膜侧墙，掩膜侧墙为外侧墙(Outer Spacer)；在去除核心层形成第二凹槽之后，沿第一方向相邻的第二凹槽之间的距离由核心层定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本发明实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，有利于使沿第一方向相邻的第二凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head ToHead)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
附图说明
图1至图46是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前后段制程中，金属互连线的图形化工艺的难度大，工艺窗口小。
例如：当互连图案的图形较为复杂时，光刻工艺所需要的光罩(Mask)的数量较多，不仅导致工艺成本过高，而且光罩的图案复杂，光罩的光学邻近修正处理也具有较高的难度，导致形成的互连线的图形精度和图形质量较差，甚至还易导致互连线在不需要连接的位置处发生短接(Bridge)的问题。
一种方法利用伪互连线(Dummy lines)，以增大光刻工艺的窗口、降低掩膜图案复杂度。在器件工作时，这些伪互连线处于浮接状态，也就是说，这些互连线不与外部电路或其他互连结构电连接。但是，这些浮接的伪互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，在形成所述核心层和掩膜侧墙之后，先形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触，再形成牺牲层，沿第一方向所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁，从而使得位于所述第一分割层两侧的牺牲层被所述第一分割层分割，在去除所述牺牲层形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层分割，从而有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度；而且，本发明实施例先形成第一分割层，再形成牺牲层，第一分割层相应定义第一凹槽的切割尺寸和位置，与直接通过刻蚀工艺实现第一凹槽的分割相比，本发明实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图1至图46是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1和图2，图2是图1沿y1-y1割线的剖面图，提供基底200，包括用于形成目标图形的目标层100。
基底200用于为后续工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层。后续图形化介电层，在介电层中形成多个互连槽，之后再在互连槽中形成互连线，介电层用于实现相邻互连线之间的电隔离。相应地，本实施例中，所述目标图形为互连槽。因此，介电层为金属层间介质(Inter MetalDielectric，IMD)层。介电层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
相应地，基底200中可以形成有晶体管、电容器等半导体器件，基底200 中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底200还包括位于目标层110底部的衬底110。作为一种示例，衬底110为硅衬底。
本实施例中，基底200还包括位于目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层100，有利于提高图形化目标层100的工艺稳定性和图形传递的精度。
硬掩膜材料层115的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层115的材料为氮化钛。
在具体工艺中，根据实际的工艺需求，还能够在硬掩膜材料层115和目标层100之间设置应力缓冲层，以提高硬掩膜材料层115和目标层100之间的粘附性、减小膜层之间产生的应力。此外，还能够在硬掩膜材料层115和应力缓冲层之间、以及硬掩膜材料层115上设置刻蚀停止层，以定义后续刻蚀工艺的停止位置，有利于提高后续图形化工艺的效果。关于应力缓冲层和刻蚀停止层的相关描述，本实施例在此不再赘述。
继续参考图1和图2，在所述基底200上形成沿第一方向(如图1中X方向所示)延伸的核心层120，与所述第一方向相垂直的方向为第二方向(如图1 中Y方向所示)。
核心层120用于为形成第二凹槽占据空间位置，从而定义后续第二凹槽的图形和位置。与直接通过刻蚀工艺形成第二凹槽相比，本实施例先形成核心层 120，后续再去除核心层120形成第二凹槽，从而通过调整核心层120的尺寸和形状，能够对第二凹槽的尺寸和形状进行精确控制，有利于降低第二凹槽的形成难度、使第二凹槽的图形精度得到保障，相应地，后续刻蚀第二凹槽下方的目标层100以形成目标图形后，有利于提高目标图形的图形精度。后续在核心层120的侧壁上形成掩膜侧墙，核心层120还为形成掩膜侧墙提供支撑。
本实施例中，所述核心层120为易于被去除的材料，从而降低后续去除核心层120的难度。核心层120为单层或多层结构，核心层120的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或多种。作为一种示例，核心层120 为单层结构，核心层120的材料为无定形硅。
参考图3至图5，本实施例中，形成所述核心层120后，所述半导体结构的形成方法还包括：形成沿第二方向贯穿所述核心层120的切割槽20；沿第一方向所述核心层120被所述切割槽20分割。
切割槽20用于沿第一方向分割核心层120，从而使沿第一方向相邻核心层 120之间能够实现更小的距离，以使相邻的目标图形在头对头的位置处能够实现更小的距离。切割槽20还用于为形成第二分割层提供空间位置。
本实施例中，形成所述切割槽20的步骤包括以下步骤。
如图3所示，示出了在核心层120位置处沿第一方向的剖面图，在所述基底200上形成覆盖所述核心层120的图形层(未标示)，包括自下而上依次堆叠的填充层121、第一抗反射涂层122以及第一光刻胶层123，所述第一光刻胶层 123中形成有第一图形开口10。所述图形层用于作为刻蚀核心层120的掩膜。
所述填充层121用于为形成第一抗反射涂层122和第一光刻胶层123提供平坦的表面。本实施例中，所述填充层121的材料为旋涂碳(SOC)。
所述第一抗反射涂层122用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述第一抗反射涂层为Si-ARC层，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性。在其他实施例中，第一抗反射涂层的材料还可以为BARC材料。
第一光刻胶层123用于作为刻蚀所述第一抗反射涂层122、填充层121以及核心层120的掩膜。光刻胶层123采用曝光、显影等光刻工艺形成。
如图4和图5所示，图5为图4在核心层120位置处沿第一方向的剖面图，以第一光刻胶层123为掩膜，沿所述第一图形开口10，依次刻蚀所述第一抗反射涂层122、填充层121和所述核心层120，在所述核心层120中形成所述切割槽20；去除所述图形层。
本实施例中，采用各向异性的干法刻蚀工艺，依次刻蚀所述第一抗反射涂层122、填充层121和所述核心层120，。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，从而提高图形转移的精度。
本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除图形层。
在其他实施例中，形成所述核心层后，形成所述掩膜侧墙之前，所述半导体结构的形成方法还包括：对部分的所述核心层进行离子掺杂，适于提高所述核心层的耐刻蚀度，掺杂有离子的核心层用于作为第二分割层；沿第一方向所述核心层被所述第二分割层分割。离子掺杂适于提高耐核心层的耐刻蚀度，相应地，第二分割层的耐刻蚀度大于所述核心层的耐刻蚀度，相应提高核心层与第二分割层之间的刻蚀选择比，使得第二分割层能够在后续去除核心层以形成第二凹槽的过程中被保留，从而第二分割层能够分割第二凹槽。具体地，所述离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
参考图6至图8，图7为图6沿y1-y1割线的剖面图，图8为图6在核心层120位置处沿第一方向的剖面图，在所述核心层120的侧壁上形成掩膜侧墙130。所述掩膜侧墙130用于作为后续图形化目标层100的掩膜。
后续形成第一凹槽和第二凹槽，所述掩膜侧墙130还用于隔离相邻的第一凹槽和第二凹槽，且本实施例还可以通过调整掩膜侧墙130的厚度，使后续第一凹槽和第二凹槽之间满足设计最小间隔。
本实施例先形成核心层120，再在核心层120的侧壁上形成掩膜侧墙130，掩膜侧墙130为外侧墙(Outer Spacer)；在去除核心层120形成第二凹槽之后，沿第一方向相邻的第二凹槽之间的距离由核心层120定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，有利于使沿第一方向相邻的第二凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(HeadTo Head)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
本实施例中，所述掩膜侧墙130填充于所述切割槽20，位于所述切割槽20 中的掩膜侧墙130用于作为第二分割层140，后续去除核心层120形成第二凹槽后，第二分割层140用于沿第一方向分割所述第二凹槽。
所述掩膜侧墙130选用与核心层120以及目标层100具有刻蚀选择性的材料，掩膜侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
本实施例中，形成所述掩膜侧墙130的工艺包括原子层沉积工艺，有利于提高掩膜侧墙130的厚度均一性，并易于对掩膜侧墙130的厚度进行精确控制。
参考图9至图22，形成沿第二方向延伸的第一分割层170，所述第一分割层170与所述掩膜侧墙130沿第一方向的侧壁相接触。
所述第一分割层170用于沿第一方向分割后续的牺牲层，从而在后续去除牺牲层形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层170 分割，有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，与直接通过刻蚀工艺实现第一凹槽的分割相比，本实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层170的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
本实施例中，沿第二方向，所述第一分割层170还延伸覆盖所述掩膜侧墙 130和核心层120的部分顶部，也就是说，所述第一分割层170为Overcut(过切割)，从而不仅有利于降低对第一分割层170沿第二方向的尺寸精度的要求，而且还有利于防止出现第二分割层不能有效分割牺牲层的问题。
因此，所述第一分割层170选用与核心层120以及后续牺牲层具有刻蚀选择性的材料。本实施例中，所述第一分割层170的材料包括氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅中的一种或多种。作为一种示例，所述第一分割层170的材料为氧化硅。
本实施例中，形成所述第一分割层170的步骤包括以下步骤。
如图9至图11所示，图10为图9沿y2-y2割线的剖面图，图11为图9沿 x-x割线的剖面图，在所述核心层120和掩膜侧墙130露出的基底100上形成支撑层131。所述支撑层131用于后续形成切割开口，且在形成切割开口后，所述支撑层131用于为在切割开口中形成第一分割层提供支撑的作用。
后续形成第一分割层后，还会去除支撑层131，因此，支撑层131选用易于被去除的材料，以降低支撑层131的去除难度。本实施例中，支撑层131的材料为旋涂碳(Spin-OnCarbon，SOC)。旋涂碳适用于旋涂工艺，有利于降低形成支撑层131的难度、提高支撑层131的顶面平坦度，旋涂碳还易于被去除。
在其他实施例中，所述支撑层的材料还可以包括有机介电层(OrganicDielectric layer，ODL)、底部抗反射涂层(Bottom Anti-reflective coating，BARC)、含硅抗反射层(Silicon Anti-reflective coating，Si-ARC)、深紫外光吸收氧化层 (DeepUV light absorbing Oxide，DUO)、介电抗反射涂层(Dielectric Anti-reflectiveCoating，DARC)和先进图膜(Advanced Patterning Film，APF) 中的一种或几种。相应地，本实施例中，采用旋涂工艺，形成所述支撑层131。
本实施例中，在形成所述支撑层131后，所述形成方法还包括：在所述支撑层131上形成第二抗反射涂层132；在所述第二抗反射涂层132上形成第二光刻胶层133，所述第二光刻胶层133中形成有第二图形开口30。
第二光刻胶层133用于定义切割开口的尺寸和位置。第二抗反射涂层132 用于减小曝光时的反射效应。本实施例中，第二抗反射涂层132的材料为 BARC。
如图12至图14所示，图13为图12沿y2-y2割线的剖面图，图14为图12沿x-x割线的剖面图，在支撑层131中形成沿第二方向延伸的切割开口150，所述切割开口150暴露出所述掩膜侧墙130沿第一方向的部分侧壁和部分的基底200。切割开口150用于定义第一分割层的尺寸和位置。
本实施例中，所述切割开口150还暴露出所述掩膜侧墙130和核心层120 的部分顶部及部分侧壁。本实施例中，形成所述切割开口150的步骤包括：以所述第二光刻胶层133为掩膜，沿所述第二图形开口30，依次刻蚀所述第二抗反射涂层132和支撑层131，在所述支撑层131中形成所述切割开口150。
本实施例中，采用各向异性的干法刻蚀工艺，依次刻蚀所述第二抗反射涂层132和支撑层131，有利于提高图形传递的精度。本实施例中，刻蚀所述第二抗反射涂层132和支撑层131的步骤中，所述第二光刻胶层133被逐渐消耗，因此，在形成切割开口150后，所述第二光刻胶层133已经被去除。
如图15至图19所示，在所述切割开口150中形成所述第一分割层170。
具体地，形成所述第一分割层170的步骤包括：如图15至图16所示，图 15为基于图13的剖面图，图16为基于图14的剖面图，在所述切割开口150 中形成分割材料层160，分割材料层160还覆盖于所述第二抗反射涂层132上；如图17至图19所示，图18为图17沿y2-y2割线的剖面图，图19为图17沿 x-x割线的剖面图，去除高于所述支撑层131的分割材料层160，剩余位于所述切割开口150中的分割材料层160用于作为第一分割层170。
形成所述第一分割层170的工艺包括旋涂工艺、原子层沉积工艺和化学气相沉积工艺中的一种或多种。本实施例中，采用旋涂工艺，形成分割材料层160。
本实施例中，采用刻蚀工艺(例如：各向异性的干法刻蚀工艺)，去除高于所述支撑层131的分割材料层160。本实施例中，在去除高于所述支撑层131 的分割材料层160的步骤中，还去除所述第二抗反射涂层132。
如图20至图22所示，图21为图20沿y2-y2割线的剖面图，图22为图 20沿x-x割线的剖面图，去除所述支撑层131。
去除所述支撑层131，以便于后续形成牺牲层。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除所述支撑层131。
参考图23至图30，形成沿第一方向延伸、且沿第二方向与所述核心层120 间隔排列的牺牲层180，所述牺牲层180覆盖掩膜侧墙130沿第一方向的侧壁，沿第一方向，所述牺牲层180凸出于所述第一分割层170的两侧且覆盖所述第一分割层170的部分侧壁。
牺牲层180用于为形成第一凹槽占据空间，相应地，牺牲层180用于定义第一凹槽的图形和位置。与直接通过刻蚀工艺形成第一凹槽的方案相比，后续去除牺牲层180形成第一凹槽，有利于降低形成第一凹槽的难度，相应有利于使第一凹槽的图形精度得到保障。
本实施例中，沿第一方向所述牺牲层180被第一分割层170分割，从而在去除牺牲层180形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层170分割，有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头(HTH)的位置处也能够实现更小的距离。
本实施例中，通过先形成核心层120和位于核心层120侧壁的掩膜侧墙 130，再形成牺牲层180，相应地，牺牲层180与核心层120之间能够被掩膜侧墙130隔离，有利于使牺牲层180与核心层120之间满足设计最小间隔，相应使第二凹槽与第一凹槽之间满足设计最小间隔。
而且，本实施例分别在不同步骤中形成核心层120和牺牲层180，并通过核心层120和牺牲层180来定义第一凹槽和第二凹槽的图形，相应有利于降低形成第一凹槽、第二凹槽的难度，进而有利于提高第一凹槽和第二凹槽的图形精度，后续刻蚀第一凹槽和第二凹槽下方的目标层100以形成目标图形时，相应有利于使目标图形具有较高的图形精度。
牺牲层180为单层或叠层结构，牺牲层180的材料包括旋涂碳、氧化硅、金属氧化物、有机介电层材料和先进图膜材料中的一种或多种。其中，氧化硅包括旋涂氧化硅(Spin-On-Glass，SOG)；金属氧化物包括旋涂金属氧化物 (Spin-On Metal Oxide)。牺牲层180的材料适用于旋涂工艺，有利于降低形成牺牲层180的难度、提高牺牲层180的顶面平坦度。本实施例中，牺牲层140 的材料为旋涂碳。旋涂碳的填充性能较好，且旋涂碳材料易于被刻蚀，有利于降低形成牺牲层180的难度。
本实施例中，形成所述牺牲层180的步骤中，所述牺牲层180还覆盖所述第一分割层170的部分顶部。
作为一种示例，形成牺牲层180的步骤包括以下步骤。
如图23至图26所示，图24为图23沿y2-y2割线的剖面图，图25为图 23沿y1-y1割线的剖面图，图26为图23沿x-x割线的剖面图，在基底200上形成覆盖核心层120的牺牲材料层171。为方便示意和说明，在图23中用虚线框示意出了核心层120、掩膜侧墙130和第一分割层170的形状和位置。
牺牲材料层171用于形成牺牲层。本实施例中，采用旋涂工艺形成牺牲材料层171。旋涂工艺操作简单、工艺成本低，且有利于提高牺牲材料层171的顶面平坦度，相应有利于提高后续图形化牺牲材料层171时的图形转移精度。
本实施例中，所述形成方法还包括：在所述牺牲材料层171上形成第三抗反射涂层172、以及位于所述第三抗反射涂层172上的第三光刻胶层173。
第三光刻胶层173用于定义牺牲层的尺寸和位置。
第三抗反射涂层172用于减小曝光时的反射效应。
结合参考图27至图30，图28为图27沿y2-y2割线的剖面图，图29为图 27沿y1-y1割线的剖面图，图30为图27沿x-x割线的剖面图，图形化牺牲材料层171，保留与核心层120沿第一方向侧壁相邻的部分牺牲材料层171作为牺牲层180。
本实施例中，牺牲层180的顶面高于核心层120的顶面，从而省去了去除高于核心层120顶面的牺牲层180的步骤，有利于进一步简化工艺。
本实施例中，以所述第三光刻胶层173为掩膜，依次刻蚀所述第三抗反射涂层172和牺牲材料层171，剩余的牺牲材料层171用于作为所述牺牲层180、
本实施例中，采用各向异性的干法刻蚀工艺，依次刻蚀所述第三抗反射涂层172和牺牲材料层171，从而提高图形传递的精度。
本实施例中，在刻蚀所述第三抗反射涂层172和牺牲材料层171的步骤中，所述第三光刻胶层173也逐渐被消耗，从而在形成牺牲层180后，所述第三光刻胶层173已经被去除。
参考图31至图37，在所述牺牲层180、核心层120、掩膜侧墙130和第一分割层170露出的基底200上形成平坦层210。平坦层210用于与掩膜侧墙130、第一分割层170作为图形化目标层100的掩膜。
平坦层210选用与核心层120、牺牲层180的材料具有刻蚀选择性的材料。本实施例中，所述平坦层210的材料包括氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。作为一种示例，所述平坦层210的材料与第一分割层170 的材料相同，从而能够在形成平坦层210的过程中去除位于所述核心层120上的第一分割层170。相应地，平坦层210的材料为氧化硅。
本实施例中，形成所述平坦层210的步骤包括以下步骤。
如图31至图33所示，图31是基于图28的剖面图，图32是基于图29的剖面图，图33是基于图30的剖面图，在所述基底200上形成覆盖所述核心层 120、掩膜侧墙130、牺牲层180以及第一分割层170的平坦材料层190。
形成平坦材料层190的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为一种示例，采用旋涂工艺形成平坦材料层190。旋涂工艺操作简单，工艺成本低，且有利于提高平坦材料层190的顶面平坦度。
如图34至图37所示，图35为图34沿y2-y2割线的剖面图，图36为图 34沿y1-y1割线的剖面图，图37为图34沿x-x割线的剖面图，回刻蚀所述平坦材料层190，暴露出所述牺牲层180。
暴露出所述牺牲层180，从而后续能够在同一步骤中刻蚀所述牺牲层180 露出的平坦材料层190和第一分割层170，进而能够暴露出核心层120的顶面。
如图34至图37所示，刻蚀所述牺牲层180露出的部分厚度平坦材料层190 和第一分割层170，暴露出所述核心层120的顶面，剩余的平坦材料层190用于作为所述平坦层210。暴露出核心层120的顶面，以便于后续去除核心层120。
本实施例中，在同一步骤中，刻蚀牺牲层180露出的部分厚度平坦材料层 190和第一分割层170，从而不需额外进行去除位于核心层120上的第一分割层 170的步骤，有利于提高工艺整合度和兼容性，还有利于节约工艺成本。
本实施例中，刻蚀所述牺牲层180露出的部分厚度平坦材料层190和第一分割层170后，所述第一分割层170包括位于所述牺牲层180下方的第一部分 71(如图35所示)和露出于牺牲层180的第二部分72(如图35所示)，所述第二部分72的顶面与核心层120、平坦层210和掩膜侧墙130的顶面相齐平。
参考图38至图41，图39为图38沿y2-y2割线的剖面图，图40为图38 沿y1-y1割线的剖面图，图41为图38沿x-x割线的剖面图，去除所述牺牲层 180，在所述平坦层210中形成第一凹槽230，沿第一方向(如图38中x方向所示)所述第一凹槽230被所述第一分割层170分割。
第一凹槽230用于定义部分目标图形的形状和位置。
沿第一方向所述第一凹槽230被所述第一分割层170分割，有利于使得沿第一方向相邻的第一凹槽230之间能够实现更小的距离，在图形化第一凹槽230 和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，与直接通过刻蚀工艺实现第一凹槽的分割相比，本实施例有利于降低对第一凹槽230进行分割的难度、增大切割第一凹槽230的工艺窗口，还能够通过调整第一分割层170的尺寸的方式，对第一凹槽230在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
本实施例中，去除所述牺牲层180的工艺对牺牲层180和第一分割层170 的刻蚀选择比高，因此第一分割层170的被误刻蚀概率低，从而防止第一凹槽 230在头对头的位置处的距离被增大，相应能够对第一凹槽230头对头位置处的距离进行精确控制。
本实施例中，牺牲层180的材料为旋涂碳，采用灰化工艺和湿法去胶工艺中的一种或两种，去除所述牺牲层180。
继续参考图38至图41，去除所述核心层120，在所述平坦层210中形成第二凹槽220。第二凹槽220和第一凹槽230用于定义目标图形的形状及位置。
本实施例中，沿第二方向，所述第一凹槽230和第二凹槽220之间被掩膜侧墙130隔离，有利于使第一凹槽230和第二凹槽220之间满足设计最小间隔。
本实施例中，掩膜侧墙130为外侧墙，在去除核心层120形成第二凹槽220 之后，沿第一方向相邻的第二凹槽220之间的距离由核心层120定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，有利于使沿第一方向相邻的第二凹槽220之间实现更小的距离，相应地，在图形化所述第一凹槽230和第二凹槽220下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
本实施例中，去除核心层120的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。作为一种示例，采用湿法刻蚀工艺去除核心层120。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
本实施例中，去除所述核心层120后，沿第一方向所述第二凹槽220被所述第二分割层140分割，从而使相邻第二凹槽220之间实现更小的距离。
参考图42至图45，图43为图42沿y2-y2割线的剖面图，图44为图42 沿y1-y1割线的剖面图，图45为图42沿x-x割线的剖面图，以所述掩膜侧墙 130、分割层170和平坦层210为掩膜，图形化所述第一凹槽230和第二凹槽 220下方的目标层100，形成目标图形300。
由前述可知，第一凹槽230和第二凹槽220在头对头的位置处均具有较小的距离，因此在刻蚀第一凹槽230和第二凹槽220下方的目标层100形成目标图形300时，相邻的目标图形300在头对头的位置处也能够实现更小的距离，有利于提高目标图形300的布局设计灵活度和自由度；而且，沿第二方向，第一凹槽230和第二凹槽220之间易于满足设计最小间隔，进而使目标图形300 之间易于满足设计最小间隔；此外，第一凹槽230和第二凹槽220具有较高的图形精度，相应有利于使目标图形300具有较高的图形精度。
本实施例中，目标层100为介电层，因此，以所述掩膜侧墙130、分割层 170和平坦层210为掩膜，图形化所述第一凹槽230和第二凹槽220下方的介电层，形成互连槽(Trench)310。相应地，目标图形300为互连槽310。互连槽310用于为形成互连线提供空间。
具体地，本实施例中，以所述掩膜侧墙130、分割层170和平坦层210为掩膜，图形化所述第一凹槽230和第二凹槽220下方的硬掩膜材料层115，形成硬掩膜层240；以硬掩膜层240为掩膜，图形化介电层，形成所述互连槽310。
结合参考图46，本实施例中，所述半导体结构的形成方法还包括：在形成所述互连槽310后，在所述互连槽310中形成互连线320。
本实施例中，互连槽310在头对头的位置处能够实现较小的距离，互连线 320在头对头的位置处相应也能够实现较小的距离，从而有利于提高互连线320 在头对头的位置处的连线能力，还有利于提高互连线320的布局设计的自由度和灵活度；而且，相邻的互连槽310在沿第二方向上的间隔易于满足设计最小间隔，同时，互连槽310的图形精度较高，相应有利于使互连线320在第二方向上的间隔满足设计最小间隔、以及提高互连线320的图形精度，进而提高半导体结构的性能。
互连线320用于实现半导体结构与外部电路或其他互连结构的电连接。本实施例中，互连线320的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。本实施例中，在形成互连线320的步骤中，还去除平坦层 210、掩膜侧墙130、第一分割层170以及硬掩膜层240，为后续制程做准备。
相应的，本发明还提供一种半导体结构。参考图34至图37，图35为图34 沿y2-y2割线的剖面图，图36为图34沿y1-y1割线的剖面图，图37为图34 沿x-x割线的剖面图，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底200，包括用于形成目标图形的目标层100；核心层120，位于所述基底200上且沿第一方向(如图34中X方向所示)延伸，与所述第一方向相垂直的方向为第二方向(如图34中Y方向所示)；掩膜侧墙 130，位于所述核心层120的侧壁上；第一分割层170，沿第二方向延伸，所述第一分割层170与所述掩膜侧墙130沿第一方向的侧壁相接触；牺牲层180，沿第一方向延伸、且沿第二方向与所述核心层120间隔排列，所述牺牲层180覆盖所述掩膜侧墙130沿第一方向的侧壁，沿第一方向，所述牺牲层180凸出于所述第一分割层170的两侧且覆盖第一分割层170的部分侧壁；平坦层210，位于所述基底200上且覆盖所述牺牲层180、核心层120、掩膜侧墙130以及所述第一分割层170的侧壁，平坦层210露出牺牲层180和核心层120的顶面。
牺牲层180用于为形成第一凹槽占据空间位置。核心层120用于为形成第二凹槽占据空间位置。
所述第一分割层170用于沿第一方向分割牺牲层180，从而在后续去除牺牲层180形成第一凹槽后，沿第一方向第一凹槽相应被第一分割层170分割，有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，与直接通过刻蚀工艺实现第一凹槽的分割相比，本实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层170的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
此外，本实施例中，掩膜侧墙130位于所述核心层120的外侧壁上，掩膜侧墙130为外侧墙；在形成第二凹槽之后，沿第一方向相邻的第二凹槽之间的距离由核心层120定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，有利于使沿第一方向相邻的第二凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
基底200用于为工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层。后续图形化介电层，在介电层中形成多个互连槽，之后再在互连槽中形成互连线，介电层用于实现相邻互连线之间的电隔离。相应地，本实施例中，所述目标图形为互连槽。因此，介电层为金属层间介质(IMD)层。介电层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
相应地，本实施例中，基底200中可以形成有晶体管、电容器等半导体器件，基底200中还可以形成有电阻结构、导电结构等功能结构。本实施例中，所述基底200还包括位于目标层110底部的衬底110。
本实施例中，基底200还包括位于所述目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，之后再以硬掩膜层为掩膜，图形化所述目标层100，有利于提高图形化目标层100的工艺稳定性，相应提高图形传递的精度。硬掩膜材料层115的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。
核心层120用于为形成第二凹槽占据空间位置，从而定义第二凹槽的图形和位置。核心层120还为形成掩膜侧墙130提供支撑。
本实施例中，所述核心层120为易于被去除的材料，从而降低后续去除核心层120的难度。核心层120为单层或多层结构，核心层120的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或多种。作为一种示例，核心层120 为单层结构，核心层120的材料为无定形硅。
本实施例中，所述半导体结构还包括：第二分割层140，沿第二方向贯穿所述核心层120；沿第一方向所述核心层120被所述第二分割层140分割。
所述第二分割层140用于沿第一方向分割所述核心层120，从而使沿第一方向相邻核心层120之间能够实现更小的距离，以使相邻的目标图形在头对头的位置处能够实现更小的距离。
作为一种示例，所述半导体结构还包括：切割槽20(如图4所示)，沿第二方向贯穿所述核心层120；所述掩膜侧墙130填充于所述切割槽20，位于所述切割槽20中的所述掩膜侧墙130用于作为所述第二分割层140。相应地，本实施例中，所述第二分割层140的材料与掩膜侧墙130的材料相同。
在其他实施例中，所述第二分割层与所述核心层的材料相同，且所述第二分割层中掺杂有离子，所述离子适于使所述第二分割层的耐刻蚀度大于所述核心层的耐刻蚀度。离子掺杂适于于使所述第二分割层的耐刻蚀度大于所述核心层的耐刻蚀度，相应提高核心层与第二分割层之间的刻蚀选择比，使得第二分割层能够在去除核心层以形成第二凹槽的过程中被保留，从而第二分割层能够分割第二凹槽。具体地，所述离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。所述第二分割层与所述核心层的材料相同，包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种；所述掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
所述掩膜侧墙130用于作为后续图形化目标层100的掩膜。
在形成第一凹槽和第二凹槽后，所述掩膜侧墙130还用于隔离相邻的第一凹槽和第二凹槽，且本实施例还可以通过调整掩膜侧墙130的厚度，使后续第一凹槽和第二凹槽之间满足设计最小间隔。
掩膜侧墙130选用与核心层120、牺牲层180以及目标层100具有刻蚀选择性的材料，掩膜侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
所述第一分割层170用于沿第一方向分割牺牲层180，从而在后续去除牺牲层180形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层170 分割，有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，与直接通过刻蚀工艺实现第一凹槽的分割相比，本实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层170的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
所述第一分割层170选用与核心层120以及牺牲层180具有刻蚀选择性的材料。本实施例中，所述第一分割层170的材料包括氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅中的一种或多种。作为一种示例，所述第一分割层170的材料和平坦层210的材料相同，第一分割层170的材料为氧化硅。
本实施例中，第一分割层170包括位于牺牲层180下方的第一部分71和露出于牺牲层180的第二部分72，第二部分72的顶面与核心层120、平坦层210 和掩膜侧墙130的顶面相齐平，第二部分72通过在形成平坦层210的步骤中，以牺牲层180为掩膜，刻蚀部分厚度的第一分割层170和平坦层210形成。
牺牲层180用于为形成第一凹槽占据空间，相应地，牺牲层180用于定义第一凹槽的图形和位置。与直接通过刻蚀工艺形成第一凹槽的方案相比，后续去除牺牲层180形成第一凹槽，有利于降低形成第一凹槽的难度，相应有利于使第一凹槽的图形精度得到保障。
本实施例中，沿第一方向所述牺牲层180被第一分割层170分割，从而在去除牺牲层180形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层170分割，有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离。
本实施例中，牺牲层180与核心层120之间被掩膜侧墙130隔离，有利于使牺牲层180与核心层120之间满足设计最小间隔，相应使第二凹槽与第一凹槽之间满足设计最小间隔。
牺牲层180为单层或叠层结构，牺牲层180的材料包括旋涂碳、氧化硅、金属氧化物、有机介电层材料和先进图膜材料中的一种或多种。其中，氧化硅包括旋涂氧化硅；金属氧化物包括旋涂金属氧化物。牺牲层180的材料适用于旋涂工艺，有利于降低形成牺牲层180的难度、提高牺牲层180的顶面平坦度。本实施例中，牺牲层140的材料为旋涂碳。旋涂碳的填充性能较好，且旋涂碳材料易于被刻蚀，有利于降低形成牺牲层180的难度。
本实施例中，所述牺牲层180还覆盖所述第一分割层170的部分顶部。
平坦层210用于与掩膜侧墙130、第一分割层170作为图形化目标层100 的掩膜。平坦层210选用与核心层120、牺牲层180的材料具有刻蚀选择性的材料。本实施例中，所述平坦层210的材料包括氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。作为一种示例，所述平坦层210的材料与第一分割层170的材料相同，从而能够在形成平坦层210的过程中去除位于所述核心层120上的第一分割层170。相应地，平坦层210的材料为氧化硅。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层；
在所述基底上形成沿第一方向延伸的核心层，与所述第一方向相垂直的方向为第二方向；
在所述核心层的侧壁上形成掩膜侧墙；
形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；
形成沿第一方向延伸、且沿第二方向与所述核心层间隔排列的牺牲层，所述牺牲层覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；
在所述牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；
去除所述牺牲层，在所述平坦层中形成第一凹槽，沿第一方向所述第一凹槽被所述第一分割层分割；
去除所述核心层，在所述平坦层中形成第二凹槽；
以所述掩膜侧墙、第一分割层和平坦层为掩膜，图形化所述第一凹槽和第二凹槽下方的目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤包括：在所述核心层和掩膜侧墙露出的基底上形成支撑层；
在所述支撑层中形成沿第二方向延伸的切割开口，所述切割开口暴露出所述掩膜侧墙沿第一方向的部分侧壁和部分的基底；
在所述切割开口中形成所述第一分割层；
去除所述支撑层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的工艺包括旋涂工艺、原子层沉积工艺和化学气相沉积工艺中的一种或多种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述核心层后，形成所述掩膜侧墙之前，所述半导体结构的形成方法还包括：形成沿第二方向贯穿所述核心层的切割槽；沿第一方向所述核心层被所述切割槽分割；
形成所述掩膜侧墙的步骤中，所述掩膜侧墙填充于所述切割槽，位于所述切割槽中的掩膜侧墙用于作为第二分割层；
去除所述核心层后，沿第一方向所述第二凹槽被所述第二分割层分割。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述核心层后，形成所述掩膜侧墙之前，所述半导体结构的形成方法还包括：对部分的所述核心层进行离子掺杂，适于提高所述核心层的耐刻蚀度，掺杂有离子的核心层用于作为第二分割层；沿第一方向所述核心层被所述第二分割层分割。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤中，沿第二方向，所述第一分割层还延伸覆盖所述掩膜侧墙和核心层的部分顶部。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层还覆盖所述第一分割层的部分顶部；
形成所述平坦层的步骤包括：在所述基底上形成覆盖所述核心层、掩膜侧墙、牺牲层以及第一分割层的平坦材料层；回刻蚀所述平坦材料层，暴露出所述牺牲层；刻蚀所述牺牲层露出的部分厚度平坦材料层和第一分割层，暴露出所述核心层的顶面，剩余的平坦材料层用于作为所述平坦层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述平坦层的材料与所述第一分割层的材料相同。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一分割层的材料包括氧化硅、金属氧化物、多晶硅和无定型硅中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氧化硅、金属氧化物、旋涂碳、先进图膜和有机介电层中的一种或多种。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层；所述目标图形为互连槽；
所述半导体结构的形成方法还包括：在形成所述互连槽后，在所述互连槽中形成互连线。
12.一种半导体结构，其特征在于，包括：
基底，包括用于形成目标图形的目标层；
核心层，位于所述基底上且沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；
掩膜侧墙，位于所述核心层的侧壁上；
第一分割层，沿第二方向延伸，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；
牺牲层，沿第一方向延伸、且沿第二方向与所述核心层间隔排列，所述牺牲层覆盖所述掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；
平坦层，位于所述基底上且覆盖所述牺牲层、核心层、掩膜侧墙以及所述第一分割层的侧壁，所述平坦层露出所述牺牲层和核心层的顶面。
13.如权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括：第二分割层，沿第二方向贯穿所述核心层；沿第一方向所述核心层被所述第二分割层分割。
14.如权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：切割槽，沿第二方向贯穿所述核心层；所述掩膜侧墙填充于所述切割槽，位于所述切割槽中的所述掩膜侧墙用于作为所述第二分割层；
或者，所述第二分割层与所述核心层的材料相同，且所述第二分割层中掺杂有离子，所述离子适于使所述第二分割层的耐刻蚀度大于所述核心层的耐刻蚀度。
15.如权利要求14所述的半导体结构，其特征在于，所述第二分割层与所述核心层的材料相同，且所述第二分割层中掺杂有离子；所述核心层的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种；所述掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
16.如权利要求12所述的半导体结构，其特征在于，所述牺牲层还覆盖所述第一分割层的部分顶部；
所述第一分割层包括位于所述牺牲层下方的第一部分和露出于所述牺牲层的第二部分，所述第二部分的顶面与所述核心层、平坦层和掩膜侧墙的顶面相齐平。
17.如权利要求16所述的半导体结构，其特征在于，所述第一分割层的材料和所述平坦层的材料相同。
18.如权利要求12所述的半导体结构，其特征在于，所述第一分割层的材料包括氧化硅、金属氧化物、多晶硅和无定型硅中的一种或多种。
19.如权利要求12所述的半导体结构，其特征在于，所述牺牲层的材料包括氧化硅、金属氧化物、旋涂碳、先进图膜和有机介电层中的一种或多种。
20.如权利要求12所述的半导体结构，其特征在于，所述目标层为介电层；所述目标图形为互连槽。
CN202011094777.0A 2020-10-14 2020-10-14 半导体结构及其形成方法 Pending CN114373713A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011094777.0A CN114373713A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法
US17/218,785 US11651964B2 (en) 2020-10-14 2021-03-31 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011094777.0A CN114373713A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114373713A true CN114373713A (zh) 2022-04-19

Family

ID=81077856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011094777.0A Pending CN114373713A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11651964B2 (zh)
CN (1) CN114373713A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080054B (zh) * 2023-09-22 2023-12-15 深圳市新凯来技术有限公司 半导体结构的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US10361286B2 (en) * 2016-06-24 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for mandrel and spacer patterning
US10529617B2 (en) * 2017-09-29 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing with flexible space formed using self-aligned spacer patterning
US10692812B2 (en) * 2018-05-15 2020-06-23 Globalfoundries Inc. Interconnects with variable space mandrel cuts formed by block patterning
US10490447B1 (en) * 2018-05-25 2019-11-26 International Business Machines Corporation Airgap formation in BEOL interconnect structure using sidewall image transfer
US10192780B1 (en) * 2018-05-29 2019-01-29 Globalfoundries Inc. Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks
CN111524855B (zh) * 2019-02-02 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
CN112151608B (zh) * 2019-06-28 2023-12-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112768344B (zh) * 2019-11-05 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782487B (zh) * 2020-06-10 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113823591B (zh) * 2020-06-18 2023-06-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114373712A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114388430A (zh) * 2020-10-22 2022-04-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及掩膜版

Also Published As

Publication number Publication date
US20220115234A1 (en) 2022-04-14
US11651964B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487A (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN114373713A (zh) 半导体结构及其形成方法
US11810787B2 (en) Semiconductor structure formation method and mask
US11538686B2 (en) Semiconductor structure and method for forming the same
CN112928057B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN114823291A (zh) 半导体结构的形成方法
CN114388431A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法
CN114188319A (zh) 半导体结构及其形成方法
CN113745151A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination