CN114188319A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114188319A
CN114188319A CN202010968020.3A CN202010968020A CN114188319A CN 114188319 A CN114188319 A CN 114188319A CN 202010968020 A CN202010968020 A CN 202010968020A CN 114188319 A CN114188319 A CN 114188319A
Authority
CN
China
Prior art keywords
partition
forming
dielectric layer
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010968020.3A
Other languages
English (en)
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010968020.3A priority Critical patent/CN114188319A/zh
Publication of CN114188319A publication Critical patent/CN114188319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中，方法包括：提供基底；在所述基底上形成若干栅极结构、以及覆盖栅极结构侧壁面的第一介质层；在所述第一介质层内形成若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧。从而，降低了形成半导体结构的工艺的难度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应形成的导电结构的尺寸越来越小。
然而，在形成互连结构的过程中，形成工艺的难度较大。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以降低形成半导体结构的工艺的难度。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：基底；以及位于所述基底上的若干栅极结构；位于所述基底上的第一介质层，所述第一介质层还位于所述栅极结构的侧壁面；位于所述第一介质层内的若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧。
可选的，还包括：位于所述栅极结构表面的栅极保护结构，所述第一介质层还位于所述栅极保护结构侧壁面。
可选的，所述第一介质层内还具有若干互连开口，且至少1个所述互连开口暴露出所述基底表面及隔断结构的侧壁面。
可选的，还包括：位于所述互连开口内的互连结构。
可选的，所述隔断结构的材料包括：非金属化合物的介电材料、半导体材料、金属材料和金属化合物中的一种或多种。
可选的，所述栅极保护结构的材料包括介电材料。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成若干栅极结构、以及覆盖栅极结构侧壁面的第一介质层；在所述第一介质层内形成若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧。
可选的，形成若干所述隔断结构的方法包括：在所述第一介质层表面和栅极结构表面形成隔断掩膜层，所述隔断掩膜层内具有若干隔断掩膜开口，每个所述隔断掩膜开口暴露出栅极结构一侧或两侧的第一介质层表面；以所述隔断掩膜层为掩膜，刻蚀所述第一介质层，直至在第一介质层内形成若干所述隔断开口；在所述隔断开口内形成隔断结构。
可选的，形成所述隔断结构的方法还包括：在所述第一介质层表面、栅极结构表面以及隔断开口内形成隔断结构材料层；平坦化所述隔断结构材料层，直至暴露出所述第一介质结构表面。
可选的，还包括：在形成隔断结构前，在所述栅极结构表面形成栅极保护结构，所述第一介质层还位于所述栅极保护结构侧壁面。
可选的，还包括：在形成隔断结构后，刻蚀所述第一介质层，在所述第一介质层内形成若干互连开口，且至少1个所述互连开口暴露出所述基底表面及隔断结构的侧壁面。
可选的，形成所述互连开口的方法包括：在所述隔断结构和第一介质层表面形成互连掩膜层，所述互连掩膜层内具有若干横跨隔断结构的互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层以及隔断结构表面；以所述互连掩膜层和隔断结构为掩膜，刻蚀所述第一介质层，直至暴露出所述基底表面。
可选的，刻蚀所述第一介质层的工艺中，对所述第一介质层和隔断结构的刻蚀选择比在5:1以上。
可选的，还包括：在所述互连开口内形成互连结构。
可选的，还包括：在形成所述互连结构后，去除所述隔断结构；在去除所述隔断结构后，在所述隔断开口内形成第二介质层，所述第二介质层还位于所述互连结构侧壁面。
可选的，所述基底包括衬底、以及位于衬底上的若干鳍部结构，所述栅极结构横跨所述鳍部结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，所述隔断结构用于后续形成互连结构时，隔断相邻的互连结构。由于在栅极结构的一侧或两侧的第一介质层内形成若干隔断结构，因此，在垂直于栅极结构的延伸方向上，隔断结构能够被栅极结构间隔。从而，一方面，形成隔断结构时，在垂直于栅极结构的延伸方向上，降低了对隔断结构图形尺寸的精度要求，增加了形成隔断结构的工艺窗口大小，进而降低了工艺难度；另一方面，在垂直于栅极结构的延伸方向上，能够增加隔断结构的尺寸，并通过增加隔断结构的尺寸，提高了隔断结构隔断互连结构时的可靠性，从而，后续形成互连结构时，减小了互连结构图形和隔断结构图形间的套刻精度要求，增加了隔断结构和互连结构的形成工艺的工艺窗口大小，进而降低了工艺难度。
进一步，在隔断开口内形成隔断结构，即通过隔断开口定义了隔断结构的形状。由于形成隔断掩膜开口和隔断开口时，更易去除隔断掩膜层和第一介质层顶部的材料，因此，减少了小尺寸的隔断结构出现脚部缺陷的风险，提高了小尺寸图形的隔断结构的图形精度，从而，在后续形成互连结构的过程中，能够减小互连结构图形和隔断结构图形间的套刻精度要求，增加了隔断结构和互连结构形成工艺的工艺窗口大小，进而降低了工艺难度。
附图说明
图1至图4是一种半导体结构形成方法各步骤的结构示意图；
图5至图20是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，在形成互连结构的过程中，形成工艺的难度较大。现结合具体的实施例进行分析说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图4是一种半导体结构形成方法各步骤的结构示意图。
请参考图1和图2，图1是一种半导体结构的俯视结构示意图，图2是图1沿A-A1方向上的截面示意图，提供基底100，所述基底100包括衬底(未图示)、以及位于衬底上的若干鳍部结构(未图示)；在所述基底100上形成若干横跨鳍部结构的栅极结构120以及介质层110，所述介质层110还位于所述栅极结构120侧壁面；在所送栅极结构120和介质层110表面形成硬掩膜材料层130，所述硬掩膜材料层为形成硬掩膜层提供材料，所述硬掩膜层用于后续作为定义互连结构的图形的掩膜；在所述硬掩膜材料层130表面形成阻挡结构材料层140；在所述阻挡结构材料层140表面，采用曝光显影工艺形成若干阻挡图形结构150，所述阻挡图形结构150位于栅极结构120两侧的基底上。
请参考图3和图4，图3是一种半导体结构的俯视结构示意图，图4是图1沿A-A1方向上的截面示意图，以所述阻挡图形结构150为掩膜，刻蚀阻挡结构材料层140，形成若干阻挡结构141；在所述阻挡结构141表面、硬掩膜材料层130表面形成互连掩膜材料层160；在所述互连掩膜材料层160表面，采用曝光显影工艺形成互连图形层170，所述互连图形层170内具有若干互连图形开口171，所述互连图形开口171位于栅极结构120两侧的基底100上，并且，所述互连图形开口171横跨所述阻挡结构141；以所述互连图形层170为掩膜刻蚀互连掩膜材料层160，直至暴露出硬掩膜材料层130，形成互连掩膜层(未图示)；以所述互连掩膜层和阻挡结构141为掩膜，刻蚀硬掩膜材料层130，直至暴露出介质层110表面，形成硬掩膜层(未图示)；以所述硬掩膜层为掩膜，刻蚀所述介质层110，直至暴露出基底100表面，在所述介质层110内形成互连开口(未图示)；在所述互连开口内形成互连结构。
然而，在上述方法中，形成阻挡图形结构150的显影工艺中，当形成阻挡图形结构150为小尺寸图形时，相比顶部而言阻挡图形结构150底部的阻挡图形结构材料更难去除，因此，区域C(如图2所示)的阻挡图形结构150容易产生底部尺寸较大、顶部尺寸较小的脚部缺陷(Footing Defect)，成为岛状结构，并将所述脚部缺陷传递至阻挡结构141。所述脚部缺陷容易导致相邻的阻挡图形结构150之间连接，因此，在形成阻挡图形结构150时，需要更精确的控制相邻阻挡结构150的端部间距B(如图1所示)，从而，在方向X(如图1所示)和方向Y(如图1所示)上，形成阻挡图形结构150以及阻挡结构141的工艺窗口较小，工艺难度较大。同时，由于所述脚部缺陷传递至阻挡结构141，阻挡结构141图形精度较差，减少了阻挡结构141与互连图形开口171之间套刻精度范围的余量，导致形成互连图形层170的工艺窗口较小，工艺难度较大。
为解决所述技术问题，本发明实施例提供了一种半导体结构的形成方法，通过在第一介质层内形成若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧，降低了形成半导体结构的工艺的难度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图20是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5和图6，图5是图6中的沿方向X3的俯视结构示意图，图6是图5中沿方向X1-X2的剖面结构示意图，提供基底200。
在本实施例中，所述基底200包括衬底(未图示)、以及位于衬底上相互分立的若干鳍部结构(未图示)。
在其他实施例中，所述基底为平面基底。
所述衬底的材料包括半导体材料。
在本实施例中，所述衬底的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
请继续参考图5和图6，在所述基底200上形成若干栅极结构220、以及覆盖栅极结构220侧壁面的第一介质层210。
在本实施例中，所述第一介质层210内具有若干栅极开口(未图示)，所述栅极开口横跨所述鳍部结构。
在本实施例中，形成所述第一介质层220的方法包括：在所述基底200表面形成若干横跨所述鳍部结构的伪栅结构(未图示)；在所述基底200上形成覆盖所述伪栅结构表面的第一介质结构材料层(未图示)；平坦化所述第一介质结构材料层，直至暴露出伪栅结构顶部表面，形成第一介质结构220；在形成所述第一介质结构210后，去除所述伪栅结构，在所述第一介质结构210内形成若干所述栅极开口。
在本实施例中，所述第一介质结构210为后续形成栅极结构220提供支撑。
在本实施例中，所述伪栅结构的形成方法包括：在所述基底200上形成覆盖所述鳍部结构表面的伪栅材料膜；图形化所述伪栅材料膜，直至暴露出基底200表面，在所述基底200上形成横跨所述鳍部结构的伪栅结构，所述伪栅结构顶部表面高于所述鳍部结构顶部表面。
在本实施例中，所述半导体结构的形成方法还包括：在形成所述伪栅结构之前，在所述衬底表面形成基底介质层201，所述基底介质层201还位于鳍部结构的部分侧壁面。
所述基底介质层201的作用在于：使相邻的鳍部结构之间、半导体器件与基底之间电绝缘。
在本实施例中，所述半导体结构的形成方法还包括：形成所述伪栅结构之后，形成所述第一介质结构210之前，在所述伪栅结构两侧的鳍部结构内形成源漏掺杂层(图中未示出)。
所述源漏掺杂层的形成方法包括：在所述伪栅结构两侧的鳍部结构内形成源漏开口(图中未示出)；采用外延工艺在所述源漏开口内形成源漏掺杂层。
在本实施例中，所述栅极结构220横跨所述鳍部结构，并且，所述栅极结构220顶面低于第一介质结构210表面。
所述栅极结构220表面低于第一介质结构210表面的作用在于：为后续在栅极开口内的栅极结构220表面形成栅极保护结构(Gate Cap)提供空间。
在其他实施例中，栅极结构表面与第一介质结构表面齐平。
在本实施例中，形成若干所述栅极结构220的方法包括：在栅极开口侧壁面和底面、以及第一介质结构210表面形成栅极结构材料层(未图示)；刻蚀所述栅极结构材料层，直至去除第一介质结构210表面的栅极结构材料层，并且，栅极开口内的栅极结构材料层顶面低于第一介质结构210表面。
在本实施例中，所述栅极结构220包括：位于所述栅极开口211的侧壁面和底面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
在本实施例中，所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
在本实施例中，所述栅电极层的材料包括金属材料，例如：钨、铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
在本实施例中，所述功函数层的材料包括氮化钛、氮化钽或钛铝。
在本实施例中，所述半导体结构的方法还包括：在所述栅极结构220表面形成栅极保护结构221，所述第一介质层210还位于所述栅极保护结构221侧壁面。
在本实施例中，所述栅极保护结构221的材料包括介电材料。
在其他实施例中，不形成栅极保护结构。
接着，在所述第一介质层210内形成若干隔断结构，每个所述隔断结构位于栅极结构220的一侧或两侧，具体形成所述隔断结构的过程请参考图7至图12。
请参考图7和图8，图7是图8中的沿方向X3的俯视结构示意图，图8是图7中沿方向X1-X2的剖面结构示意图，在所述第一介质层210表面和栅极结构220表面形成隔断掩膜层230，所述隔断掩膜层230内具有若干隔断掩膜开口231，每个所述隔断掩膜开口231暴露出栅极结构220一侧或两侧的第一介质层210表面。
需要说明的是，为了便于理解，图7和图8示意性的表示出：多个暴露出栅极结构220一侧的第一介质层210表面的隔断掩膜开口231、以及1个暴露出栅极结构220两侧的第一介质层210表面的隔断掩膜开口231，并且，暴露出栅极结构220两侧的第一介质层210表面的隔断掩膜开口231横跨该栅极结构220。
形成所述隔断掩膜层230的方法包括：在所述第一介质层210表面和栅极结构220表面形成隔断掩膜材料层(未图示)；在所述隔断掩膜材料层表面形成光阻隔断图形结构240，所述光阻隔断图形结构240内具有若干光阻隔断开口241，每个所述光阻隔断开口241暴露出栅极结构220一侧或两侧的隔断掩膜材料层表面；以所述光阻隔断图形结构240为掩膜，刻蚀所述隔断掩膜材料层，直至暴露出所述第一介质层210表面。
在本实施例中，所述光阻隔断图形结构240包括隔断光阻层(未图示)和隔断抗反射层(未图示)。所述隔断抗反射层的作用在于，在形成隔断光阻层的曝光过程中，提高所述隔断光阻层的抗反射能力。所述隔断抗反射层包括：薄硅抗反射层(Si-ARC)、有机材料底部抗反射层(organic BARC)、介质抗反射层(DARC)或者有机底部抗反射层和介质抗反射层的组合。
形成所述隔断掩膜材料层的工艺包括：旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
刻蚀所述隔断掩膜材料层的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
所述隔断掩膜层230的材料包括：旋涂碳(SOC)或含碳有机材料。
请参考图9和图10，图9是图10中的沿方向X3的俯视结构示意图，图10是图9中沿方向X1-X2的剖面结构示意图，以所述隔断掩膜层230为掩膜，刻蚀所述第一介质层210，直至在第一介质层210内形成若干隔断开口211，每个隔断开口211位于所述栅极结构220的一侧或两侧。
所述隔断开口211为形成隔断结构提供空间，即，后续在隔断开口211内形成隔断结构，并且，所述隔断开口211定义了隔断结构的尺寸。
在本实施例中，光阻隔断开口241的图形用于定义隔断掩膜开口231的图形，隔断掩膜开口231的图形用于定义隔断开口211的图形，即，通过传递光阻隔断开口241的图形，形成隔断开口211。
由于形成光阻隔断开口241时，更易去除光阻隔断图形结构240顶部的材料，同样的，形成隔断掩膜开口231时，更易去除隔断掩膜层230顶部的材料，形成隔断开口211时，更易去除第一介质层210顶部的材料。因此，减少了小尺寸的隔断结构250出现脚部缺陷的风险，提高了小尺寸图形的隔断结构250的图形精度，从而，在后续形成互连结构的过程中，能够减小互连结构图形和隔断结构250间的套刻精度要求，增加了隔断结构250结构形成工艺的工艺窗口大小，进而降低了工艺难度。
需要说明的是，所述隔断开口211的深度根据后续形成互连开口的刻蚀工艺中，对第一介质结构210和隔断结构的刻蚀选择比决定，从而，确保在形成互连开口的刻蚀过程中所述隔断结构不会提前损耗完，以形成间隔的互连开口，进而，减少了相邻的互连结构短路的风险。
在本实施例中，以所述隔断掩膜层230为掩膜，刻蚀所述第一介质层210的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在形成所述隔断开口211后，去除所述隔断掩膜层230。
请参考图11和图12，图11是图12中的沿方向X3的俯视结构示意图，图12是图11中沿方向X1-X2的剖面结构示意图，在若干所述隔断开口211内形成隔断结构250，每个所述隔断结构250位于栅极结构220的一侧或两侧。
由于在栅极结构220的一侧或两侧的第一介质层210内形成若干隔断结构250，因此，在垂直于栅极结构220的延伸方向上，隔断结构250能够被栅极结构220间隔。从而，一方面，形成隔断结构250时，在垂直于栅极结构220的延伸方向上，降低了对隔断结构250图形尺寸的精度要求，增加了形成隔断结构250的工艺窗口大小，进而降低了工艺难度；另一方面，在垂直于栅极结构220的延伸方向上，能够增加隔断结构250的尺寸，并通过增加隔断结构250的尺寸，提高了隔断结构250隔断互连结构时的可靠性，从而，后续形成互连结构时，减小了互连结构图形和隔断结构250图形间的套刻精度要求，增加了隔断结构250和互连结构的形成工艺的工艺窗口大小，进而降低了工艺难度。
形成所述隔断结构250的方法包括：在所述第一介质层210表面、栅极结构220表面以及隔断开口211内形成隔断结构材料层(未图示)；平坦化所述隔断结构材料层，直至暴露出所述第一介质结构210表面。
需要说明的是，由于在本实施例中，在栅极结构210表面形成了栅极保护结构，因此，在栅极结构220表面形成隔断结构材料层是指在栅极保护结构221表面形成隔断结构材料层。
形成所述隔断结构材料层的工艺包括：旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
平坦化所述隔断结构材料层的工艺包括：回刻蚀工艺或者化学机械研磨工艺(CMP)。
在本实施例中，所述隔断结构250的材料包括半导体材料、金属材料和金属化合物中的一种或多种，例如是硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料等。
在另一实施例中，隔断结构的材料包括非金属化合物的介电材料，例如是碳化硅、氮化硅、碳氧化硅等。
接着，在形成隔断结构250后，刻蚀所述第一介质层210，在所述第一介质层210内形成若干互连开口，且至少1个所述互连开口暴露出所述基底200表面及隔断结构250的侧壁面，具体形成所述互连开口的过程请参考图13至图16。
请参考图13和图14，图13是图14中的沿方向X3的俯视结构示意图，图14是图13中沿方向X1-X2的剖面结构示意图，在所述隔断结构250和第一介质层210表面形成互连掩膜层260，所述互连掩膜层260内具有若干横跨隔断结构250的互连掩膜开口261，所述互连掩膜开口261暴露出部分第一介质层210以及隔断结构250表面。
所述互连掩膜层260和隔离结构250共同在形成互连开口的过程中，作为掩膜，定义互连开口的图形尺寸。
在本实施例中，所述互连掩膜层260为硬掩膜层(Hard Mask)。
在本实施例中，所述互连掩膜层260的材料包括氮化硅、氮氧化硅或碳氧化硅等。
形成所述互连掩膜层260的方法包括：在所述隔断结构250和第一介质层210表面形成互连掩膜材料层(未图示)；在所述互连掩膜材料层表面形成中间掩膜材料层(未图示)；在所述中间掩膜材料层表面形成光阻互连图形结构270，所述光阻互连图形结构270内具有若干光阻互连开口271，每个所述光阻互连开口271至少横跨1个隔断结构250，并且，所述光阻互连开口271暴露出中间掩膜材料层部分表面，所述光阻互连图形结构270用于图形化所述互连掩膜材料层；以所述光阻互连图形结构270为掩膜，刻蚀所述中间掩膜材料层，直至暴露出互连掩膜材料层表面，形成中间掩膜层272；以所述中间掩膜层272为掩膜，刻蚀所述互连掩膜材料层，直至暴露出所述第一介质层210表面，形成互连掩膜层260。
在本实施例中，形成互连掩膜材料层的工艺包括旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，刻蚀所述互连掩膜材料层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述中间掩膜材料层用于提高传递光阻互连图形结构270的图形过程中的图形稳定性。
在本实施例中，形成所述中间掩膜材料层的工艺包括旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，所述中间掩膜材料层的材料包括旋涂碳或含碳有机材料。
在本实施例中，所述光阻互连图形结构270包括互连光阻层(未图示)和互连抗反射层(未图示)。所述互连抗反射层的作用在于，在形成互连光阻层的曝光过程中，提高所述互连光阻层的抗反射能力。所述互连抗反射层包括：薄硅抗反射层(Si-ARC)、有机材料底部抗反射层(organic BARC)、介质抗反射层(DARC)或者有机底部抗反射层和介质抗反射层的组合。
在本实施例中，在形成所述互连掩膜结构260后，去除所述中间掩膜层272和光阻互连图形结构270。
请参考图15和图16，图15是图16中的沿方向X3的俯视结构示意图，图16是图15中沿方向X1-X2的剖面结构示意图，以所述互连掩膜层260和隔断结构250为掩膜，刻蚀所述第一介质层210，直至暴露出所述基底200表面，以在所述第一介质层210内形成若干互连开口212，且至少1个所述互连开口212暴露出所述基底200表面及隔断结构250的侧壁面。
从而，通过所述隔断结构250，间隔了向第一介质层210传递的互连掩膜开口271的图形，形成间隔的互连开口212，以实现对互连结构的隔断。
刻蚀所述第一介质层210的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，刻蚀所述第一介质层210的工艺中，对所述第一介质层210和隔断结构250的刻蚀选择比在5:1以上。从而，通过对第一介质层210和隔断结构250较大的刻蚀选择比，在刻蚀第一介质层210的过程中，减少了刻蚀工艺对隔断结构250的损耗，以更好的通过隔断结构250形成间隔的互连开口212。
在本实施例中，在形成互连开口212后，去除所述互连掩膜层260。
请参考图17和图18，图17是图18中的沿方向X3的俯视结构示意图，图18是图17中沿方向X1-X2的剖面结构示意图，在所述互连开口212内形成互连结构280。
形成互连结构280的方法包括：在所述互连开口212内、第一介质层210表面和隔离结构250表面形成互连结构材料层(未图示)；平坦化所述互连结构材料层，直至暴露出所述第一介质层210表面和隔离结构250表面。
在本实施例中，形成所述互连结构材料层的工艺包括金属电镀工艺或者沉积工艺等。
所述互连结构280的材料和所述隔离结构250的材料不同。
在本实施例中，所述互连结构280的材料包括多晶硅或金属材料，所述金属材料例如是铜、钨或者铝等。
请参考图19和图20，图19是图20中的沿方向X3的俯视结构示意图，图20是图19中沿方向X1-X2的剖面结构示意图，在形成所述互连结构280后，去除所述隔断结构250；在去除所述隔断结构250后，在所述隔断开口211内形成第二介质层290，所述第二介质层290还位于所述互连结构280侧壁面。
在本实施例中，由于隔断结构250的材料包括半导体材料、金属材料和金属化合物中的一种或多种，因此，通过去除所述隔断结构250，并在所述隔断开口211内形成第二介质层290，即，将隔断结构250替换为第二介质层290，实现与隔断结构250连接的互连结构290之间的电绝缘，并且，减少后续工艺中，隔断结构材料中的金属离子对其他结构的材料的影响。
在另一实施例中，由于隔断结构的材料包括非金属化合物的介电材料，因此，不去除隔断结构。
在本实施例中，去除所述隔断结构250的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
在本实施例中，形成第二介质层290的方法包括：在所述隔断开口211内以及第一介质层210表面形成第二介质材料层；平坦化所述第二介质材料层，直至暴露出第一介质层210表面。
形成所述第二介质层的工艺包括旋涂工艺或是沉积工艺。
平坦化所述第二介质材料层的工艺包括回刻蚀工艺或是化学机械研磨工艺。
在其他实施例中，不对第二介质材料层进行平坦化工艺。
在其他实施例中，平坦化所述第二介质材料层形成第二介质层，并且，所述第二介质层表面高于第一介质层表面。
相应的，本发明一实施例还提供一种上述方法所形成的半导体结构，请继续参考图17和图18，包括：基底200；位于所述基底200上的若干栅极结构220；位于所述基底200上的第一介质层210，所述第一介质层210还位于所述栅极结构220的侧壁面；位于所述第一介质层210内的若干隔断结构250，每个所述隔断结构250位于栅极结构220的一侧或两侧。
下面结合附图对本发明的具体实施例做详细的说明。
在本实施例中，所述基底200包括衬底(未图示)、以及位于衬底上相互分立的若干鳍部结构(未图示)，并且，所述栅极结构220横跨所述鳍部结构。
在其他实施例中，所述基底为平面基底。
所述衬底的材料包括半导体材料。
在本实施例中，所述衬底的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在本实施例中，所述半导体结构还包括：位于所述衬底表面的基底介质层201，所述基底介质层201还位于鳍部结构的部分侧壁面。
在本实施例中，所述半导体结构还包括：位于所述栅极结构220两侧的鳍部结构内的源漏掺杂层(图中未示出)。
在本实施例中，所述第一介质层210内具有若干栅极开口(未图示)，所述栅极结构220位于所述栅极开口内，并且，所述栅极结构220顶面低于第一介质结构210表面。
具体而言，所述栅极结构220包括：位于所述栅极开口211的侧壁面和底面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
所述栅电极层的材料包括金属材料，例如：钨、铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。
所述功函数层的材料包括氮化钛、氮化钽或钛铝。
在本实施例中，所述半导体结构还包括：位于所述栅极结构220表面的栅极保护结构221，所述第一介质层210还位于所述栅极保护结构221侧壁面。
在本实施例中，所述栅极保护结构221的材料包括介电材料。
在其他实施例中，栅极结构表面与第一介质结构表面齐平，并且半导体结构不包括所述栅极保护结构。
在本实施例中，所述隔断结构250的材料包括半导体材料、金属材料和金属化合物中的一种或多种，例如是硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料等。
在另一实施例中，隔断结构的材料包括非金属化合物的介电材料，例如是碳化硅、氮化硅、碳氧化硅等。
在本实施例中，所述第一介质层210内还具有若干互连开口212(如图15所示)，且至少1个所述互连开口212暴露出所述基底200表面及隔断结构250的侧壁面。
在本实施例中，所述半导体结构还包括：位于所述互连开口212内的互连结构280。
所述互连结构280的材料和所述隔离结构250的材料不同。
在本实施例中，所述互连结构280的材料包括多晶硅或金属材料，所述金属材料例如是铜、钨或者铝等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的若干栅极结构；
位于所述基底上的第一介质层，所述第一介质层还位于所述栅极结构的侧壁面；
位于所述第一介质层内的若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述栅极结构表面的栅极保护结构，所述第一介质层还位于所述栅极保护结构侧壁面。
3.如权利要求1所述的半导体结构，其特征在于，所述第一介质层内还具有若干互连开口，且至少1个所述互连开口暴露出所述基底表面及隔断结构的侧壁面。
4.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述互连开口内的互连结构。
5.如权利要求1所述的半导体结构，其特征在于，所述隔断结构的材料包括：非金属化合物的介电材料、半导体材料、金属材料和金属化合物中的一种或多种。
6.如权利要求2所述的半导体结构，其特征在于，所述栅极保护结构的材料包括介电材料。
7.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成若干栅极结构、以及覆盖栅极结构侧壁面的第一介质层；
在所述第一介质层内形成若干隔断结构，每个所述隔断结构位于栅极结构的一侧或两侧。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成若干所述隔断结构的方法包括：在所述第一介质层表面和栅极结构表面形成隔断掩膜层，所述隔断掩膜层内具有若干隔断掩膜开口，每个所述隔断掩膜开口暴露出栅极结构一侧或两侧的第一介质层表面；以所述隔断掩膜层为掩膜，刻蚀所述第一介质层，直至在第一介质层内形成若干所述隔断开口；在所述隔断开口内形成隔断结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述隔断结构的方法还包括：在所述第一介质层表面、栅极结构表面以及隔断开口内形成隔断结构材料层；平坦化所述隔断结构材料层，直至暴露出所述第一介质结构表面。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形成隔断结构前，在所述栅极结构表面形成栅极保护结构，所述第一介质层还位于所述栅极保护结构侧壁面。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形成隔断结构后，刻蚀所述第一介质层，在所述第一介质层内形成若干互连开口，且至少1个所述互连开口暴露出所述基底表面及隔断结构的侧壁面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述互连开口的方法包括：在所述隔断结构和第一介质层表面形成互连掩膜层，所述互连掩膜层内具有若干横跨隔断结构的互连掩膜开口，所述互连掩膜开口暴露出部分第一介质层以及隔断结构表面；以所述互连掩膜层和隔断结构为掩膜，刻蚀所述第一介质层，直至暴露出所述基底表面。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述第一介质层的工艺中，对所述第一介质层和隔断结构的刻蚀选择比在5:1以上。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在所述互连开口内形成互连结构。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：在形成所述互连结构后，去除所述隔断结构；在去除所述隔断结构后，在所述隔断开口内形成第二介质层，所述第二介质层还位于所述互连结构侧壁面。
16.如权利要求7所述的半导体结构的形成方法，其特征在于，所述基底包括衬底、以及位于衬底上的若干鳍部结构，所述栅极结构横跨所述鳍部结构。
CN202010968020.3A 2020-09-15 2020-09-15 半导体结构及其形成方法 Pending CN114188319A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010968020.3A CN114188319A (zh) 2020-09-15 2020-09-15 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010968020.3A CN114188319A (zh) 2020-09-15 2020-09-15 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114188319A true CN114188319A (zh) 2022-03-15

Family

ID=80539721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010968020.3A Pending CN114188319A (zh) 2020-09-15 2020-09-15 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114188319A (zh)

Similar Documents

Publication Publication Date Title
US10050129B2 (en) Method of forming fine patterns
CN112151608B (zh) 半导体结构及其形成方法
EP3267474A1 (en) Contact structure and associated method for flash memory
CN109427651B (zh) 半导体结构及其形成方法
US7666800B2 (en) Feature patterning methods
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US11769672B2 (en) Semiconductor structure and forming method thereof
TW202137572A (zh) 積體晶片
CN114188319A (zh) 半导体结构及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN114068691B (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN114203633A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN114171518A (zh) 半导体结构及其形成方法
CN114171517A (zh) 半导体结构及其形成方法
CN114068400A (zh) 半导体结构的形成方法
CN114188271A (zh) 半导体结构的形成方法
CN114496981A (zh) 半导体结构及半导体结构的形成方法
CN113808998A (zh) 半导体结构的形成方法
CN115911035A (zh) 半导体结构及其形成方法
CN115440813A (zh) 半导体结构及其形成方法
CN117096095A (zh) 半导体结构的形成方法
CN116169141A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination