CN114496981A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN114496981A
CN114496981A CN202011158878.XA CN202011158878A CN114496981A CN 114496981 A CN114496981 A CN 114496981A CN 202011158878 A CN202011158878 A CN 202011158878A CN 114496981 A CN114496981 A CN 114496981A
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
conductive structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011158878.XA
Other languages
English (en)
Inventor
于海龙
荆学珍
张�浩
郑春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011158878.XA priority Critical patent/CN114496981A/zh
Publication of CN114496981A publication Critical patent/CN114496981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及形成方法，结构包括：衬底；位于衬底上的栅极结构和第一介质层，第一介质层位于栅极结构顶部和侧壁；位于第一介质层内的第一开口，第一开口包括第一区和位于第一区上的第二区，第一区在衬底上具有第一投影，第二区在衬底上具有第二投影，第一投影的面积小于第二投影的面积，且第一投影在第二投影的范围内，第一开口暴露出衬底表面；位于第二区侧壁的阻挡层，阻挡层的材料与第一介质层的材料不同；位于第一开口内的第一导电结构，阻挡层位于第一导电结构侧壁；位于第一介质层内的第二导电结构，第二导电结构位于栅极结构上，阻挡层位于第一导电结构和第二导电结构之间。所述半导体结构的性能得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
然而，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；位于第一介质层内的第一开口，所述第一开口包括第一区和位于第一区上的第二区，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内，所述第一开口暴露出衬底表面，且所述第一开口位于相邻栅极结构之间；位于第二区侧壁的阻挡层，所述阻挡层的材料与所述第一介质层的材料不同；位于第一开口内的第一导电结构，所述阻挡层位于第一导电结构侧壁；位于第一介质层内的第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
可选的，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
可选的，所述第二导电结构衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
可选的，还包括：位于第一介质层上和第一导电结构上的第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
可选的，还包括：位于栅极结构两侧的衬底内的源漏掺杂区；所述第一介质层位于源漏掺杂区上；所述第一导电结构位于源漏掺杂区上。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成若干栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；在第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于第一区上的第二区，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内；在所述第二区侧壁形成阻挡层，所述阻挡层的材料与所述第一介质层的材料不同；形成阻挡层之后，在所述第一开口内形成第一导电结构；在第一介质层内形成第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
可选的，所述第一开口的形成方法包括：在第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出衬底表面，且所述初始第一开口位于相邻栅极结构之间；去除初始第二区侧壁的部分第一介质层，形成所述第一开口。
可选的，去除初始第二区侧壁的部分第一介质层的方法包括：在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。
可选的，去除初始第二区侧壁的部分第一介质层的工艺包括干法刻蚀工艺
可选的，所述牺牲层的形成方法包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出初始第二区侧壁，在第一区内形成所述牺牲层。
可选的，所述牺牲层的材料包括有机材料；所述有机材料包括无定形碳。
可选的，在所述第二区侧壁形成阻挡层的方法包括：在第二区侧壁表面和底部表面形成阻挡材料层；回刻蚀所述阻挡材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成阻挡层。
可选的，形成所述阻挡材料层的工艺包括原子层沉积工艺。
可选的，形成阻挡层之后，形成第一导电结构之前，还包括：去除所述牺牲层。
可选的，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，形成第一导电结构之后，形成第二导电结构之前，还包括：在第一介质层上和第一导电结构上形成第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
可选的，所述第二导电结构的形成方法包括：在第二介质层上形成掩膜层，所述掩膜层暴露出栅极结构上的部分第二介质层表面；以所述掩膜层为掩膜刻蚀所述第二介质层和第一介质层，直至暴露出栅极结构顶部表面，在第一介质层内和第二介质层内形成第二开口，所述第二开口侧壁暴露出所述阻挡层侧壁表面；在所述第二开口内形成第二导电结构。
可选的，刻蚀所述第二介质层和第一介质层的工艺包括干法刻蚀工艺。
可选的，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
可选的，所述第二导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
可选的，还包括：在栅极结构两侧的衬底内形成源漏掺杂区；所述第一介质层位于源漏掺杂区上；所述第一导电结构位于源漏掺杂区上。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述第一开口第二区侧壁具有阻挡层，所述阻挡层的材料与所述第一介质层的材料不同。从而在第一介质层内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区侧壁的阻挡层进行自对准形成于栅极结构上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。使得形成所述半导体结构的工艺流程简化，减少了结构损伤的风险，提升了半导体结构的性能。
本发明技术方案中的半导体结构的形成方法，通过在第一开口第二区侧壁形成阻挡层，所述阻挡层的材料与所述第一介质层的材料不同，然后在第一开口内形成第一导电结构，再在第一介质层内形成第二导电结构。形成所述第二导电结构时，所述第二导电结构通过位于第一开口第二区侧壁的阻挡层进行自对准形成于栅极结构上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。所述方法在确保所述第二导电结构能够自对准形成于栅极结构上的同时，简化了工艺流程，从而减少了由于回刻蚀第一导电结构并在第一导电结构上形成密封层和阻挡层时，所述工艺过程中带来的结构损伤风险，从而提升了半导体结构的性能。
附图说明
图1是一实施例中半导体结构的剖面结构示意图；
图2至图8是本发明实施例中半导体结构的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的剖面结构示意图。
请参考图1，包括：衬底100；位于衬底100上的栅极结构101；位于栅极结构101两侧的衬底内的源漏掺杂区102；位于衬底100上的介质层103；位于介质层103内的第一导电结构105，所述第一导电结构105位于源漏掺杂区102上；位于第一导电结构105上的密封层106；位于密封层106上的阻挡层107；位于介质层103内的第二导电结构108，所述第二导电结构108位于栅极结构101上。
所述半导体结构，先形成位于源漏掺杂区102上的第一导电结构105，再形成位于栅极结构101上的第二导电结构108。所述第一导电结构105的形成过程中，先形成顶部表面与介质层103表面齐平的初始第一导电结构(未图示)，再回刻蚀部分所述初始第一导电结构，形成第一导电结构105，并在第一导电结构105上形成密封层106和阻挡层107。位于第一导电结构105上的阻挡层107用于使得所述第二导电结构108能够自对准形成于栅极结构101上，同时所述阻挡层107也对第一导电结构105起到保护作用。所述初始第一导电结构为经过退火处理后的晶态金属材料，通常为钴，回刻蚀后形成的第一导电结构105表面的晶态受到了损伤，所述金属钴的离子较为活跃，从而表面晶态受到损伤的第一导电结构105的钴离子容易发生迁移到阻挡层107中，从而所述密封层106用于阻挡所述第一导电结构105的钴离子向阻挡层107中扩散。所述密封层106的材料通常选用金属钛，所述金属钛的稳定性较好。
然而，回刻蚀所述初始第一导电结构的工艺通常选用湿法刻蚀工艺，所述初始第一导电结构的钴材料活性较大，且所述金属钴的晶粒尺寸较大，因此所述湿法刻蚀工艺对所述初始第一导电结构进行刻蚀的过程较难精准控制，因此会形成表面形貌较差的第一导电结构105，同时所述第一导电结构105的表面受损伤的程度较大，使得所述第一导电结构105的电阻增大，导电性能受到影响。再有，所述密封层106只能位于第一导电结构105表面，若位于阻挡层106与介质层103之间时，所述第二导电结构容易与密封层106接触发生短路。而现有的工艺较难形成只位于第一导电结构105表面的密封层106。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在第一开口第二区侧壁形成阻挡层，所述阻挡层的材料与所述第一介质层的材料不同，然后在第一开口内形成第一导电结构，再在第一介质层内形成第二导电结构。形成所述第二导电结构时，所述第二导电结构通过位于第一开口第二区侧壁的阻挡层进行自对准形成于栅极结构上。所述方法在确保所述第二导电结构能够自对准形成于栅极结构上的同时，简化了工艺流程，从而减少了由于回刻蚀第一导电结构并在第一导电结构上形成密封层和阻挡层时，所述工艺过程中带来的结构损伤风险，从而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明实施例中半导体结构的剖面结构示意图。
请参考图2，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述衬底200为平面型衬底。
在其他实施例中，所述衬底包括基底和位于基底上的若干鳍部结构，所述衬底上还具有隔离层，所述隔离层位于所述鳍部结构的部分侧壁，且所述隔离层的顶部表面低于所述鳍部结构的顶部表面。所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
请继续参考图2，在衬底200上形成若干栅极结构201和第一介质层203，所述第一介质层203位于所述栅极结构201顶部和侧壁。
在本实施例中，还包括：在栅极结构201两侧的衬底200内形成源漏掺杂区202；所述第一介质层203位于源漏掺杂区202上。
所述栅极结构201、第一介质层203和源漏掺杂区202的形成方法包括：在衬底200上形成伪栅极结构(未图示)；在伪栅极结构两侧的衬底200内形成源漏掺杂区202；形成源漏掺杂区202之后，在伪栅极结构侧壁形成初始第一介质层(未图示)；去除所述伪栅极结构，在初始第一介质层内形成栅极开口(未图示)；在栅极开口内形成栅极结构201；形成栅极结构201之后，在栅极结构201上和初始第一介质层上形成介质材料层(未图示)，所述初始第一介质层和所述介质材料层构成所述第一介质层203。
所述栅极结构201包括：栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。在本实施例中，所述栅极结构201还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
所述源漏掺杂区202内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
所述第一介质层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第一介质层203的材料包括氧化硅。
接下来，在第一介质层203内形成第一开口206，所述第一开口206暴露出衬底200表面，所述第一开口206包括第一区I和位于第一区I上的第二区II，所述第一区I在衬底200上具有第一投影，所述第二区II在衬底200上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。所述第一开口206的形成过程请参考图3和图4。
请参考图3，在第一介质层203内形成初始第一开口204，所述初始第一开口204包括第一区I和位于第一区I上的初始第二区II’，所述初始第一开口204暴露出源漏掺杂区202表面，且所述初始第一开口204位于相邻栅极结构201之间。
所述初始第一开口204的形成方法包括：在第一介质层203上形成图形化层(未图示)，所述图形化层暴露出源漏掺杂区202上的第一介质层203表面；以所述图形化层为掩膜，刻蚀所述第一介质层203，直至暴露出源漏掺杂区202表面，形成所述初始第一开口204。
刻蚀所述第一介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的初始第一开口204。
请继续参考图3，在第一区I内形成牺牲层205。
所述牺牲层205的高度可以低于、高于或齐平于栅极结构201的高度。在本实施例中，所述牺牲层205的高度高于或齐平于栅极结构201的高度，从而后续在以所述牺牲层205为掩膜去除部分所述第一介质层203形成第二区时，能够减少所述去除工艺损伤所述栅极结构201的情况。
所述牺牲层205的形成方法包括：在所述初始第一开口204内形成初始牺牲层(未图示)；回刻蚀所述初始牺牲层，直至暴露出初始第二区II’侧壁，在第一区I内形成所述牺牲层205。
所述牺牲层205的材料包括有机材料，所述有机材料便于通过旋涂或喷涂的方式在初始第一开口204内形成，同时后续在去除时也容易去除干净。
在本实施例中，所述有机材料包括无定形碳或光刻胶。形成所述初始牺牲层的工艺包括旋涂工艺。
请参考图4，去除初始第二区II’侧壁的部分第一介质层203，形成第一开口206，所述第一开口206包括第一区I和位于第一区I上的第二区II。
去除初始第二区II’侧壁的部分第一介质层203的方法包括：以所述牺牲层205为掩膜，对暴露出的初始第二区II’侧壁的部分第一介质层203进行刻蚀，形成所述第二区II。
去除初始第二区II’侧壁的部分第一介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的第二区II，有利于使后续形成的阻挡层和第一导电结构表面光滑，所述第一导电结构的导电均匀性较好。
在本实施例中，所述干法刻蚀工艺的刻蚀气体包括含碳氟的气体，所述含碳氟的气体包括四氟化碳。
所述第一区I在衬底200上具有第一投影，所述第二区II在衬底200上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。从而后续在第二区II侧壁形成阻挡层时，所述阻挡层能够暴露出第一区I顶部表面，从而后续在第一区I和第二区II内形成第一导电结构时，所述阻挡层不会占据第一导电结构的空间，使得在第一区I内的第一导电结构和在第二区II内形成的第一导电结构的宽度能够基本保持一致。
接下来，在所述第二区II侧壁形成阻挡层208，所述阻挡层208的材料与所述第一介质层203的材料不同。所述阻挡层208的形成过程请参考图5和图6。
请参考图5，在第二区II侧壁表面和底部表面以及第一介质层203上形成阻挡材料层207。
所述阻挡材料层207为后续形成阻挡层208提供材料层。
所述阻挡材料层207的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
所述阻挡材料层207的材料与所述第一介质层203的材料不同，在本实施例中，所述阻挡材料层207的材料为氮化硅。
形成所述阻挡材料层207的工艺包括化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述阻挡材料层207的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的阻挡材料层207。
请参考图6，回刻蚀所述阻挡材料层207，直至暴露出所述牺牲层205表面，在所述第二区II侧壁形成阻挡层208。
所述第二区II在平行于衬底表面方向上大于第一区I的尺寸为第一尺寸，所述阻挡层208在平行于衬底表面方向上的宽度具有第二尺寸，所述第一尺寸与第二尺寸差值的绝对值范围为1～2纳米。从而后续在第一开口内形成的第一导电结构尺寸较为均匀，使得所述第一导电结构的电阻较小，导电性能较好。
请继续参考图6，形成阻挡层208之后，去除所述牺牲层205。
去除所述牺牲层205的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
请参考图7，去除所述牺牲层205之后，在所述第一开口206内形成第一导电结构，所述第一导电结构位于源漏掺杂区202上。
所述第一导电结构包括衬垫层209和位于衬垫层209上的导电层210。
所述衬垫层209的材料包括钛、钽、氮化钛或氮化钽；所述导电层210的材料包括金属，所述金属包括钴。
请参考图8，形成第一导电结构之后，在第一介质层203上和第一导电结构上形成第二介质层211。
所述第二介质层211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第二介质层211的材料包括氧化硅。
形成所述第二介质层211的方法包括：在第一介质层203上和第一导电结构上形成介质材料层(未图示)；平坦化所述介质材料层，形成所述第二介质层211。
形成所述介质材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或热处理工艺。在本实施例中，形成所述介质材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够快速形成厚度较厚且质量较好的介质材料层。
在其他实施例中，能够不形成所述第二介质层。
请继续参考图8，在第一介质层203内和第二介质层211内形成第二导电结构，所述第二导电结构位于所述栅极结构201上，所述阻挡层208位于第一导电结构和第二导电结构之间。
所述第二导电结构包括衬垫层212和位于衬垫层上的导电层213。所述衬垫层212的材料包括钛、钽、氮化钛或氮化钽；所述导电层213的材料包括金属，所述金属包括钴。
所述第二导电结构的形成方法包括：在第二介质层211上形成掩膜层(未图示)，所述掩膜层暴露出栅极结构201上的部分第二介质层211表面；以所述掩膜层为掩膜刻蚀所述第二介质层211和第一介质层203，直至暴露出栅极结构201顶部表面，在第一介质层203内和第二介质层211内形成第二开口(未图示)，所述第二开口侧壁暴露出所述阻挡层208侧壁表面；在所述第二开口内形成第二导电结构。
刻蚀所述第二介质层211和第一介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的第二开口。
由于所述阻挡层208的材料与所述第一介质层203的材料不同，因此在形成所述第二开口的过程中，所述刻蚀第二介质层211和第一介质层203的工艺对所述阻挡层208有较高的选择性，使得第二开口暴露出所述阻挡层208时，所述刻蚀工艺对所述阻挡层208的损伤较小，从而在第二开口内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区II侧壁的阻挡层208进行自对准形成于栅极结构201上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层208进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。
所述方法在确保所述第二导电结构能够自对准形成于栅极结构201上的同时，简化了工艺流程，从而减少了由于回刻蚀第一导电结构并在第一导电结构上形成密封层和阻挡层时，所述工艺过程中带来的结构损伤风险，从而提升了半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图8，包括：
衬底200；
位于衬底200上的栅极结构201和第一介质层203，所述第一介质层203位于所述栅极结构201顶部和侧壁；
位于第一介质层203内的第一开口，所述第一开口包括第一区I和位于第一区I上的第二区II，所述第一区I在衬底200上具有第一投影，所述第二区II在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内，所述第一开口暴露出衬底表面；
位于第二区II侧壁的阻挡层208，所述阻挡层208的材料与所述第一介质层203的材料不同；
位于第一开口内的第一导电结构，所述阻挡层208位于第一导电结构侧壁；
位于第一介质层203内的第二导电结构，所述第二导电结构位于所述栅极结构201上，所述阻挡层208位于第一导电结构和第二导电结构之间。
在本实施例中，所述阻挡层208的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第一导电结构包括衬垫层209和位于衬垫层209上的导电层210；所述衬垫层209的材料包括钛、钽、氮化钛或氮化钽；所述导电层210的材料包括金属，所述金属包括钴
在本实施例中，所述第二导电结构包括衬垫层212和位于衬垫层212上的导电层213；所述衬垫层212的材料包括钛、钽、氮化钛或氮化钽；所述导电层213的材料包括金属，所述金属包括钴。
在本实施例中，还包括：位于第一介质层203上和第一导电结构上的第二介质层211；所述第二导电结构位于第一介质层203内和第二介质层211内。
在本实施例中，还包括：位于栅极结构201两侧的衬底200内的源漏掺杂区202；所述第一介质层203位于源漏掺杂区202上；所述第一导电结构位于源漏掺杂区202上。
所述半导体结构，所述第一开口第二区II侧壁具有阻挡层208，所述阻挡层208的材料与所述第一介质层203的材料不同。从而在第一介质层203内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区II侧壁的阻挡层208进行自对准形成于栅极结构201上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层208进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。使得形成所述半导体结构的工艺流程简化，减少了结构损伤的风险，提升了半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；
位于第一介质层内的第一开口，所述第一开口包括第一区和位于第一区上的第二区，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内，所述第一开口暴露出衬底表面，且所述第一开口位于相邻栅极结构之间；
位于第二区侧壁的阻挡层，所述阻挡层的材料与所述第一介质层的材料不同；
位于第一开口内的第一导电结构，所述阻挡层位于第一导电结构侧壁；
位于第一介质层内的第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
3.如权利要求1所述的半导体结构，其特征在于，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
4.如权利要求1所述的半导体结构，其特征在于，所述第二导电结构衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一介质层上和第一导电结构上的第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构两侧的衬底内的源漏掺杂区；所述第一介质层位于源漏掺杂区上；所述第一导电结构位于源漏掺杂区上。
7.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成若干栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；
在第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于第一区上的第二区，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内；
在所述第二区侧壁形成阻挡层，所述阻挡层的材料与所述第一介质层的材料不同；
形成阻挡层之后，在所述第一开口内形成第一导电结构；
在第一介质层内形成第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出衬底表面，且所述初始第一开口位于相邻栅极结构之间；去除初始第二区侧壁的部分第一介质层，形成所述第一开口。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除初始第二区侧壁的部分第一介质层的方法包括：在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，去除初始第二区侧壁的部分第一介质层的工艺包括干法刻蚀工艺。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出初始第二区侧壁，在第一区内形成所述牺牲层。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括有机材料；所述有机材料包括无定形碳。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，在所述第二区侧壁形成阻挡层的方法包括：在第二区侧壁表面和底部表面形成阻挡材料层；回刻蚀所述阻挡材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成阻挡层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述阻挡材料层的工艺包括原子层沉积工艺。
15.如权利要求9所述的半导体结构的形成方法，其特征在于，形成阻挡层之后，形成第一导电结构之前，还包括：去除所述牺牲层。
16.如权利要求7所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
17.如权利要求7所述的半导体结构的形成方法，其特征在于，形成第一导电结构之后，形成第二导电结构之前，还包括：在第一介质层上和第一导电结构上形成第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第二导电结构的形成方法包括：在第二介质层上形成掩膜层，所述掩膜层暴露出栅极结构上的部分第二介质层表面；以所述掩膜层为掩膜刻蚀所述第二介质层和第一介质层，直至暴露出栅极结构顶部表面，在第一介质层内和第二介质层内形成第二开口，所述第二开口侧壁暴露出所述阻挡层侧壁表面；在所述第二开口内形成第二导电结构。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，刻蚀所述第二介质层和第一介质层的工艺包括干法刻蚀工艺。
20.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
21.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
22.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在栅极结构两侧的衬底内形成源漏掺杂区；所述第一介质层位于源漏掺杂区上；所述第一导电结构位于源漏掺杂区上。
CN202011158878.XA 2020-10-26 2020-10-26 半导体结构及半导体结构的形成方法 Pending CN114496981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011158878.XA CN114496981A (zh) 2020-10-26 2020-10-26 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011158878.XA CN114496981A (zh) 2020-10-26 2020-10-26 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114496981A true CN114496981A (zh) 2022-05-13

Family

ID=81471045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011158878.XA Pending CN114496981A (zh) 2020-10-26 2020-10-26 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114496981A (zh)

Similar Documents

Publication Publication Date Title
US7372101B2 (en) Sub-lithographics opening for back contact or back gate
JP2780162B2 (ja) 半導体デバイスの製造方法
US11810966B2 (en) Semiconductor structure and method for fabricating the same
US20240021728A1 (en) Semiconductor structure and fabrication method thereof
CN114496981A (zh) 半导体结构及半导体结构的形成方法
CN113690137B (zh) 半导体结构的形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN116544177A (zh) 半导体结构及其形成方法
CN112992679B (zh) 半导体结构及其形成方法
CN113823692B (zh) 半导体结构及其形成方法
CN113808998A (zh) 半导体结构的形成方法
CN113629140B (zh) 半导体结构及半导体结构的形成方法
CN113629143B (zh) 半导体结构和半导体结构的形成方法
CN114823487A (zh) 半导体结构及半导体结构的形成方法
CN114188271A (zh) 半导体结构的形成方法
CN114188319A (zh) 半导体结构及其形成方法
CN114068482A (zh) 半导体结构及半导体结构的形成方法
CN114765172A (zh) 半导体结构及其形成方法
CN114823334A (zh) 半导体结构的形成方法
CN116169141A (zh) 半导体结构及其形成方法
CN114171517A (zh) 半导体结构及其形成方法
CN113903811A (zh) 半导体结构及半导体结构的形成方法
CN115939136A (zh) 半导体结构及半导体结构的形成方法
CN114068710A (zh) 半导体结构及半导体结构的形成方法
CN111463276A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination