CN116544177A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116544177A
CN116544177A CN202210089167.4A CN202210089167A CN116544177A CN 116544177 A CN116544177 A CN 116544177A CN 202210089167 A CN202210089167 A CN 202210089167A CN 116544177 A CN116544177 A CN 116544177A
Authority
CN
China
Prior art keywords
layer
forming
region
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210089167.4A
Other languages
English (en)
Inventor
于海龙
苏博
荆学珍
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210089167.4A priority Critical patent/CN116544177A/zh
Publication of CN116544177A publication Critical patent/CN116544177A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；去除所述牺牲层；在所述第一开口内形成第一导电结构，所述保护材料层对牺牲层起到密封作用，可避免牺牲层的挥发，利于生产推广。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
然而，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；去除所述牺牲层；在所述第一开口内形成第一导电结构。
可选的，所述保护材料层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述保护材料层的材料包括氧化硅。
可选的，所述保护材料层的形成工艺包括原子层沉积工艺；所述原子层沉积工艺的工艺参数包括：工艺温度范围为60摄氏度至200摄氏度。
可选的，所述保护材料层的厚度范围为2纳米至5纳米。
可选的，所述第二区在沿所述衬底表面方向上的宽度范围为25纳米至40纳米。
可选的，包括：在形成所述第一介质层前，在所述衬底上形成若干栅极结构，所述第一介质层还位于所述栅极结构顶部和侧壁。
可选的，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。
可选的，所述第一开口和所述牺牲层的形成方法包括：在所述第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出所述衬底表面，且所述初始第一开口位于相邻栅极结构之间；在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。
可选的，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀的工艺包括干法刻蚀工艺。
可选的，所述牺牲层的形成方法还包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出初始第二区侧壁，在第一区内形成所述牺牲层。
可选的，还包括：在第一介质层内形成第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
可选的，形成第一导电结构之后，形成第二导电结构之前，还包括：在第一介质层上和第一导电结构上形成第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
可选的，所述第二导电结构的形成方法包括：在所述第二介质层上形成掩膜层，所述掩膜层暴露出所述栅极结构上的部分第二介质层表面；以所述掩膜层为掩膜刻蚀所述第二介质层和所述第一介质层，直至暴露出所述栅极结构顶部表面，在所述第一介质层和所述第二介质层内形成第二开口，所述第二开口侧壁暴露出所述阻挡层侧壁表面；在所述第二开口内形成第二导电结构。
可选的，所述第二导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
可选的，所述栅极结构两侧的衬底内具有源漏掺杂区，所述第一介质层位于所述源漏掺杂区上；所述第一导电结构位于所述源漏掺杂区上。
可选的，所述牺牲层的材料包括有机材料；所述有机材料包括无定形碳。
可选的，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
相应的，本发明技术方案还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；位于所述第一介质层内的第一开口，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一开口暴露出所述衬底表面，且所述第一开口位于相邻栅极结构之间；位于所述第二区侧壁的保护层和阻挡层，所述保护层位于所述阻挡层和所述第二区之间，所述阻挡层的材料与所述第一介质层的材料不同；位于第一开口内的第一导电结构，所述阻挡层位于所述第一导电结构侧壁。
可选的，还包括：位于第一介质层内的第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构的形成方法中，在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度，由于形成阻挡材料层之前，先形成保护材料层，所述保护材料层形成过程中的工艺温度较低，可以减少因高温导致所述牺牲层产生的挥发的情况，同时，在后续所述阻挡材料层的形成过程中，所述保护材料层对牺牲层起到密封作用，可避免牺牲层的挥发，进而减少牺牲层的材料因挥发至薄膜机台而对薄膜机台造成污染的情况，使本发明技术方案利于在生产中推广。
进一步，在第一介质层内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区侧壁的阻挡层进行自对准形成于栅极结构上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。使得形成所述半导体结构的工艺流程简化，减少了结构损伤的风险，提升了半导体结构的性能。
附图说明
图1至图4是一种半导体结构形成过程的剖面示意图；
图5至图11是本发明实施例中半导体结构的剖面结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1至图4是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底100；在所述衬底100上形成若干栅极结构101和第一介质层103，所述栅极结构101两侧的所述衬底100内具有源漏层102，所述第一介质层103位于所述栅极结构101顶部和侧壁；在第一介质层103内形成第一开口106，所述第一开口暴露出所述衬底100表面，所述第一开口包括第一区I和位于第一区I上的第二区II，所述第一区I内具有牺牲层105，所述第一区I在衬底100上具有第一投影，所述第二区II在衬底100上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。
请参考图2，在所述第二区II内和所述第一介质层103表面形成阻挡材料层107，所述阻挡材料层107的材料与所述第一介质层103的材料不同。
请参考图3，回刻所述阻挡材料层107，直至暴露出所述牺牲层105表面，在所述第二区II侧壁形成阻挡层108；形成所述阻挡层108后，去除所述牺牲层105。
请参考图4，去除所述牺牲层105之后，在所述第一开口内形成第一导电结构110；形成所述第一导电结构110之后，在所述第一介质层103表面形成第二介质层111；在所述第二介质层111和所述第一介质层103内形成第二导电结构113，所述第二导电结构113位于所述栅极结构101上，所述阻挡层108位于第一导电结构110和第二导电结构113之间。
上述方法中，所述阻挡层108用于使所述第二导电结构113能够自对准形成于栅极结构101上。然而，所述牺牲层105的材料为旋涂碳材料，旋涂碳为有机材料，不耐高温，在所述阻挡层108的形成方法中，需要先形成所述阻挡材料层107，所述阻挡材料层107在薄膜生长机台中采用化学气相沉积工艺形成，其生长工艺温度通常高于400℃，在上述高温过程中，所述牺牲层105极其容易挥发，导致所述牺牲层105表面不平整，同时，所述牺牲层105的挥发物会污染薄膜生长机台，从而导致本实施例中的半导体结构形成方法不利于在生产中推广。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度，由于形成阻挡材料层之前，先形成保护材料层，所述保护材料层形成过程中的工艺温度较低，可以减少因高温导致所述牺牲层产生的挥发的情况，同时，在后续所述阻挡材料层的形成过程中，所述保护材料层对牺牲层起到密封作用，可避免牺牲层的挥发，进而减少牺牲层的材料因挥发至薄膜机台而对薄膜机台造成污染的情况，使本发明技术方案利于在生产中推广。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明实施例中半导体结构的剖面结构示意图。
请参考图5，提供衬底200；在所述衬底200上形成第一介质层203。
本实施例中，在形成所述第一介质层203前，在所述衬底200上形成若干栅极结构201，所述第一介质层203还位于所述栅极结构201顶部和侧壁。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、III-V族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，III-V族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述栅极结构201两侧的衬底200内具有源漏掺杂区202，所述第一介质层203位于所述源漏掺杂区202上。
在本实施例中，所述衬底200为平面型衬底。
在其他实施例中，所述衬底包括基底和位于基底上的若干鳍部结构，所述衬底上还具有隔离层，所述隔离层位于所述鳍部结构的部分侧壁，且所述隔离层的顶部表面低于所述鳍部结构的顶部表面。所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
所述第一介质层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。在本实施例中，所述第一介质层203的材料为氧化硅。
后续，在所述第一介质层203内形成第一开口，所述第一开口暴露出衬底200表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层。所述第一开口和所述牺牲层的形成过程请参考图6至图7。
请参考图6，在所述第一介质层203内形成初始第一开口204，所述初始第一开口204包括第一区I和位于第一区I上的初始第二区II’，所述初始第一开口204暴露出所述衬底200表面，且所述初始第一开口204位于相邻栅极结构201之间。
具体地，所述初始第一开口204暴露出所述源漏掺杂区202表面。
所述初始第一开口204的形成方法包括：在所述第一介质层203上形成图形化层(图中未示出)，所述图形化层暴露出部分所述源漏掺杂区202上的第一介质层203表面；以所述图形化层为掩膜，刻蚀所述第一介质层203，直至暴露出所述源漏掺杂区202表面，形成所述初始第一开口204。
刻蚀所述第一介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的初始第一开口204。
请继续参考图6，在第一区I内形成牺牲层205。
所述牺牲层205的高度可以低于、高于或齐平于所述栅极结构201的高度。在本实施例中，所述牺牲层205的高度高于所述栅极结构201的高度，从而后续在以所述牺牲层205为掩膜去除部分所述第一介质层203形成第二区时，能够减少所述去除工艺损伤所述栅极结构201的情况。
所述牺牲层205的形成方法包括：在所述初始第一开口204内形成初始牺牲层(图中未示出)；回刻蚀所述初始牺牲层，直至暴露出初始第二区II’侧壁，在第一区I内形成所述牺牲层205。
所述牺牲层205的材料包括有机材料，所述有机材料便于通过旋涂或喷涂的方式在初始第一开口204内形成，同时后续在去除时也容易去除干净，但有机材料在高温条件下容易挥发。
在本实施例中，所述有机材料包括无定形碳或光刻胶。所述初始牺牲层的形成工艺包括旋涂工艺。
请参考图7，以所述牺牲层205为掩膜，对暴露出的初始第二区II’侧壁的部分第一介质层203进行刻蚀，形成所述第二区II。
对暴露出的初始第二区II’侧壁的部分第一介质层203进行刻蚀的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的第二区II，有利于使后续形成的阻挡层和第一导电结构表面平整，提高所述第一导电结构的导电均匀性。
在本实施例中，所述干法刻蚀工艺的刻蚀气体包括含碳氟的气体，所述含碳氟的气体包括四氟化碳。
本实施例中，所述第二区II在沿所述衬底200表面方向上的宽度范围为25纳米至40纳米。
具体地，所述第一区I在衬底200上具有第一投影，所述第二区II在衬底200上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。从而后续在第二区II侧壁形成阻挡层时，所述阻挡层能够暴露出第一区I顶部表面，从而后续在第一区I和第二区II内形成第一导电结构时，所述阻挡层不会占据第一导电结构的空间，使得在第一区I内的第一导电结构和在第二区II内形成的第一导电结构的宽度能够基本保持一致。
请参考图8，在所述第二区II侧壁和底部形成保护材料层207和位于所述保护材料层207侧壁的阻挡材料层208，形成所述保护材料层207的工艺温度低于形成所述阻挡材料层207的工艺温度。
所述保护材料层207的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。所述保护材料层207的材料包括介电材料，可以作为电隔离材料，在后续的过程中不需要去除。本实施例中，所述保护材料层207的材料同所述第一介质层203，起到与所述第一介质层203同样的作用。其他实施例中，所述保护材料层207的材料可以与所述第一介质层203不同，在后续形成第二导电结构中也可起到与阻挡层相同的作用。
本实施例中，所述保护材料层207的材料包括氧化硅。
本实施例中，所述保护材料层207的形成工艺包括原子层沉积工艺。
本实施例中，所述原子层沉积工艺的工艺参数包括：工艺温度范围为60摄氏度至200摄氏度。
所述保护材料层207的厚度范围为2纳米至5纳米。
形成所述保护材料层207的工艺温度低于形成所述阻挡材料层208的工艺温度。由于形成阻挡材料层208之前，先形成保护材料层207，所述保护材料层207形成过程中的工艺温度较低，可以减少因高温导致所述牺牲层205产生的挥发的情况，同时，在后续所述阻挡材料层208的形成过程中，所述保护材料层207对牺牲层205起到密封作用，可避免所述牺牲层205的挥发，进而减少所述牺牲层205的材料因挥发至薄膜机台(指生长所述保护材料层207的机台)而对薄膜机台造成污染的情况，使本发明技术方案利于在生产中推广。
所述阻挡材料层208为后续形成阻挡层提供材料层。
所述阻挡材料层208的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种中的一种或多种的组合。
所述阻挡材料层208的材料与所述第一介质层203的材料不同，在本实施例中，所述阻挡材料层208的材料为氮化硅。
在本实施例中，所述阻挡材料层208的形成工艺为原子层沉积工艺。所述原子层沉积工艺有利于提高所形成的所述阻挡材料层208的厚度均匀性。
本实施例中，所述阻挡材料层208的形成工艺参数包括：工艺温度范围为大于350摄氏度。
本实施例中，形成所述阻挡材料层208的工艺温度为400℃，形成所述保护材料层207的工艺温度为150摄氏度。形成所述保护材料层207的工艺温度低于形成所述阻挡材料层208的工艺温度，所述保护材料层207的形成过程中，所述牺牲层205不易挥发，同时，所述保护材料层207对所述牺牲层205起到密封的作用，避免在所述阻挡材料层208的高温形成过程中，所述牺牲层205的挥发。
所述阻挡材料层208的形成工艺包括化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述阻挡材料层208的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的阻挡材料层208。
请参考图9，回刻蚀所述阻挡材料层208和所述保护材料层207，直至暴露出所述牺牲层205表面，在所述第二区II侧壁形成保护层209和阻挡层210。
回刻蚀所述阻挡材料层208和所述保护材料层207的工艺包括干法刻蚀工艺。
请继续参考图9，形成所述阻挡层210之后，去除所述牺牲层205。
去除所述牺牲层205的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
请参考图10，去除所述牺牲层205之后，在所述第一开口206内形成第一导电结构。
具体地，所述第一导电结构位于源漏掺杂区202上。
所述第一导电结构包括衬垫层211和位于衬垫层211上的导电层212。
所述衬垫层211的材料包括钛、钽、氮化钛或氮化钽；所述导电层212的材料包括金属，所述金属包括钴。
后续，本实施例中，还在第一介质层203内形成第二导电结构，所述第二导电结构位于所述栅极结构201上，所述阻挡层210位于第一导电结构和第二导电结构之间。所述第二导电结构的形成方法请参考图11。
请参考图11，形成所述第一导电结构之后，且在形成所述第二导电结构之前，还在第一介质层203上和第一导电结构上形成第二介质层213。
所述第二介质层213的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种中的一种或多种的组合。在本实施例中，所述第二介质层213的材料包括氧化硅。
形成所述第二介质层213的方法包括：在第一介质层203上和第一导电结构上形成介质材料层(未图示)；平坦化所述介质材料层，形成所述第二介质层213。
形成所述介质材料层的工艺包括化学气相沉积工艺、原子层沉积工艺或热处理工艺。在本实施例中，形成所述介质材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够快速形成厚度较厚且质量较好的介质材料层。
在其他实施例中，能够不形成所述第二介质层。
请继续参考图11，在第一介质层203内和第二介质层213内形成第二导电结构，所述第二导电结构位于所述栅极结构201上，所述阻挡层210位于第一导电结构和第二导电结构之间。
所述第二导电结构包括衬垫层214和位于衬垫层214上的导电层215。所述衬垫层214的材料包括钛、钽、氮化钛或氮化钽；所述导电层215的材料包括金属，所述金属包括钴。
所述第二导电结构的形成方法包括：在所述第二介质层213上形成掩膜层(未图示)，所述掩膜层暴露出所述栅极结构201上的部分第二介质层213表面；以所述掩膜层为掩膜刻蚀所述第二介质层213和所述第一介质层203，直至暴露出栅极结构201顶部表面，在所述第一介质层203和所述第二介质层213内形成第二开口(未图示)，所述第二开口侧壁暴露出所述阻挡层210侧壁表面；在所述第二开口内形成第二导电结构。
刻蚀所述第二介质层212和第一介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺具有较高的方向选择性，能够形成侧壁形貌较好的第二开口。
由于所述阻挡层210的材料与所述第一介质层203的材料不同，因此在形成所述第二开口的过程中，所述刻蚀第二介质层212和第一介质层203的工艺对所述第二介质层212和第一介质层203相对所述阻挡层210有较高的刻蚀选择性，使得第二开口暴露出所述阻挡层210时，所述刻蚀工艺对所述阻挡层210的损伤较小，从而在第二开口内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区II侧壁的阻挡层210进行自对准形成于栅极结构201上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层210进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。
本实施例中，所述刻蚀第二介质层212和第一介质层203的工艺对保护层209和所述阻挡层210具有较大的刻蚀选择比。所述第二开口的形成过程中，还可以所述保护层209。其他实施例中，还可以不刻蚀所述保护层。
所述方法在确保所述第二导电结构能够自对准形成于栅极结构201上的同时，简化了工艺流程，从而减少了由于回刻蚀第一导电结构并在第一导电结构上形成密封层和阻挡层时，所述工艺过程中带来的结构损伤风险，从而提升了半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图11，包括：衬底200；位于所述衬底200上的栅极结构201和第一介质层203，所述第一介质层203位于所述栅极结构201顶部和侧壁；位于所述第一介质层203内的第一开口，所述第一开口包括第一区I和位于所述第一区I上的第二区II，所述第一开口暴露出所述衬底200表面，且所述第一开口位于相邻栅极结构201之间；位于所述第二区II侧壁的保护层209和阻挡层210，所述保护层209位于所述阻挡层210和所述第二区II之间，所述阻挡层210的材料与所述第一介质层203的材料不同；位于第一开口内的第一导电结构，所述阻挡层210位于所述第一导电结构侧壁。
本实施例中，所述第一区I在所述衬底200上具有第一投影，所述第二区II在所述衬底200上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。
所述第一导电结构包括衬垫层211和位于衬垫层211上的导电层212。
所述半导体结构，还包括：位于第一介质层203内的第二导电结构，所述第二导电结构位于所述栅极结构201上，所述阻挡层210位于第一导电结构和第二导电结构之间。
所述第二导电结构包括衬垫层214和位于衬垫层214上的导电层215。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一介质层；
在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；
在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；
回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；
去除所述牺牲层；
在所述第一开口内形成第一导电结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的材料包括氧化硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护材料层的形成工艺包括原子层沉积工艺；所述原子层沉积工艺的工艺参数包括：工艺温度范围为60摄氏度至200摄氏度。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的厚度范围为2纳米至5纳米。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区在沿所述衬底表面方向上的宽度范围为25纳米至40纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：在形成所述第一介质层前，在所述衬底上形成若干栅极结构，所述第一介质层还位于所述栅极结构顶部和侧壁。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一开口和所述牺牲层的形成方法包括：在所述第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出所述衬底表面，且所述初始第一开口位于相邻栅极结构之间；在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀的工艺包括干法刻蚀工艺。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法还包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出初始第二区侧壁，在第一区内形成所述牺牲层。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：在第一介质层内形成第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成第一导电结构之后，形成第二导电结构之前，还包括：在第一介质层上和第一导电结构上形成第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二导电结构的形成方法包括：在所述第二介质层上形成掩膜层，所述掩膜层暴露出所述栅极结构上的部分第二介质层表面；以所述掩膜层为掩膜刻蚀所述第二介质层和所述第一介质层，直至暴露出所述栅极结构顶部表面，在所述第一介质层和所述第二介质层内形成第二开口，所述第二开口侧壁暴露出所述阻挡层侧壁表面；在所述第二开口内形成第二导电结构。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
16.如权利要求7所述的半导体结构的形成方法，其特征在于，所述栅极结构两侧的衬底内具有源漏掺杂区，所述第一介质层位于所述源漏掺杂区上；所述第一导电结构位于所述源漏掺杂区上。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括有机材料；所述有机材料包括无定形碳。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
19.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；
位于所述第一介质层内的第一开口，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一开口暴露出所述衬底表面，且所述第一开口位于相邻栅极结构之间；
位于所述第二区侧壁的保护层和阻挡层，所述保护层位于所述阻挡层和所述第二区之间，所述阻挡层的材料与所述第一介质层的材料不同；
位于第一开口内的第一导电结构，所述阻挡层位于所述第一导电结构侧壁。
20.如权利要求19所述的半导体结构，其特征在于，还包括：位于第一介质层内的第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
CN202210089167.4A 2022-01-25 2022-01-25 半导体结构及其形成方法 Pending CN116544177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210089167.4A CN116544177A (zh) 2022-01-25 2022-01-25 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210089167.4A CN116544177A (zh) 2022-01-25 2022-01-25 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116544177A true CN116544177A (zh) 2023-08-04

Family

ID=87444089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210089167.4A Pending CN116544177A (zh) 2022-01-25 2022-01-25 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116544177A (zh)

Similar Documents

Publication Publication Date Title
US6548385B1 (en) Method for reducing pitch between conductive features, and structure formed using the method
US7372101B2 (en) Sub-lithographics opening for back contact or back gate
US7754546B2 (en) Semiconductor device manufacturing method and semiconductor device using the same
US20050127362A1 (en) Sectional field effect devices and method of fabrication
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
CN114446769A (zh) 半导体器件的制备方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
WO2022109988A1 (zh) 半导体结构及半导体结构的形成方法
CN109950311B (zh) 半导体结构及其形成方法
US9214392B1 (en) Method of forming contact hole and semiconductor structure with contact plug
TW202137572A (zh) 積體晶片
US6833293B2 (en) Semiconductor device and method for manufacturing the same
CN116544177A (zh) 半导体结构及其形成方法
US7429527B2 (en) Method of manufacturing self-aligned contact openings
CN114496981A (zh) 半导体结构及半导体结构的形成方法
CN113903807B (zh) 半导体结构及其形成方法
US6417033B1 (en) Method of fabricating a silicon island
CN113964200B (zh) 半导体结构及半导体结构的形成方法
CN113808998A (zh) 半导体结构的形成方法
CN108155148B (zh) 半导体结构的形成方法
CN113707555A (zh) 半导体结构及半导体结构的形成方法
TW202347440A (zh) 半導體裝置的製造方法
CN114171517A (zh) 半导体结构及其形成方法
CN114188319A (zh) 半导体结构及其形成方法
CN117457582A (zh) 一种半导体器件外延层的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination