CN114068482A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN114068482A
CN114068482A CN202010767709.XA CN202010767709A CN114068482A CN 114068482 A CN114068482 A CN 114068482A CN 202010767709 A CN202010767709 A CN 202010767709A CN 114068482 A CN114068482 A CN 114068482A
Authority
CN
China
Prior art keywords
layer
substrate
forming
semiconductor structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010767709.XA
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010767709.XA priority Critical patent/CN114068482A/zh
Publication of CN114068482A publication Critical patent/CN114068482A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及半导体结构的形成方法，结构包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第二区和第一区；位于衬底第一面上的第一隔离层；位于衬底第一区内的第一连接层，第一连接层从衬底第一面向第二面延伸，且部分第一连接层位于所述第一隔离层内；位于第一连接层与衬底之间的第一绝缘层；位于衬底第一区内的第一开口，第一开口从衬底第二面向衬底第一面延伸，第一开口暴露出所述第一连接层朝向衬底第二面的底部表面和部分第一绝缘层表面；位于第一开口侧壁表面和底部表面的第二绝缘层，所述第二绝缘层暴露出所述第一连接层表面；位于第二绝缘层上和第一连接层上的第二连接层。所述半导体结构的性能得到了提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体技术节点的持续缩小，逻辑半导体标准单元的尺寸也随之缩小。需要提高逻辑半导体电路的密度，以使标准单元的尺寸做到极小。
目前，采用微缩的方式以提高逻辑半导体电路的密度。然而，微缩方式提高的逻辑半导体电路的密度有限。因此，提出了降低晶体管单元高度的方式以提高逻辑半导体电路的密度，即减少标准单元鳍部的数量及嵌入电源线(Buried Power Rail，简称BPR)。嵌入电源线通常和背面功率传输网络(back-side power deliver network，简称back-side PDN)搭配使用以提升压降。
然而，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第一区和第二区；位于衬底第一面上的第一隔离层；位于衬底第一区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，且部分所述第一连接层位于所述第一隔离层内；位于第一连接层与衬底之间的第一绝缘层；位于衬底第一区内的第一开口，所述第一开口从衬底第二面向衬底第一面延伸，所述第一开口暴露出所述第一连接层朝向衬底第二面的底部表面和部分第一绝缘层表面；位于所述第一开口侧壁表面和底部表面的第二绝缘层，所述第二绝缘层暴露出所述第一连接层表面；位于第二绝缘层上和第一连接层上的第二连接层。
可选的，所述第二绝缘层暴露出所述第一连接层朝向衬底第二面的表面。
可选的，所述第一连接层朝向衬底第二面的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。
可选的，所述第二尺寸为所述第一尺寸的1.2倍～6倍。
可选的，所述第二绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，还包括：位于衬底第二面表面的第三绝缘层。
可选的，所述第三绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，所述第二区的第一面上还具有：第二隔离层、位于第二隔离层内的有源器件以及位于第一隔离层内和第二隔离层内的互连结构，所述互连结构与第一连接层电连接；所述第二隔离层位于第一隔离层上，所述有源器件位于第二区上。
可选的，所述有源器件包括：若干鳍部结构，所述第一隔离层位于所述鳍部结构部分侧壁，且所述第一隔离层顶部表面低于所述鳍部结构顶部表面；若干栅极结构，所述栅极结构位于第一隔离层上且横跨所述鳍部结构；源漏掺杂区，所述源漏掺杂区位于栅极结构两侧的鳍部结构内，所述栅极结构、源漏掺杂区和部分鳍部结构位于第二隔离层内；所述互连结构与栅极结构或源漏掺杂区电连接。
可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
可选的，所述栅极结构还包括功函数结构，所述功函数结构位于栅介质层和栅极层之间。
可选的，所述第一连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合；所述第二连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第一区和第二区；在衬底第一面上形成第一隔离层；在衬底第一区内形成第一连接层以及位于第一连接层与衬底之间的第一绝缘层，所述第一连接层从衬底第一面向第二面延伸；在衬底第一区内形成第一开口，所述第一开口从衬底第二面向衬底第一面延伸，所述第一开口暴露出所述第一连接层朝向衬底第二面的底部表面和部分第一绝缘层表面；在所述第一开口侧壁表面和底部表面形成第二绝缘层，所述第二绝缘层暴露出部分所述第一连接层表面；形成第二绝缘层之后，在第一开口内形成第二连接层，所述第二连接层与所述第一连接层电连接。
可选的，所述第二绝缘层暴露出所述第一连接层朝向衬底第二面的表面。
可选的，所述第二绝缘层的形成方法包括：在所述第一开口侧壁表面和底部表面以及第一绝缘层表面形成第二绝缘材料层；在所述第一开口底部的第二绝缘材料层上形成牺牲层，所述牺牲层暴露出所述第一连接层朝向衬底第二面的表面的第二绝缘材料层；以所述牺牲层为掩膜，去除所述第一连接层朝向衬底第二面的表面的第二绝缘材料层及第一绝缘层，形成所述第二绝缘层。
可选的，所述牺牲层的材料包括旋涂氧化硅，旋涂碳或抗反射有机材料。
可选的，在形成所述第二绝缘层之后，去除所述牺牲层。
可选的，所述牺牲层的形成方法包括：在第一开口内的第二绝缘材料层上形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出所述第一连接层朝向衬底第二面的表面的第二绝缘材料层，形成所述牺牲层。
可选的，去除所述第一连接层朝向衬底第二面的表面的第二绝缘材料层和第一绝缘层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，形成所述第二绝缘材料层的工艺包括原子层沉积工艺或热氧化工艺。
可选的，所述第一开口的形成方法包括：在衬底第二面形成掩膜层，所述掩膜层暴露出部分所述衬底表面；以所述掩膜层为掩膜刻蚀所述衬底，直至暴露出所述第一连接层侧壁的部分第一绝缘层表面，形成所述第一开口。
可选的，所述第一连接层朝向衬底第二面的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。
可选的，所述第二尺寸为所述第一尺寸的1.2倍～6倍。
可选的，所述第二绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，在衬底第一区内形成第一开口之前，还包括：在所述衬底第二面表面形成第三绝缘层。
可选的，所述第三绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，在衬底第一面上形成第一隔离层之前，还包括：在第二区第一面上形成若干鳍部结构；所述第一隔离层位于所述鳍部结构部分侧壁，且所述第一隔离层顶部表面低于所述鳍部结构顶部表面。
可选的，在衬底第一区内形成第一开口之前，在衬底第一区内形成第一连接层之后，还包括：形成若干栅极结构、源漏掺杂区和第二隔离层，所述栅极结构位于第一隔离层上且横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内，所述第二隔离层位于第一隔离层上，所述栅极结构、源漏掺杂区和部分鳍部结构位于所述第二隔离层内；在第二隔离层内和第一隔离层内形成互连结构，所述互连结构与第一连接层电连接，且所述互连结构与栅极结构或源漏掺杂区电连接。
可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
可选的，所述栅极结构还包括功函数结构，所述功函数结构位于栅介质层和栅极层之间。
可选的，所述第一连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合；所述第二连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述衬底第一区内具有第一开口，所述第一开口暴露出所述第一连接层的部分侧壁表面，从而在所述第一开口侧壁表面和底部表面形成的第二绝缘层在覆盖所述第一开口底部的同时能够暴露出所述第一连接层的表面，从而能够确保后续在第一开口内形成的第二连接层能够与所述第一连接层接触的同时，使得所述第二连接层与所述衬底具有良好的电隔离，使得所述半导体结构具有良好的性能。
本发明技术方案中的半导体结构的形成方法，通过在衬底第一区内形成第一开口，所述第一开口暴露出所述第一连接层的部分侧壁表面，再在所述第一开口侧壁表面和底部表面形成第二绝缘层，从而使得所述第二绝缘层在覆盖所述第一开口底部的同时能够暴露出所述第一连接层的表面，从而能够确保后续在第一开口内形成的第二连接层能够与所述第一连接层接触的同时，使得所述第二连接层与所述衬底具有良好的电隔离，使得所述半导体结构具有良好的性能。
进一步，所述第一开口底部的第二尺寸大于所述第一连接层朝向衬底第二面底部的第一尺寸。从而使得形成所述第一开口的工艺窗口较大，有利于提升生产良率。
进一步，所述第一开口暴露出所述第一连接层的部分侧壁表面，从而能够在第一开口的底部自对准形成暴露出第一连接层表面的牺牲层，从而能够去除第一连接层表面的第二绝缘材料层，使得形成的第二绝缘层在覆盖所述第一开口底部的同时能够暴露出所述第一连接层的表面，后续在第一开口内形成的第二连接层能够与所述第一连接层接触的同时，所述第二连接层与所述衬底具有良好的电隔离，能够避免所述第二连接层与衬底直接接触发生短路的情况，从而提升了半导体结构的性能。
附图说明
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图；
图4至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。现结合具体的实施例进行分析说明。
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100包括第一区和第二区，所述衬底100包括相对的第一面101和第二面102，所述衬底100第一面101上具有若干鳍部结构103，所述衬底100第一面101上还具有第一隔离层110，所述第一隔离层110位于鳍部结构103部分侧壁表面且所述第一隔离层110的顶部表面低于鳍部结构103的顶部表面；在衬底100第一区内形成第一连接层105，所述第一连接层105从衬底第一面101向第二面102延伸，所述第一连接层105与衬底100之间具有第一绝缘层(未标示)；形成第一连接层105之后，在第一隔离层上形成栅极结构111和第二隔离层104，所述栅极结构111横跨所述鳍部结构103，所述第二隔离层104位于栅极结构111侧墙表面和顶部表面；在衬底100第一区内形成开口106，所述开口106从衬底第二面102向第一面101延伸，所述开口106底部暴露出所述第一连接层105底部的第一绝缘层表面和部分衬底100。
请参考图2，在所述开口106内壁表面形成绝缘材料层107。
请参考图3，去除所述第一连接层105底部表面的绝缘材料层107和第一绝缘层，在开口106侧壁形成第二绝缘层108；形成第二绝缘层108之后，在开口106内形成第二连接层109，所述第二连接层109与所述第一连接层105电连接。
所述半导体结构的形成过程中，考虑到光刻精度，同时为了确保所述第二连接层109能够与所述第一连接层105接触，从而所述开口106的底部尺寸略大于所述第一连接层105的底部尺寸，从而所述开口106的底部还暴露出部分衬底100。所述第二连接层109的材料为金属，在开口106内形成第二连接层109时，需要先在开口106内壁形成第二绝缘层108，以避免所述第二连接层109与衬底100直接接触而发生短路。
然而，在形成绝缘材料层107之后，在采用回刻蚀工艺去除第一连接层105底部表面的绝缘材料层107的同时，所述回刻蚀工艺也去除了开口106底部衬底100上的绝缘材料层107，从而使得在开口106内形成的第二连接层109的部分底部与所述衬底100相接触(如图3中区域A所示)，进而使得所述第二连接层109与衬底100发生短路，影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在衬底第一区内形成第一开口，所述第一开口暴露出所述第一连接层的部分侧壁表面，再在所述第一开口侧壁表面和底部表面形成第二绝缘层，从而使得所述第二绝缘层在覆盖所述第一开口底部的同时能够暴露出所述第一连接层的表面，从而能够确保后续在第一开口内形成的第二连接层能够与所述第一连接层接触的同时，使得所述第二连接层与所述衬底具有良好的电隔离，使得所述半导体结构具有良好的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图4，提供衬底200，所述衬底200包括相对的第一面201和第二面202，所述衬底200包括第二区II和第一区I，所述第一区I位于相邻第二区II之间。
所述第二区II为有源器件所在的区域，所述有源器件包括鳍部器件、横跨鳍部结构的栅极结构以及位于栅极结构两侧鳍部结构内的源漏掺杂区；所述第二区II和第一区I上具有互连结构，所述互连结构与栅极结构或源漏掺杂区电连接，以及所述互连结构与后续形成的第一连接层电连接；所述第一区I为后续形成的第一连接层和第二连接层所在的区域。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请继续参考图4，在第二区II第一面201上形成若干鳍部结构203；在衬底200第一面201上形成第一隔离层220，所述第一隔离层220位于所述鳍部结构203部分侧壁，且所述第一隔离层220顶部表面低于所述鳍部结构203顶部表面。
在本实施例中，所述鳍部结构203的材料为硅。
请参考图5，在衬底200第一区I内形成第一连接层205，所述第一连接层205从衬底第一面201向第二面202延伸，且部分所述第一连接层205位于所述第一隔离层220内。
所述第一连接层205的形成方法包括：在第一隔离层220上形成初始隔离结构(未图示)，所述初始隔离结构覆盖所述鳍部结构203顶部表面和侧壁表面；在初始隔离结构上形成图形化层(未图示)，所述图形化层暴露出部分所述第一区I上的初始隔离结构表面；以所述图形化层为掩膜，刻蚀所述初始隔离结构和第一隔离层220，直至暴露出所述第一区I表面，在初始隔离结构内和第一隔离层220形成第二开口(未图示)；刻蚀第二开口暴露出的第一区I，在第一区I内形成第三开口(未图示)；在第三开口内形成第一连接层205，部分所述第一连接层205还位于第二开口内；形成第一连接层205之后，在第二开口内沉积隔离材料。
形成所述初始隔离结构的工艺为沉积工艺，所述沉积工艺包括化学气相沉积工艺或原子层沉积工艺。
所述第一连接层205的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。在本实施例中，所述第一连接层205的材料包括钨。
在本实施例中，所述第一连接层205与衬底之间具有第一绝缘层223。所述第一绝缘层223用于将所述第一连接层205与衬底200进行电隔离。
所述第一绝缘层223的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
请继续参考图5，形成第一连接层205之后，回刻蚀所述初始隔离结构，直至暴露出第一隔离层220表面；在第一隔离层220上形成若干栅极结构、源漏掺杂区(未图示)和第二隔离层204，所述栅极结构位于第一隔离层220上且横跨所述鳍部结构203，所述源漏掺杂区位于栅极结构两侧的鳍部结构203内，所述第二隔离层204位于第一隔离层220上，所述栅极结构、源漏掺杂区和部分鳍部结构203位于所述第二隔离层204内。
所述栅极结构包括栅介质层221和位于栅介质层221上的栅极层222。
在本实施例中，所述栅极结构还包括功函数结构(未图示)，所述功函数结构位于栅介质层221和栅极层222之间。
在本实施例中，所述栅介质层221的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层222的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
在其他实施例中，所述栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述栅极层的材料包括多晶硅。
所述第二隔离层204的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第二隔离层204的材料包括氧化硅。
所述第一隔离层220和第二隔离层204构成衬底200第一面201上的隔离结构，所述隔离结构用于电隔离衬底200第一面201上的器件结构。
请继续参考图5，在第二隔离层204内和第一隔离层220内形成互连结构224，所述互连结构224与第一连接层205电连接，且所述互连结构224与栅极结构或源漏掺杂区电连接。
所述互连结构224的材料包括金属，所述金属包括：铜、铝、钨、钴和氮化钛中的一种或多种的组合。
请继续参考图5，在所述衬底200第二面202表面形成第三绝缘层206。
所述第三绝缘层206用于保护所述衬底200第二面202表面，避免后续形成第二连接层时，所述衬底200第二面202受到损伤，以及避免后续在衬底第二面形成与第二连接层电连接的其它导电结构时，所述导电结构与所述衬底200第二面202直接接触时发生短路的问题。
所述第三绝缘层206的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
形成所述第三绝缘层206的工艺包括原子层沉积工艺或化学气相沉积工艺。
请参考图6，形成第三绝缘层206之后，在衬底200第一区I内形成第一开口207，所述第一开口207从衬底200第二面202向衬底200第一面201延伸，所述第一开口207暴露出所述第一连接层205朝向衬底第二面202的底部表面和部分侧壁表面。
在本实施例中，由于所述第一连接层205与衬底200之间具有第一绝缘层223，从而所述第一开口207暴露出第一连接层205表面的第一绝缘层223。
所述第一开口207的形成方法包括：在衬底第二面202形成掩膜层(未图示)，所述掩膜层暴露出部分所述衬底第二面202表面；以所述掩膜层为掩膜刻蚀所述衬底200，直至暴露出所述第一连接层205朝向衬底第二面的底部表面和部分侧壁表面的第一绝缘层223，形成所述第一开口207。
刻蚀所述衬底200形成第一开口207的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，刻蚀所述衬底200形成第一开口207的工艺包干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌良好且尺寸精准度较好的第一开口207。
所述第一连接层205朝向衬底第二面202的底部具有第一尺寸，所述第一开口207的底部具有第二尺寸。
在本实施例中，所述第二尺寸大于所述第一尺寸。从而使得形成所述第一开口207的工艺窗口较大，有利于提升生产良率。
在本实施例中，所述第二尺寸为所述第一尺寸的1.2倍～6倍，从而能够确保所述第一开口207能够完全暴露出所述第一连接层205朝向衬底200第二面202的底部表面，以便后续形成的第二连接层与第一连接层205有较大的接触面积。
接下来，在所述第一开口207侧壁表面和底部表面形成第二绝缘层210，所述第二绝缘层210暴露出部分所述第一连接层205表面。所述第二绝缘层210的形成过程请参考图7和图8。
在本实施例中，所述第二绝缘层210暴露出所述第一连接层205朝向衬底第二面202的表面。
请参考图7，在所述第一开口207侧壁表面和底部表面以第一绝缘层223表面形成第二绝缘材料层208。
形成所述第二绝缘材料层208的工艺包括原子层沉积工艺或热氧化工艺。
在本实施例中，形成所述第二绝缘材料层208的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的第二绝缘材料层208。
所述第二绝缘材料层208的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
请继续参考图7，在所述第一开口207底部的第二绝缘材料层208上形成牺牲层209，所述牺牲层209暴露出所述第一连接层205朝向衬底200第二面202的表面的第二绝缘材料层208。
由于所述第一开口207暴露出所述第一连接层205的部分侧壁表面，从而能够在所述第一连接层205侧壁自对准形成暴露出第一连接层205朝向衬底200第二面202表面的牺牲层209，从而后续能够以所述牺牲层209为掩膜去除第一连接层朝向衬底第二面的表面的第二绝缘材料层208，形成的第二绝缘层能够覆盖第一开口207底部的同时能够暴露出所述第一连接层205的表面，从而能够确保后续在第一开口207内形成的第二连接层能够与所述第一连接层205接触的同时，使得所述第二连接层与所述衬底200具有良好的电隔离。
所述牺牲层209的形成方法包括：在第一开口207内的第二绝缘材料层208上形成初始牺牲层(未图示)；回刻蚀所述初始牺牲层，直至暴露出所述第一连接层205朝向衬底第二面202的表面的第二绝缘材料层208，形成所述牺牲层209。
所述牺牲层209的材料包括旋涂氧化硅，旋涂碳或抗反射有机材料。在本实施例中，所述无定形材料包括旋涂碳。
请参考图8，以所述牺牲层209为掩膜，去除所述第一连接层205朝向衬底第二面202的表面的第二绝缘材料层208和第一绝缘层223，形成所述第二绝缘层210。
所述第二绝缘层210用于对后续形成的第二连接层与衬底200之间进行电隔离。
去除所述第一连接层205朝向衬底第二面202的表面的第二绝缘材料层208的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在形成所述第二绝缘层210之后，去除所述牺牲层209。
去除所述牺牲层209的工艺包括干法刻蚀工艺。
请参考图9，形成第二绝缘层210之后，在第一开口207内形成第二连接层211，所述第二连接层211与所述第一连接层205电连接。
所述第二连接层211的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
形成所述第二连接层211的方法包括：在第一开口207内和第三绝缘层206表面形成连接材料层(未图示)；平坦化所述连接材料层，直至暴露出所述第三绝缘层206，形成所述第二连接层211。
形成所述连接材料层的工艺包括物理气相沉积工艺、化学气相沉积工艺或电镀工艺。
至此，形成的第二连接层211，由于所述第二绝缘层210在覆盖所述第一开口207底部的同时能够暴露出所述第一连接层205的表面，从而所述第二连接层211能够与所述第一连接层205接触的同时，使得所述第二连接层211与所述衬底200具有良好的电隔离，使得所述半导体结构具有良好的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图9，包括：
衬底200，所述衬底200包括相对的第一面201和第二面202，所述衬底200包括第二区II(未标示)和第一区I(未标示)；
位于衬底200第一面201上的第一隔离层220；
位于衬底200第一区I内的第一连接层205，所述第一连接层205从衬底第一面201向第二面202延伸，且部分所述第一连接层205位于所述第一隔离层220内；
位于第一连接层205与衬底200之间的第一绝缘层223；
位于衬底200第一区I内的第一开口，所述第一开口从衬底第二面202向衬底第一面201延伸，所述第一开口暴露出所述第一连接层205朝向衬底第二面的底部表面和部分第一绝缘层223表面；
位于所述第一开口侧壁表面和底部表面的第二绝缘层210，所述第二绝缘层210暴露出所述第一连接层205表面；
位于第二绝缘层210上和第一连接层205上的第二连接层211。
在本实施例中，所述第二绝缘层210暴露出所述第一连接层205朝向衬底第二面202的表面。
在本实施例中，所述第一连接层205朝向衬底第二面202的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。
在本实施例中，所述第二尺寸为所述第一尺寸的1.2倍～6倍。
在本实施例中，所述第二绝缘层210的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，还包括：位于衬底第二面202表面的第三绝缘层206。
在本实施例中，所述第三绝缘层206的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述衬底200的第一面201上还具有：第二隔离层204、位于第二隔离层204内的有源器件以及位于第一隔离层220内和第二隔离层204内的互连结构224，所述第二隔离层204位于第一隔离层220上，所述有源器件位于第二区II上。
在本实施例中，所述有源器件包括：若干鳍部结构203，所述第一隔离层220位于所述鳍部结构203部分侧壁，且所述第一隔离层220顶部表面低于所述鳍部结构203顶部表面；若干栅极结构，所述栅极结构位于第一隔离层220上且横跨所述鳍部结构203；源漏掺杂区(未图示)，所述源漏掺杂区位于栅极结构两侧的鳍部结构203内，所述栅极结构、源漏掺杂区和部分鳍部结构203位于第二隔离层204内；所述互连结构224与第一连接层205电连接，且所述互连结构224与栅极结构或源漏掺杂区电连接。
在本实施例中，所述栅极结构包括栅介质层221和位于栅介质层221上的栅极层222。
在本实施例中，所述栅极结构还包括功函数结构(未图示)，所述功函数结构位于栅介质层和栅极层之间。
在本实施例中，所述第一连接层205的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合；所述第二连接层211的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
所述半导体结构，所述衬底第一区I内具有第一开口，所述第一开口暴露出所述第一连接层205的部分侧壁表面，从而在所述第一开口侧壁表面和底部表面形成的第二绝缘层在覆盖所述第一开口底部的同时能够暴露出所述第一连接层205的表面，从而能够确保在第一开口内形成的第二连接层211能够与所述第一连接层205接触的同时，使得所述第二连接层211与所述衬底200具有良好的电隔离，使得所述半导体结构具有良好的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (31)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第一区和第二区；
位于衬底第一面上的第一隔离层；
位于衬底第一区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，且部分所述第一连接层位于所述第一隔离层内；
位于第一连接层与衬底之间的第一绝缘层；
位于衬底第一区内的第一开口，所述第一开口从衬底第二面向衬底第一面延伸，所述第一开口暴露出所述第一连接层朝向衬底第二面的底部表面和部分第一绝缘层表面；
位于所述第一开口侧壁表面和底部表面的第二绝缘层，所述第二绝缘层暴露出所述第一连接层表面；
位于第二绝缘层上和第一连接层上的第二连接层。
2.如权利要求1所述的半导体结构，其特征在于，所述第二绝缘层暴露出所述第一连接层朝向衬底第二面的表面。
3.如权利要求1所述的半导体结构，其特征在于，所述第一连接层朝向衬底第二面的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。
4.如权利要求3所述的半导体结构，其特征在于，所述第二尺寸为所述第一尺寸的1.2倍～6倍。
5.如权利要求1所述的半导体结构，其特征在于，所述第二绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底第二面表面的第三绝缘层。
7.如权利要求6所述的半导体结构，其特征在于，所述第三绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
8.第二绝缘层如权利要求1所述的半导体结构，其特征在于，所述衬底第一面上还具有：第二隔离层、位于第二隔离层内的有源器件以及位于第一隔离层内和第二隔离层内的互连结构，所述互连结构与第一连接层电连接；所述第二隔离层位于第一隔离层上，所述有源器件位于第二区上。
9.如权利要求8所述的半导体结构，其特征在于，所述有源器件包括：若干鳍部结构，所述第一隔离层位于所述鳍部结构部分侧壁，且所述第一隔离层顶部表面低于所述鳍部结构顶部表面；若干栅极结构，所述栅极结构位于第一隔离层上且横跨所述鳍部结构；源漏掺杂区，所述源漏掺杂区位于栅极结构两侧的鳍部结构内，所述栅极结构、源漏掺杂区和部分鳍部结构位于第二隔离层内；所述互连结构与栅极结构或源漏掺杂区电连接。
10.如权利要求9所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
11.如权利要求10所述的半导体结构，其特征在于，所述栅极结构还包括功函数结构，所述功函数结构位于栅介质层和栅极层之间。
12.如权利要求1所述的半导体结构，其特征在于，所述第一连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合；所述第二连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
13.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括第一区和第二区；
在衬底第一面上形成第一隔离层；
在衬底第一区内形成第一连接层以及位于第一连接层与衬底之间的第一绝缘层，所述第一连接层从衬底第一面向第二面延伸，且部分所述第一连接层位于所述第一隔离层内；
在衬底第一区内形成第一开口，所述第一开口从衬底第二面向衬底第一面延伸，所述第一开口暴露出所述第一连接层朝向衬底第二面的底部表面和部分第一绝缘层表面；
在所述第一开口侧壁表面和底部表面形成第二绝缘层，所述第二绝缘层暴露出部分所述第一连接层表面；
形成第二绝缘层之后，在第一开口内形成第二连接层，所述第二连接层与所述第一连接层电连接。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二绝缘层暴露出所述第一连接层朝向衬底第二面的表面。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二绝缘层的形成方法包括：在所述第一开口侧壁表面和底部表面以及第一绝缘层表面形成第二绝缘材料层；在所述第一开口底部的第二绝缘材料层上形成牺牲层，所述牺牲层暴露出所述第一连接层朝向衬底第二面的表面的第二绝缘材料层；以所述牺牲层为掩膜，去除所述第一连接层朝向衬底第二面的表面的第二绝缘材料层和第一绝缘层，形成所述第二绝缘层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括旋涂氧化硅，旋涂碳或抗反射有机材料。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，在形成所述第二绝缘层之后，去除所述牺牲层。
18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在第一开口内的第二绝缘材料层上形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出所述第一连接层朝向衬底第二面的表面的第二绝缘材料层，形成所述牺牲层。
19.如权利要求15所述的半导体结构的形成方法，其特征在于，去除所述第一连接层朝向衬底第二面的表面的第二绝缘材料层和第一绝缘层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
20.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述第二绝缘材料层的工艺包括原子层沉积工艺或热氧化工艺。
21.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在衬底第二面形成掩膜层，所述掩膜层暴露出部分所述衬底表面；以所述掩膜层为掩膜刻蚀所述衬底，直至暴露出所述第一连接层侧壁的部分第一绝缘层表面，形成所述第一开口。
22.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一连接层朝向衬底第二面的底部具有第一尺寸，所述第一开口的底部具有第二尺寸，所述第二尺寸大于所述第一尺寸。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述第二尺寸为所述第一尺寸的1.2倍～6倍。
24.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
25.如权利要求13所述的半导体结构的形成方法，其特征在于，在衬底第一区内形成第一开口之前，还包括：在所述衬底第二面表面形成第三绝缘层。
26.如权利要求27所述的半导体结构的形成方法，其特征在于，所述第三绝缘层的材料包括绝缘材料，所述绝缘材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
27.如权利要求13所述的半导体结构的形成方法，其特征在于，在衬底第一面上形成第一隔离层之前，还包括：在第二区第一面上形成若干鳍部结构；所述第一隔离层位于所述鳍部结构部分侧壁，且所述第一隔离层顶部表面低于所述鳍部结构顶部表面。
28.如权利要求27所述的半导体结构的形成方法，其特征在于，在衬底第一区内形成第一开口之前，在衬底第一区内形成第一连接层之后，还包括：形成若干栅极结构、源漏掺杂区和第二隔离层，所述栅极结构位于第一隔离层上且横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内，所述第二隔离层位于第一隔离层上，所述栅极结构、源漏掺杂区和部分鳍部结构位于所述第二隔离层内；在第二隔离层内和第一隔离层内形成互连结构，所述互连结构与第一连接层电连接，且所述互连结构与栅极结构或源漏掺杂区电连接。
29.如权利要求28所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。
30.如权利要求29所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括功函数结构，所述功函数结构位于栅介质层和栅极层之间。
31.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合；所述第二连接层的材料包括金属，所述金属包括钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
CN202010767709.XA 2020-08-03 2020-08-03 半导体结构及半导体结构的形成方法 Pending CN114068482A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010767709.XA CN114068482A (zh) 2020-08-03 2020-08-03 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010767709.XA CN114068482A (zh) 2020-08-03 2020-08-03 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114068482A true CN114068482A (zh) 2022-02-18

Family

ID=80231578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010767709.XA Pending CN114068482A (zh) 2020-08-03 2020-08-03 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114068482A (zh)

Similar Documents

Publication Publication Date Title
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US9773885B2 (en) Self aligned gate shape preventing void formation
TWI777359B (zh) 半導體元件與其製造方法
CN111463215B (zh) 存储器结构及其制造方法
US20240021728A1 (en) Semiconductor structure and fabrication method thereof
CN114141702A (zh) 半导体结构及其形成方法
CN210092094U (zh) 半导体结构
CN114068482A (zh) 半导体结构及半导体结构的形成方法
CN114068710B (zh) 半导体结构及半导体结构的形成方法
CN111952367A (zh) 半导体结构及其形成方法
TWI830489B (zh) 動態隨機存取記憶體及其製造方法
TWI826307B (zh) 記憶體結構及其製造方法
CN113823692B (zh) 半导体结构及其形成方法
CN114078701B (zh) 半导体结构及其形成方法
CN114496981A (zh) 半导体结构及半导体结构的形成方法
CN113496991A (zh) 半导体结构及半导体结构的形成方法
CN116417457A (zh) 半导体结构及半导体结构的形成方法
CN114188319A (zh) 半导体结构及其形成方法
CN114267674A (zh) 半导体结构及其形成方法
CN114765172A (zh) 半导体结构及其形成方法
CN115440816A (zh) 半导体结构及其形成方法
CN117133716A (zh) 半导体结构及其形成方法
CN116153928A (zh) 半导体结构及其形成方法
CN114256142A (zh) 半导体结构及其形成方法
CN114512479A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination