CN116417457A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN116417457A CN116417457A CN202111675642.8A CN202111675642A CN116417457A CN 116417457 A CN116417457 A CN 116417457A CN 202111675642 A CN202111675642 A CN 202111675642A CN 116417457 A CN116417457 A CN 116417457A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- source
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000010410 layer Substances 0.000 claims description 356
- 239000000463 material Substances 0.000 claims description 75
- 238000002955 isolation Methods 0.000 claims description 64
- 239000011241 protective layer Substances 0.000 claims description 36
- 239000002070 nanowire Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- YPDSOAPSWYHANB-UHFFFAOYSA-N [N].[F] Chemical compound [N].[F] YPDSOAPSWYHANB-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，结构包括：衬底，包括有效区和连接区，衬底包括相对的第一面和第二面；位于衬底有效区上若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；位于衬底连接区内的第一连接层，第一连接层从衬底第一面向第二面延伸，第一连接层的顶部表面低于鳍部结构顶部表面；位于衬底上的栅极结构，栅极结构横跨若干鳍部结构；位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层；位于栅极结构两侧鳍部结构内的源漏掺杂区，保护层暴露出源漏掺杂区顶部表面和侧壁表面；位于衬底上的第二连接层，第二连接层位于源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体技术节点的持续缩小，逻辑半导体标准单元的尺寸也随之缩小。需要提高逻辑半导体电路的密度，以使标准单元的尺寸做到极小。
目前，采用微缩的方式以提高逻辑半导体电路的密度。然而，微缩方式提高的逻辑半导体电路的密度有限。因此，提出了降低晶体管单元高度的方式以提高逻辑半导体电路的密度，即减少标准单元鳍部的数量及嵌入电源线(Buried Power Rail，简称BPR)。嵌入电源线通常和背面功率传输网络(back-side power deliver network，简称back-side PDN)搭配使用以提升压降。
然而，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括有效区和连接区，所述衬底包括相对的第一面和第二面；位于衬底有效区上若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；位于衬底连接区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，所述第一连接层的顶部表面低于所述鳍部结构顶部表面；位于衬底上的栅极结构，所述栅极结构横跨若干所述鳍部结构；位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层；位于栅极结构两侧鳍部结构内的源漏掺杂区，所述保护层暴露出所述源漏掺杂区顶部表面和侧壁表面；位于衬底上的第二连接层，所述第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面。
可选的，所述鳍部结构包括底部区、位于底部区上的隔离层以及位于隔离层上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线，所述纳米线和隔离层之间以及相邻纳米线之间具有第二凹槽；所述栅极结构还位于所述第二凹槽内。
可选的，所述第一连接层的顶部表面高于所述衬底第一面表面，且所述第一连接层的顶部表面低于所述底部区底部表面。
可选的，还包括：位于第一连接层侧壁和部分鳍部结构侧壁的第二介质层；位于第一连接层上和第二介质层上的第三介质层，所述隔离层位于部分所述第三介质层上；位于隔离层上的第一介质层，所述栅极结构、源漏掺杂区和第二连接层位于所述第一介质层内。
可选的，所述隔离层的材料包括氧化硅；所述第一介质层的材料包括氧化硅；所述第二介质层的材料包括氧化硅；所述第三介质层的材料包括氧化硅。
可选的，所述保护层的材料包括氮化硅。
可选的，所述第一连接层和第二连接层的材料包括金属或金属氮化物，所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
可选的，所述连接区和有效区相邻；所述第二连接层位于第一连接层和与第一连接层相邻的源漏掺杂区上。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括有效区和连接区，所述衬底包括相对的第一面和第二面；在衬底有效区上形成若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；在衬底连接区内形成第一连接层，所述第一连接层从衬底第一面向第二面延伸，所述第一连接层的顶部表面低于所述鳍部结构顶部表面；在衬底上形成栅极结构、位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层以及源漏掺杂区，所述栅极结构横跨若干所述鳍部结构，所述源漏掺杂区位于栅极结构两侧鳍部结构内，部分所述保护层位于源漏掺杂区侧壁表面；去除源漏掺杂区侧壁表面的保护层；去除源漏掺杂区侧壁表面的保护层之后，在衬底上形成第二连接层，所述第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面。
可选的，在衬底上形成位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层以及源漏掺杂区的方法包括：在衬底上形成伪栅极结构，所述伪栅极结构横跨若干所述鳍部结构；在伪栅极结构顶部表面和侧壁表面、以及伪栅极结构两侧鳍部结构顶部表面和侧壁表面形成保护层；在保护层上形成第一掩膜层，所述第一掩膜层暴露出所述鳍部结构顶部表面的部分保护层表面；以所述第一掩膜层为掩膜，刻蚀所述保护层和鳍部结构，在鳍部结构内形成源漏开口；在源漏开口内形成源漏掺杂区。
可选的，在衬底上形成栅极结构的方法包括：形成源漏掺杂区之后，在衬底上形成介质材料层，所述介质材料层位于源漏掺杂区上和伪栅极结构上；平坦化所述伪栅极结构和介质材料层，直至暴露出鳍部结构顶部表面，形成过渡栅极结构和位于过渡栅极结构侧壁的第一介质层；去除所述过渡栅极结构，在第一介质层内形成栅极开口；在栅极开口内形成栅极结构。
可选的，所述鳍部结构包括底部区、位于底部区上的隔离区以及位于隔离区上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线，所述纳米线和隔离区之间以及相邻纳米线之间具有牺牲层，所述栅极开口还暴露出所述牺牲层侧壁表面。
可选的，在栅极开口内形成栅极结构之前，还包括：去除所述栅极开口暴露出的牺牲层，在纳米线和隔离区之间以及相邻纳米线之间形成第二凹槽；所述栅极结构还位于所述第二凹槽内。
可选的，去除源漏掺杂区侧壁表面的保护层的方法包括：在第一介质层内形成第二开口，所述第二开口暴露出所述第一连接层的顶部表面、源漏掺杂区的顶部表面以及源漏掺杂区与第一连接层相邻的侧壁表面的保护层；去除所述第二开口暴露出的保护层，形成所述第三开口，所述第三开口暴露出第一连接层的顶部表面、源漏掺杂区的顶部表面以及源漏掺杂区与第一连接层相邻的侧壁表面。
可选的，所述第二连接层的形成方法包括：在第三开口内和第一介质层上形成连接材料层；平坦化所述连接材料层，直至暴露出第一介质层顶部表面，形成所述第二连接层。
可选的，所述保护层的材料包括氮化硅；去除所述第二开口暴露出的保护层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述第一连接层的顶部表面高于所述衬底第一面表面，且所述第一连接层的顶部表面低于所述底部区底部表面。
可选的，在衬底连接区内形成第一连接层的方法包括：在衬底第一面上形成初始第二介质层，所述鳍部结构位于所述初始第二介质层内；在连接区上的初始第二介质层内形成第一开口，所述第一开口自衬底第一面向第二面延伸；在第一开口内形成初始第一连接层；回刻蚀所述初始第一连接层和初始第二介质层，在衬底上形成第一连接层以及位于第一连接层侧壁和部分鳍部结构侧壁的第二介质层。
可选的，形成第一连接层之后，还包括：在第一连接层上和第二介质层上形成初始第三介质层，所述鳍部结构位于所述初始第三介质层内；在初始第三介质层内形成横跨若干所述鳍部结构的第二开口，所述第二开口暴露出所述鳍部结构的隔离区侧壁表面；去除所述隔离区，在堆叠区和底部区之间形成第三凹槽；在第三凹槽内形成隔离层。
可选的，所述隔离层的形成方法包括：在第三凹槽内、第二开口内形成隔离材料层；形成隔离材料层之后，回刻蚀所述隔离材料层和初始第三介质层，直至完全暴露出所述堆叠区侧壁表面，形成第三介质层，在所述第三凹槽内形成隔离层，所述隔离层还位于第二开口底部的第三介质层上；所述第一介质层位于第三介质层上。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过去除源漏掺杂区侧壁表面的保护层，使得第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面，所述第二连接层与所述源漏掺杂区侧壁表面直接接触，从而使得所述源漏掺杂区与第一连接层之间的电流路径变短，从而减小了半导体结构的电阻，提升考虑半导体结构的性能。
附图说明
图1和图2是一实施例中半导体结构的剖面结构示意图；
图3至图12是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的嵌入电源线和背面功率传输网络搭配使用性能还有待提升。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构的剖面结构示意图。
请参考图1和图2，图1为沿栅极结构延伸方向的剖面结构示意图，图2为源漏掺杂区的剖面结构示意图，图2的剖面线与图1的剖面线平行，所述结构包括：衬底100，所述衬底100包括有效区I和连接区II，所述衬底100包括相对的第一面和第二面；位于衬底有效区I上若干分立的鳍部结构，所述鳍部结构包括若干分立的纳米线101，相邻的鳍部结构之间具有第一凹槽(未图示)；位于衬底100连接区II内的第一连接层104，所述第一连接层104从衬底100第一面向第二面延伸，所述第一连接层104的顶部表面低于所述鳍部结构顶部表面；位于衬底100上的第一介质层103；位于第一介质层103上的栅极结构105，所述栅极结构105横跨若干所述鳍部结构；位于栅极结构105两侧鳍部结构顶部表面和侧壁表面的保护层108；位于栅极结构105两侧鳍部结构内的源漏掺杂区106，所述保护层108暴露出所述源漏掺杂区106顶部表面；位于衬底100上的第二介质层107，所述栅极结构105和源漏掺杂区106位于所述第二介质层107内；位于第二介质层107内的第二连接层109，所述第二连接层109位于所述源漏掺杂区106顶部表面以及第一连接层104顶部表面。
在鳍部结构内形成源漏掺杂区106之前，通常在鳍部结构表面形成保护层108以对鳍部结构表进行保护，所述保护层108的材料为氮化硅。后续在形成与所述源漏掺杂区106和第一连接层104电连接的第二连接层109时，需要去除第一连接层104顶部和源漏掺杂区106的第二介质层107，所述源漏掺杂区106侧壁的保护层108仍然保留。这就使得，所述第二连接层109电连接所述源漏掺杂区106和第一连接层104时，所述电流从源漏掺杂区106经过第二连接层109流向第一连接层104时，所述电流的流向必须绕着所述保护层108，从而所述电流的路径较长，使得所述半导体结构的电阻较大。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过去除源漏掺杂区侧壁表面的保护层，使得第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面，所述第二连接层与所述源漏掺杂区侧壁表面直接接触，从而使得所述源漏掺杂区与第一连接层之间的电流路径变短，从而减小了半导体结构的电阻，提升考虑半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图3至图12是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图3，提供衬底200，所述衬底200包括有效区I和连接区II，所述衬底200包括相对的第一面和第二面。
在本实施例中，所述连接区II和有效区I相邻。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请继续参考图3，在衬底200有效区I上形成若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽201。
在本实施例中，所述鳍部结构包括底部区202、位于底部区202上的隔离区203以及位于隔离区203上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线204，所述纳米线204和隔离区203之间以及相邻纳米线204之间具有牺牲层205。
所述牺牲层205的材料与纳米线204的材料不同，从而后续在去除牺牲层205时，所述去除工艺对纳米线204的损伤较小；所述隔离区203的材料与牺牲层205的材料与纳米线204的材料不同，从而后续在去除隔离区203时，所述去除工艺对纳米线204和牺牲层205的损伤较小。
在本实施例中，所述牺牲层205的材料包括硅锗；所述纳米线204层的材料包括硅；所述隔离区203的材料包括高锗含量的硅锗。
在其他实施例中，所述鳍部结构不包括所述隔离区和牺牲层，所述鳍部结构为分立的凸起结构。
在本实施例中，图3中示意性地给出两个有效区I，每个有效区I上的鳍部结构数量为2个。在其他实施例中，有效区I上的鳍部结构数量依照其它设计设定。
请参考图4，在衬底200连接区II内形成第一连接层206，所述第一连接层206从衬底200第一面向第二面延伸，所述第一连接层206的顶部表面低于所述鳍部结构顶部表面。
在本实施例中，所述第一连接层206的顶部表面高于所述衬底200第一面表面，且所述第一连接层206的顶部表面低于所述底部区202底部表面。
在衬底200连接区II内形成第一连接层206的方法包括：在衬底200第一面上形成初始第二介质层(未图示)，所述鳍部结构位于所述初始第二介质层内；在连接区II上的初始第二介质层内形成第一开口(未图示)，所述第一开口自衬底200第一面向第二面延伸；在第一开口内形成初始第一连接层(未图示)；回刻蚀所述初始第一连接层和初始第二介质层，在衬底200上形成第一连接层206以及位于第一连接层206侧壁和部分鳍部结构侧壁的第二介质层207。
所述第一连接层206用于后续外部电路自衬底200第二面与第一连接层206进行连接。
所述第二介质层207的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第二介质层207的材料包括氧化硅。
所述第一连接层206的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
请参考图5，在第一连接层206上和第二介质层207上形成初始第三介质层(未图示)，所述鳍部结构位于所述初始第三介质层内；在初始第三介质层内形成横跨若干所述鳍部结构的第二开口(未图示)，所述第二开口暴露出所述鳍部结构的隔离区203侧壁表面；去除所述隔离区203，在堆叠区和底部区202之间形成第三凹槽(未图示)；在第三凹槽内形成隔离层209。
所述隔离层209的形成方法包括：在第三凹槽内、第二开口内形成隔离材料层(未图示)；形成隔离材料层之后，回刻蚀所述隔离材料层和初始第三介质层，直至完全暴露出所述堆叠区侧壁表面，形成第三介质层208，在所述第三凹槽内形成隔离层209，所述隔离层209还位于第二开口底部的第三介质层208上；所述第一介质层位于第三介质层上。
所述隔离层209的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述隔离层209的材料包括氧化硅。
形成所述隔离材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
接下来，在衬底200上形成栅极结构、位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层以及源漏掺杂区，所述栅极结构横跨若干所述鳍部结构，所述源漏掺杂区位于栅极结构两侧鳍部结构内，部分所述保护层位于源漏掺杂区侧壁表面。所述栅极结构、保护层以及源漏掺杂区的形成过程请参考图6至图8。
请参考图6和图7，图6为沿伪栅极结构延伸方向的剖面结构示意图，图7为栅极结构两侧鳍部结构的剖面结构示意图，图7的剖面线与图6的剖面线平行，在衬底200上形成伪栅极结构210，所述伪栅极结构210横跨若干所述鳍部结构。
所述伪栅极结构210包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层(未图示)。
所述伪栅极结构210的形成方法包括：在隔离层209上、第三介质层208上和鳍部结构表面形成伪栅介质材料层(未图示)；在伪栅介质材料层上形成伪栅极材料层(未图示)，所述伪栅极材料层覆盖所述鳍部结构；在伪栅极材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅介质材料层，直至暴露出隔离层209表面和鳍部结构表面，形成所述伪栅极结构210。
所述伪栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述伪栅极层的材料包括多晶硅。
请继续参考图6和图7，在伪栅极结构210顶部表面和侧壁表面、以及伪栅极结构210两侧鳍部结构顶部表面和侧壁表面形成保护层211。
所述保护层211的材料与后续形成的第一介质层的材料不同。
在本实施例中，所述保护层211的材料包括氮化硅。
形成所述保护层211的工艺包括原子层沉积工艺或化学气相沉积工艺。
请参考图8，图8为在图7基础上的结构示意图，在鳍部结构内形成源漏掺杂区212。
在鳍部结构内形成源漏掺杂区212的方法包括：在保护层211上形成第一掩膜层(未图示)，所述第一掩膜层暴露出所述鳍部结构顶部表面的部分保护层211表面；以所述第一掩膜层为掩膜，刻蚀所述保护层211和鳍部结构，在鳍部结构内形成源漏开口(未图示)；在源漏开口内形成源漏掺杂区212。
所述源漏掺杂区212的材料包括硅锗或磷硅。
需要注意的是，在如图8中所示意的两个有效区I上，所述源漏掺杂区212的材料分别为硅锗或磷硅。
请参考图9和图10，图9为沿栅极结构延伸方向的剖面结构示意图，图10为源漏掺杂区212的剖面结构示意图，图10的剖面线与图9的剖面线平行，在衬底200上形成栅极结构215。
在衬底200上形成栅极结构215的方法包括：形成源漏掺杂区212之后，在衬底上形成介质材料层(未图示)，所述介质材料层位于源漏掺杂区212上和伪栅极结构210上；平坦化所述伪栅极结构210和介质材料层，直至暴露出鳍部结构顶部表面，形成过渡栅极结构(未图示)和位于过渡栅极结构侧壁的第一介质层214；去除所述过渡栅极结构，在第一介质层214内形成栅极开口(未图示)；在栅极开口内形成栅极结构215。
在本实施例中，所述栅极开口还暴露出所述牺牲层205侧壁表面。
在本实施例中，在栅极开口内形成栅极结构215之前，还包括：去除所述栅极开口暴露出的牺牲层205，在纳米线204和隔离层209之间以及相邻纳米线204之间形成第二凹槽(未图示)；在第二凹槽内和栅极开口内形成栅极结构215，所述栅极结构215环绕所述纳米线204。
在其他实施例中，能够不去除所述牺牲层。
所述栅极结构215包括：栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。在本实施例中，所述栅极结构215还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
请参考图11，图11为在图10基础上的结构示意图，去除源漏掺杂区212侧壁表面的保护层211。
去除源漏掺杂区212侧壁表面的保护层211的方法包括：在第一介质层214内形成第二开口(未图示)，所述第二开口暴露出所述第一连接层206的顶部表面、源漏掺杂区212的顶部表面以及源漏掺杂区212与第一连接层206相邻的侧壁表面的保护层211；去除所述第二开口暴露出的保护层211，形成所述第三开口216，所述第三开口216暴露出第一连接层206的顶部表面、源漏掺杂区212的顶部表面以及源漏掺杂区212与第一连接层206相邻的侧壁表面。
去除所述第二开口暴露出的保护层211的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
所述干法刻蚀工艺包括原子层刻蚀工艺或等离子体反应刻蚀工艺。所述等离子体反应刻蚀工艺的工艺参数包括：反应气体包括碳氟气体和氮氟气体的混合气体，载气包括氦气或氩气。
所述湿法刻蚀工艺的工艺参数包括：刻蚀液包括磷酸溶液。
请参考图12，在第三开口216内形成第二连接层217，所述第二连接层217位于所述源漏掺杂区212顶部表面、源漏掺杂区212侧壁表面以及第一连接层206顶部表面。
所述第二连接层217的形成方法包括：在第三开口216内和第一介质层214上形成连接材料层(未图示)；平坦化所述连接材料层，直至暴露出第一介质层214顶部表面，形成所述第二连接层217。
所述第二连接层217的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
形成所述第二连接层217的工艺包括电镀工艺或蒸镀工艺。
由于去除了源漏掺杂区212侧壁表面的保护层211，使得第二连接层217位于所述源漏掺杂区212顶部表面、源漏掺杂区212侧壁表面以及第一连接层206顶部表面，所述第二连接层217与所述源漏掺杂区212侧壁表面直接接触，从而使得所述源漏掺杂区212与第一连接层206之间的电流路径变短，从而减小了半导体结构的电阻，提升考虑半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图9和图12，包括：
衬底200，所述衬底200包括有效区I和连接区II，所述衬底200包括相对的第一面和第二面；
位于衬底200有效区I上若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；
位于衬底200连接区II内的第一连接层206，所述第一连接层206从衬底200第一面向第二面延伸，所述第一连接层206的顶部表面低于所述鳍部结构顶部表面；
位于衬底200上的栅极结构215，所述栅极结构215横跨若干所述鳍部结构；
位于栅极结构215两侧鳍部结构顶部表面和侧壁表面的保护层211；
位于栅极结构215两侧鳍部结构内的源漏掺杂区212，所述保护层211暴露出所述源漏掺杂区212顶部表面和侧壁表面；
位于衬底200上的第二连接层217，所述第二连接层217位于所述源漏掺杂区212顶部表面、源漏掺杂区212侧壁表面以及第一连接层206顶部表面。
在本实施例中，所述鳍部结构包括底部区202、位于底部区202上的隔离层209以及位于隔离层209上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线204，所述纳米线204和隔离层209之间以及相邻纳米线204之间具有第二凹槽；所述栅极结构还位于所述第二凹槽内。
在本实施例中，所述第一连接层206的顶部表面高于所述衬底200第一面表面，且所述第一连接层206的顶部表面低于所述底部区202底部表面。
在本实施例中，还包括：位于第一连接层206侧壁和部分鳍部结构侧壁的第二介质层207；位于第一连接层206上和第二介质层207上的第三介质层208，所述隔离层209位于部分所述第三介质层208上；位于隔离层209上的第一介质层214，所述栅极结构215、源漏掺杂区212和第二连接层217位于所述第一介质层214内。
在本实施例中，所述隔离层209的材料包括氧化硅；所述第一介质层214的材料包括氧化硅；所述第二介质层207的材料包括氧化硅；所述第三介质层208的材料包括氧化硅。
在本实施例中，所述保护层211的材料包括氮化硅。
在本实施例中，所述第一连接层206和第二连接层217的材料包括金属或金属氮化物，所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在本实施例中，所述连接区II和有效区I相邻；所述第二连接层217位于第一连接层206和与第一连接层206相邻的源漏掺杂区212上。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括有效区和连接区，所述衬底包括相对的第一面和第二面；
位于衬底有效区上若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；
位于衬底连接区内的第一连接层，所述第一连接层从衬底第一面向第二面延伸，所述第一连接层的顶部表面低于所述鳍部结构顶部表面；
位于衬底上的栅极结构，所述栅极结构横跨若干所述鳍部结构；
位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层；
位于栅极结构两侧鳍部结构内的源漏掺杂区，所述保护层暴露出所述源漏掺杂区顶部表面和侧壁表面；
位于衬底上的第二连接层，所述第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面。
2.如权利要求1所述的半导体结构，其特征在于，所述鳍部结构包括底部区、位于底部区上的隔离层以及位于隔离层上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线，所述纳米线和隔离层之间以及相邻纳米线之间具有第二凹槽；所述栅极结构还位于所述第二凹槽内。
3.如权利要求2所述的半导体结构，其特征在于，所述第一连接层的顶部表面高于所述衬底第一面表面，且所述第一连接层的顶部表面低于所述底部区底部表面。
4.如权利要求3所述的半导体结构，其特征在于，还包括：位于第一连接层侧壁和部分鳍部结构侧壁的第二介质层；位于第一连接层上和第二介质层上的第三介质层，所述隔离层位于部分所述第三介质层上；位于隔离层上的第一介质层，所述栅极结构、源漏掺杂区和第二连接层位于所述第一介质层内。
5.如权利要求4所述的半导体结构，其特征在于，所述隔离层的材料包括氧化硅；所述第一介质层的材料包括氧化硅；所述第二介质层的材料包括氧化硅；所述第三介质层的材料包括氧化硅。
6.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅。
7.如权利要求1所述的半导体结构，其特征在于，所述第一连接层和第二连接层的材料包括金属或金属氮化物，所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
8.如权利要求1所述的半导体结构，其特征在于，所述连接区和有效区相邻；所述第二连接层位于第一连接层和与第一连接层相邻的源漏掺杂区上。
9.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括有效区和连接区，所述衬底包括相对的第一面和第二面；
在衬底有效区上形成若干分立的鳍部结构，相邻的鳍部结构之间具有第一凹槽；
在衬底连接区内形成第一连接层，所述第一连接层从衬底第一面向第二面延伸，所述第一连接层的顶部表面低于所述鳍部结构顶部表面；
在衬底上形成栅极结构、位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层以及源漏掺杂区，所述栅极结构横跨若干所述鳍部结构，所述源漏掺杂区位于栅极结构两侧鳍部结构内，部分所述保护层位于源漏掺杂区侧壁表面；
去除源漏掺杂区侧壁表面的保护层；
去除源漏掺杂区侧壁表面的保护层之后，在衬底上形成第二连接层，所述第二连接层位于所述源漏掺杂区顶部表面、源漏掺杂区侧壁表面以及第一连接层顶部表面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在衬底上形成位于栅极结构两侧鳍部结构顶部表面和侧壁表面的保护层以及源漏掺杂区的方法包括：在衬底上形成伪栅极结构，所述伪栅极结构横跨若干所述鳍部结构；在伪栅极结构顶部表面和侧壁表面、以及伪栅极结构两侧鳍部结构顶部表面和侧壁表面形成保护层；在保护层上形成第一掩膜层，所述第一掩膜层暴露出所述鳍部结构顶部表面的部分保护层表面；以所述第一掩膜层为掩膜，刻蚀所述保护层和鳍部结构，在鳍部结构内形成源漏开口；在源漏开口内形成源漏掺杂区。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在衬底上形成栅极结构的方法包括：形成源漏掺杂区之后，在衬底上形成介质材料层，所述介质材料层位于源漏掺杂区上和伪栅极结构上；平坦化所述伪栅极结构和介质材料层，直至暴露出鳍部结构顶部表面，形成过渡栅极结构和位于过渡栅极结构侧壁的第一介质层；去除所述过渡栅极结构，在第一介质层内形成栅极开口；在栅极开口内形成栅极结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述鳍部结构包括底部区、位于底部区上的隔离区以及位于隔离区上的堆叠区，所述堆叠区包括若干垂直堆叠的纳米线，所述纳米线和隔离区之间以及相邻纳米线之间具有牺牲层，所述栅极开口还暴露出所述牺牲层侧壁表面。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在栅极开口内形成栅极结构之前，还包括：去除所述栅极开口暴露出的牺牲层，在纳米线和隔离区之间以及相邻纳米线之间形成第二凹槽；所述栅极结构还位于所述第二凹槽内。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，去除源漏掺杂区侧壁表面的保护层的方法包括：在第一介质层内形成第二开口，所述第二开口暴露出所述第一连接层的顶部表面、源漏掺杂区的顶部表面以及源漏掺杂区与第一连接层相邻的侧壁表面的保护层；去除所述第二开口暴露出的保护层，形成第三开口，所述第三开口暴露出第一连接层的顶部表面、源漏掺杂区的顶部表面以及源漏掺杂区与第一连接层相邻的侧壁表面。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二连接层的形成方法包括：在第三开口内和第一介质层上形成连接材料层；平坦化所述连接材料层，直至暴露出第一介质层顶部表面，形成所述第二连接层。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅；去除所述第二开口暴露出的保护层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
17.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一连接层的顶部表面高于所述衬底第一面表面，且所述第一连接层的顶部表面低于所述底部区底部表面。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，在衬底连接区内形成第一连接层的方法包括：在衬底第一面上形成初始第二介质层，所述鳍部结构位于所述初始第二介质层内；在连接区上的初始第二介质层内形成第一开口，所述第一开口自衬底第一面向第二面延伸；在第一开口内形成初始第一连接层；回刻蚀所述初始第一连接层和初始第二介质层，在衬底上形成第一连接层以及位于第一连接层侧壁和部分鳍部结构侧壁的第二介质层。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成第一连接层之后，还包括：在第一连接层上和第二介质层上形成初始第三介质层，所述鳍部结构位于所述初始第三介质层内；在初始第三介质层内形成横跨若干所述鳍部结构的第二开口，所述第二开口暴露出所述鳍部结构的隔离区侧壁表面；去除所述隔离区，在堆叠区和底部区之间形成第三凹槽；在第三凹槽内形成隔离层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在第三凹槽内、第二开口内形成隔离材料层；形成隔离材料层之后，回刻蚀所述隔离材料层和初始第三介质层，直至完全暴露出所述堆叠区侧壁表面，形成第三介质层，在所述第三凹槽内形成隔离层，所述隔离层还位于第二开口底部的第三介质层上；所述第一介质层位于第三介质层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675642.8A CN116417457A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675642.8A CN116417457A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构及半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417457A true CN116417457A (zh) | 2023-07-11 |
Family
ID=87056892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111675642.8A Pending CN116417457A (zh) | 2021-12-31 | 2021-12-31 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417457A (zh) |
-
2021
- 2021-12-31 CN CN202111675642.8A patent/CN116417457A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12034076B2 (en) | Semiconductor device integrating backside power grid and related integrated circuit and fabrication method | |
| TW201829293A (zh) | 半導體元件 | |
| TW202109888A (zh) | 積體電路裝置的形成方法 | |
| CN109427678B (zh) | 半导体结构及其形成方法 | |
| US20230309293A1 (en) | Semiconductor devices | |
| US10177154B2 (en) | Structure and method to prevent EPI short between trenches in FinFET eDRAM | |
| CN113555440A (zh) | 半导体结构 | |
| US11315945B2 (en) | Memory device with lateral offset | |
| US20240021728A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN220456418U (zh) | 半导体封装 | |
| CN118234221A (zh) | 存储器元件 | |
| CN116417457A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN114068710B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113690137B (zh) | 半导体结构的形成方法 | |
| US20240312979A1 (en) | Semiconductor diode structure | |
| CN112992679B (zh) | 半导体结构及其形成方法 | |
| CN114496981B (zh) | 半导体结构及半导体结构的形成方法 | |
| US20240162079A1 (en) | Multi-function etching sacrificial layers to protect three-dimensional dummy fins in semiconductor devices | |
| US20230093835A1 (en) | Semiconductor structure and fabrication method thereof | |
| US20240186325A1 (en) | Stacked transistors having bottom contact with larger silicide | |
| CN113629140B (zh) | 半导体结构及半导体结构的形成方法 | |
| US20240266289A1 (en) | Semiconductor structure and method of forming semiconductor structure | |
| US20230335554A1 (en) | Stacked transistors having bottom contact with replacement spacer | |
| CN114068482A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN117790505A (zh) | 半导体结构及半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |