CN114823334A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823334A
CN114823334A CN202110063830.9A CN202110063830A CN114823334A CN 114823334 A CN114823334 A CN 114823334A CN 202110063830 A CN202110063830 A CN 202110063830A CN 114823334 A CN114823334 A CN 114823334A
Authority
CN
China
Prior art keywords
gate
forming
dummy gate
dummy
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110063830.9A
Other languages
English (en)
Inventor
李波
潘璋
刘琳
唐睿智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110063830.9A priority Critical patent/CN114823334A/zh
Publication of CN114823334A publication Critical patent/CN114823334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的鳍部结构；在所述衬底上形成若干横跨所述鳍部结构的第一伪栅极；在所述衬底上形成介质层，所述介质层还位于所述第一伪栅极的侧壁上，所述介质层表面暴露出若干所述第一伪栅极顶面；在形成所述介质层后，去除若干所述第一伪栅极，在所述介质层内形成若干栅开口；在所述栅开口内形成第二伪栅极；形成栅隔离结构，并且，所述栅隔离结构在第一方向上贯穿至少1个第二伪栅极，所述第一方向垂直于所述第二伪栅极的延伸方向。从而，提高了半导体结构的性能和可靠性。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
然而，现有的半导体结构的性能和可靠性仍然有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高所形成的半导体结构的性能和可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的鳍部结构；在所述衬底上形成若干横跨所述鳍部结构的第一伪栅极；在所述衬底上形成介质层，所述介质层还位于所述第一伪栅极的侧壁上，所述介质层表面暴露出若干所述第一伪栅极顶面；在形成所述介质层后，去除若干所述第一伪栅极，在所述介质层内形成若干栅开口；在所述栅开口内形成第二伪栅极；形成栅隔离结构，并且，所述栅隔离结构在第一方向上贯穿至少1个第二伪栅极，所述第一方向垂直于所述第二伪栅极的延伸方向。
可选的，还包括：在形成所述栅隔离结构之后，去除栅开口内的所述第二伪栅极；在去除所述第二伪栅极后，在所述栅开口内形成金属栅极结构。
可选的，去除所述第二伪栅极的方法包括：采用干法刻蚀工艺刻蚀所述第二伪栅极，以降低所述第二伪栅极的高度，形成中间第二伪栅极，所述中间第二伪栅极的表面高于所述鳍部结构顶面；采用湿法刻蚀工艺刻蚀中间第二伪栅极，直至去除所述中间第二伪栅极。
可选的，在刻蚀所述中间第二伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。
可选的，去除所述第一伪栅极的方法包括：采用干法刻蚀工艺刻蚀所述第一伪栅极，以降低所述第一伪栅极的高度，形成中间第一伪栅极，所述中间第一伪栅极的表面高于所述鳍部结构顶面；采用湿法刻蚀工艺刻蚀中间第一伪栅极，直至去除所述中间第一伪栅极。
可选的，在刻蚀所述中间第一伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。
可选的，形成所述栅隔离结构的方法包括：在所述介质层和第二伪栅极表面形成第一掩膜层，所述第一掩膜层暴露出第二伪栅极的部分表面；以所述第一掩膜层为掩膜，刻蚀所述第二伪栅极，在所述介质层内形成栅隔离开口，在所述第一方向上，所述栅隔离开口贯穿至少1个第二伪栅极；在所述栅隔离开口内形成所述栅隔离结构。
可选的，以所述第一掩膜层为掩膜，刻蚀所述第二伪栅极的工艺包括湿法刻蚀工艺。
可选的，形成所述栅开口的方法包括：在所述介质层表面形成栅开口掩膜层，所述栅开口掩膜层暴露出所述第一伪栅极顶面；以所述栅开口掩膜层为掩膜，刻蚀所述第一伪栅极，直至去除所述第一伪栅极。
可选的，在形成所述介质层前，还包括：在所述第一伪栅极的侧壁上形成栅侧墙。
可选的，所述栅隔离结构的材料包括氮化硅。
可选的，所述第一伪栅极的材料包括无定型硅或多晶硅。
可选的，所述第二伪栅极的材料包括无定型硅或多晶硅。
可选的，形成所述介质层的工艺包括流动性化学沉积工艺和退火工艺。
可选的，还包括：在形成所述第一伪栅极后，且在形成所述介质层之前，在所述第一伪栅极两侧的鳍部结构内形成源漏结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，由于在形成所述介质层后，并且，在所述介质层内形成栅隔离结构之前，去除若干所述第一伪栅极，因此，在去除第一伪栅极的刻蚀过程中，第一伪栅极全部暴露，使得被高温工艺影响的第一伪栅极的材料更容易被刻蚀去除，从而，第一伪栅极的材料不易残留，从而，提高了半导体结构的性能和可靠性。在此基础上，由于在形成介质层后，且在形成栅隔离结构之前，在所述栅开口内形成第二伪栅极，因此，在形成第一伪栅极后且在形成第二伪栅极前的高温工艺不会对所述第二伪栅极的材料产生影响，使得形成栅隔离结构的过程中，刻蚀工艺对第二伪栅极在各向的刻蚀速率接近或相同，从而，用于形成栅隔离结构的开口内的侧壁面平滑，使得栅隔离结构的侧壁面平滑，进而，提高了半导体结构的性能和可靠性。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图16是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，现有的半导体结构的性能和可靠性仍然有待改善。以下结合附图进行详细说明，半导体结构的性能和可靠性仍然有待改善的原因。
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1和图2，图2是图1中沿方向A1-A2上的剖面结构示意图，图1是图2中沿方向B的俯视结构示意图，提供衬底100，所述衬底100上有若干相互分立的鳍部101；在所述衬底100表面形成第一介质层110，所述第一介质层110覆盖鳍部101的部分侧壁面；在所述第一介质层110上形成若干横跨所述鳍部101的伪栅极120，所述伪栅极120的材料是无定型硅或多晶硅；在形成伪栅极120后，在所述第一介质层110上形成第二介质层130，所述第二介质层130还位于所述伪栅极120的侧壁面，所述第二介质层130表面暴露出伪栅极120顶面。
为了提高第二介质层130的填充性和表面平坦度，第二介质层的形成方法包括：采用流动性化学沉积工艺(FCVD)，在所述第一介质层110表面、鳍部101表面和伪栅极120表面形成初始第二介质材料层(未图示)；对所述初始第二介质材料层进行退火工艺，以形成第二介质材料层；平坦化所述第二介质材料层，直至暴露出伪栅极120顶面，形成所述第二介质层130。
请参考图3和图4，图4是图3中沿方向A1-A2上的剖面结构示意图，图3是图4中沿方向B的俯视结构示意图，在所述伪栅极120和第二介质层130表面形成掩膜层(未图示)，所述掩膜层暴露出伪栅极120的部分表面；以所述掩膜层为掩膜刻蚀所述伪栅极120，直至暴露出第一介质层110表面，在所述第二介质层130内形成栅隔离开口131，并且，在伪栅极120延伸方向的垂直方向上，所述栅隔离开口131贯穿1个所述伪栅极120。
为了避免对栅隔离开口131附近的鳍部101造成损伤，采用湿法刻蚀工艺刻蚀所述伪栅极120，以形成栅隔离开口131。其中，湿法刻蚀工艺的刻蚀剂为碱性溶液。
请参考图5，图5与图4的视图方向一致，在所述栅隔离开口131内形成栅隔离结构140；在形成所述栅隔离结构140后，去除伪栅极120，在所述第二介质层120内形成栅开口(未图示)；在所述栅开口内形成金属栅极150。
然而，在上述实施例中，一方面，受到所述退火工艺的高温影响，伪栅极120的材料内的原子迁移并重新排列，导致在形成栅隔离开口131的刻蚀路径中暴露出(111)晶面，另一方面，由于所述碱性溶液对硅的蚀刻是各向异性的，且对(111)晶面的刻蚀速率非常小，因此，在形成栅隔离开口131的刻蚀路径中(111)晶面处容易刻蚀停止，从而，栅隔离开口131内的侧壁面粗糙(如图4中的区域C所示)，导致在栅隔离开口131内形成的栅隔离结构140的侧壁面也粗糙。不仅如此，由于伪栅极120会对栅隔离结构140产生应力，并且，相比于平滑的壁面，在粗糙壁面的应力容易集中，即，在栅隔离结构140粗糙的侧壁面部分所受到的应力较大，因此，在去除伪栅极120时，对栅隔离结构140的粗糙的侧壁面处释放了较大的应力，导致加剧了所述粗糙的侧壁面的变形，即，导致栅隔离结构140的侧壁面很粗糙。
由于所述栅隔离结构140的侧壁面很粗糙，因此，一方面，在后续去除伪栅极120时，容易遮挡伪栅极120的材料，形成刻蚀残留121(如图5所示)，从而，影响半导体结构的电学特性，造成半导体结构的性能和可靠性差。另一方面，栅隔离结构140的侧壁面与第二介质层130之间容易产生缝隙，从而，后续一些其他的刻蚀工艺中，刻蚀工艺的刻蚀剂容易通过所述缝隙，刻蚀到栅隔离结构140周围的鳍部101，导致半导体结构的性能和可靠性差。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，由于在形成所述介质层后，去除若干所述第一伪栅极，在所述介质层内形成若干栅开口；在所述栅开口内形成第二伪栅极；形成栅隔离结构，并且，所述栅隔离结构在第一方向上贯穿至少1个第二伪栅极，所述第一方向垂直于所述第二伪栅极的延伸方向。从而，提高了半导体结构的性能和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图16是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图6，提供衬底200，所述衬底200上具有若干相互分立的鳍部结构201。
所述衬底200的材料包括半导体材料。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在本实施例中，在后续形成第一伪栅极前，在所述衬底200上形成第一介质层210，所述第一介质层210还位于鳍部结构201的部分侧壁面。通过所述第一介质层210能够使相邻鳍部结构201之间、以及半导体器件与衬底200之间电绝缘。
请参考图7和图8，图8是图7中沿方向A1-A2的剖面结构示意图，图7是图8中沿方向B的俯视结构示意图，在所述衬底200上形成若干横跨所述鳍部结构201的第一伪栅极220。
在本实施例中，所述第一伪栅极220的材料包括无定型硅或多晶硅。
在后续形成第二伪栅极的过程中，第一伪栅极220用于定义第二伪栅极的图形。
在本实施例中，所述第一伪栅极220的形成方法包括：在所述衬底200上形成覆盖所述鳍部结构201表面的第一伪栅材料膜(未图示)；图形化所述第一伪栅材料膜，直至暴露出衬底200表面，以在所述衬底200上形成若干相互分立的所述第一伪栅极220，所述第一伪栅极220横跨所述鳍部结构201，并且，所述第一伪栅极220顶部表面高于所述鳍部结构201顶部表面。
所述第一伪栅材料膜的形成工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
图形化所述第一伪栅材料膜的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
请参考图9，图9与图7的视图方向一致，在所述衬底200上形成介质层230，所述介质层230还位于所述第一伪栅极220的侧壁上，所述介质层230表面暴露出若干所述第一伪栅极220顶面。
在本实施例中，所述介质层230的材料为氧化硅。
在其他实施例中，介质层的材料包括SiOCH、SiOH和SiCN中的至少一种。
在本实施例中，形成介质层230的方法包括：在所述第一伪栅极220和衬底200表面形成介质材料层(未图示)，所述介质材料层表面高于第一伪栅极220顶面；平坦化介质材料层，直至暴露出第一伪栅极220顶面。
在本实施例中，形成所述介质材料层的工艺包括：流动性化学沉积工艺(FCVD)和退火工艺。
在其他实施例中，形成所述介质材料层的工艺包括旋涂工艺、热氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
平坦化所述介质材料层的工艺包括回刻蚀工艺或化学机械研磨工艺等。
在本实施例中，在形成所述第一伪栅极220后，且在形成所述介质层230之前，在所述第一伪栅极220的侧壁上形成栅侧墙(未图示)。
所述栅侧墙在后续定义源漏结构的形成位置。
在本实施例中，所述栅侧墙的材料包括多种低K介质材料(K小于3.9)的组合。所述低K介质材料包括SiOC、SiOCN和SiBCN等。
在本实施例中，所述栅侧墙的形成方法包括：在所述衬底200表面和第一伪栅极220表面沉积侧墙材料膜(未图示)；采用各向异性的刻蚀工艺，回刻蚀所述侧墙材料膜，直至去除所述衬底200表面和第一伪栅极220顶面的侧墙材料膜，在所述第一伪栅极220的侧壁上形成栅侧墙。
在本实施例中，在形成所述第一伪栅极220后，且在形成所述介质层230之前，在所述第一伪栅极220两侧的鳍部结构内形成源漏结构(未图示)。
具体而言，形成所述源漏结构的方法包括：在形成栅侧墙之后，且在形成介质层230前，在所述第一伪栅极220两侧的鳍部结构201内形成源漏开口(未图示)；采用外延生长工艺在所述源漏开口内形成源漏结构。
在其他实施例中，形成所述源漏结构的方法包括：在形成栅侧墙之后，在栅侧墙顶面和第一伪栅极顶面形成源漏掩膜层；在形成介质层前，以所述栅侧墙和源漏掩膜层位掩膜，对暴露的衬底进行离子注入工艺，在所述第一伪栅极两侧的衬底内形成掺杂区，以在所述第一伪栅极两侧的鳍部结构内形成源漏结构。
请参考图10，图10与图9的视图方向一致，在形成所述介质层230后，去除若干所述第一伪栅极220，在所述介质层230内形成若干栅开口221。
由于在形成所述介质层230后，并且，在后续在所述介质层230内形成栅隔离结构之前，去除若干所述第一伪栅极220，因此，在去除第一伪栅极220的刻蚀过程中，第一伪栅极220全部暴露，使得被高温工艺影响的第一伪栅极220的材料更容易被刻蚀去除，从而，第一伪栅极220的材料不易残留，从而，提高了半导体结构的性能和可靠性。
在本实施例中，形成所述栅开口221的方法包括：在所述介质层230表面形成栅开口掩膜层(未图示)，所述栅开口掩膜层暴露出所述第一伪栅极220顶面；以所述栅开口掩膜层为掩膜，刻蚀所述第一伪栅极220，直至去除所述第一伪栅极220。
在本实施例中，去除所述第一伪栅极220的方法包括：采用干法刻蚀工艺刻蚀所述第一伪栅极220，以降低所述第一伪栅极220的高度，形成中间第一伪栅极(未图示)，所述中间第一伪栅极的表面高于所述鳍部结构201顶面；采用湿法刻蚀工艺刻蚀所述中间第一伪栅极，直至去除所述中间第一伪栅极。
一方面，干法刻蚀工艺的刻蚀速率快，由于采用干法刻蚀工艺刻蚀第一伪栅极220，因此，提高了半导体结构形成工艺的效率。另一方面，湿法刻蚀工艺对于第一伪栅极220的材料和鳍部结构201的材料之间能够具有更大的刻蚀选择比，由于在降低第一伪栅极220的高度以形成顶面高于鳍部结构201的中间第一伪栅极后，采用湿法刻蚀工艺刻蚀中间第一伪栅极，因此，能够在鳍部结构201暴露之后，减少对鳍部结构201的损害和影响，从而，提高了半导体结构的性能和可靠性。
在本实施例中，在刻蚀所述中间第一伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。
在本实施例中，所述碱性溶液包括四甲基氢氧化铵(TMAH)、氨水和氢氧化钾等碱性溶剂中的至少一种。
请参考图11，图11与图10的视图方向一致，在所述栅开口221内形成第二伪栅极240。
在本实施例中，所述第二伪栅极240的材料包括无定型硅或多晶硅。
在后续形成金属栅极结构的过程中，第二伪栅极240用于定义金属栅极结构的图形。
在本实施例中，形成所述第二伪栅极240的方法包括：在所述栅开口221内以及介质层230顶面形成第二伪栅材料膜(未图示)；平坦化所述第二伪栅材料膜，直至暴露处所述介质层230顶面，形成所述第二伪栅极240。
在本实施例中，形成第二伪栅材料膜的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
平坦化第二伪栅材料膜的工艺包括回刻蚀工艺或化学机械平坦化工艺。
接着，形成栅隔离结构，并且，所述栅隔离结构在第一方向上贯穿至少1个第二伪栅极240，所述第一方向垂直于所述第二伪栅极240的延伸方向。形成所述栅隔离结构的具体步骤请参考图12至图14。
请参考图12和图13，图13是图12中沿方向A1-A2的剖面结构示意图，图12是图13中沿方向B的俯视结构示意图，在所述介质层230和第二伪栅极240表面形成第一掩膜层250，所述第一掩膜层250暴露出第二伪栅极240的部分表面；以所述第一掩膜层250为掩膜，刻蚀所述第二伪栅极240，在所述介质层230内形成栅隔离开口261。
所述栅隔离开口261为后续形成栅隔离结构提供空间。
在本实施例中，所述隔离栅开口261还位于所述第一介质层210内。
在所述第一方向X上，所述栅隔离开口261贯穿至少1个第二伪栅极240，所述第一方向X垂直于所述第二伪栅极240的延伸方向。
在本实施例中，所述栅隔离开口261观察1个第二伪栅极240。
在本实施例中，以所述第一掩膜层250为掩膜，刻蚀所述第二伪栅极240的工艺包括湿法刻蚀工艺。
在本实施例中，在以所述第一掩膜层250为掩膜刻蚀所述第二伪栅极240所采用的湿法刻蚀工艺中，采用的刻蚀剂包括碱性溶液。
在本实施例中，所述碱性溶液包括四甲基氢氧化铵(TMAH)、氨水和氢氧化钾等碱性溶剂中的至少一种。
请参考图14，图14与图13的视图方向一致，在所述栅隔离开口261内形成栅隔离结构260，且所述栅隔离结构260在第一方向X上贯穿至少1个第二伪栅极240。
在使第一伪栅极220的材料不易残留，以提高半导体结构的性能和可靠性的基础上，由于在形成介质层230后，且在形成栅隔离结构260之前，在所述栅开口222内形成第二伪栅极240，因此，在形成第一伪栅极220后且在形成第二伪栅极240前的高温工艺不会对所述第二伪栅极240的材料产生影响，使得形成栅隔离结构260的过程中，刻蚀工艺对第二伪栅极240在各向的刻蚀速率接近或相同，从而，为形成栅隔离结构260提供空间的栅隔离开口261内的侧壁面平滑，使得栅隔离结构260的侧壁面平滑，进而，提高了半导体结构的性能和可靠性。
具体而言，一方面，栅隔离结构260的侧壁面平滑，因此，在去除第二伪栅极240的过程中，不易遮挡住第二伪栅极240的材料，同时减小了对于深宽比的影响，因此，有利于去除第二伪栅极240的材料，使第二伪栅极240不易残留，并且，有利于后续金属栅极结构材料的填充，从而提高了半导体结构的性能和可靠性。另一方面，第二伪栅极240对于栅隔离结构260侧壁面产生的应力更平均，因此，减小了在后续去除第二伪栅极240后的应力释放过程中，栅隔离结构260的变形程度，从而，也有利于去除第二伪栅极240的材料，且有利于后续金属栅极结构材料的填充，从而提高了半导体结构的性能和可靠性。不仅如此，由于栅隔离结构260的侧壁面平滑，因此，栅隔离结构260对后续的其他刻蚀工艺的刻蚀溶液的阻挡能力较好，即，所述刻蚀溶液不易通过栅隔离结构260侧壁面与介质层230之间的缝隙，刻蚀到周围的鳍部结构201，从而，提高了半导体结构的性能和可靠性。
在本实施例中，在所述栅隔离开口261内形成栅隔离结构260的方法包括：在所述栅隔离开口261内、所述介质层230上、所述第二伪栅极240上形成栅隔离结构材料层(未图示)；平坦化所述栅隔离结构材料层，直至暴露处所述介质层230顶面和第二伪栅极240顶面，形成栅隔离结构260。
在本实施例中，所述栅隔离结构260的材料包括氮化硅。
请参考图15，图15与图14的视图方向一致，在形成所述栅隔离结构260之后，去除栅开口222内的所述第二伪栅极240。
在本实施例中，去除所述第二伪栅极240的方法包括：采用干法刻蚀工艺刻蚀所述第二伪栅极240，以降低所述第二伪栅极240的高度，形成中间第二伪栅极(未图示)，所述中间第二伪栅极的表面高于所述鳍部结构201顶面；采用湿法刻蚀工艺刻蚀中间第二伪栅极，直至去除所述中间第二伪栅极。
一方面，干法刻蚀工艺的刻蚀速率快，由于采用干法刻蚀工艺刻蚀第二伪栅极240，因此，提高了半导体结构形成工艺的效率。另一方面，湿法刻蚀工艺对于第二伪栅极240的材料和鳍部结构201的材料之间能够具有更大的刻蚀选择比，由于在降低第二伪栅极240的高度以形成顶面高于鳍部结构201的中间第二伪栅极后，采用湿法刻蚀工艺刻蚀中间第一伪栅极，因此，能够在鳍部结构201暴露之后，减少对鳍部结构201的损害和影响，从而，提高了半导体结构的性能和可靠性。
在本实施例中，在刻蚀所述中间第一伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。所述碱性溶液包括四甲基氢氧化铵(TMAH)、氨水和氢氧化钾等碱性溶剂中的至少一种。
请参考图16，图16与图15的视图方向一致，在去除所述第二伪栅极240后，在所述栅开口222内形成金属栅极结构270。
在本实施例中，所述金属栅极结构270包括：位于栅开口222内壁面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的金属栅极(未图示)，所述金属栅极填充满所述栅开口222。
在本实施例中，形成所述金属栅极结构270的方法包括：在所述栅开口222内、介质层230表面和栅隔离结构260表面形成金属栅极结构材料层(未图示)，所述金属栅极结构材料层表面高于所述介质层230表面和栅隔离结构260表面；平坦化所述金属栅极结构材料层，直至暴露处所述介质层230表面和栅隔离结构260表面。在本实施例中，平坦化金属栅极结构材料层的工艺包括回刻蚀工艺或化学机械平坦化工艺。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有若干相互分立的鳍部结构；
在所述衬底上形成若干横跨所述鳍部结构的第一伪栅极；
在所述衬底上形成介质层，所述介质层还位于所述第一伪栅极的侧壁上，所述介质层表面暴露出若干所述第一伪栅极顶面；
在形成所述介质层后，去除若干所述第一伪栅极，在所述介质层内形成若干栅开口；
在所述栅开口内形成第二伪栅极；
形成栅隔离结构，并且，所述栅隔离结构在第一方向上贯穿至少1个第二伪栅极，所述第一方向垂直于所述第二伪栅极的延伸方向。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述栅隔离结构之后，去除栅开口内的所述第二伪栅极；在去除所述第二伪栅极后，在所述栅开口内形成金属栅极结构。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述第二伪栅极的方法包括：采用干法刻蚀工艺刻蚀所述第二伪栅极，以降低所述第二伪栅极的高度，形成中间第二伪栅极，所述中间第二伪栅极的表面高于所述鳍部结构顶面；采用湿法刻蚀工艺刻蚀中间第二伪栅极，直至去除所述中间第二伪栅极。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，在刻蚀所述中间第二伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一伪栅极的方法包括：采用干法刻蚀工艺刻蚀所述第一伪栅极，以降低所述第一伪栅极的高度，形成中间第一伪栅极，所述中间第一伪栅极的表面高于所述鳍部结构顶面；采用湿法刻蚀工艺刻蚀中间第一伪栅极，直至去除所述中间第一伪栅极。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在刻蚀所述中间第一伪栅极所采用的湿法刻蚀工艺中，所采用的刻蚀剂包括碱性溶液。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅隔离结构的方法包括：在所述介质层和第二伪栅极表面形成第一掩膜层，所述第一掩膜层暴露出第二伪栅极的部分表面；以所述第一掩膜层为掩膜，刻蚀所述第二伪栅极，在所述介质层内形成栅隔离开口，在所述第一方向上，所述栅隔离开口贯穿至少1个第二伪栅极；在所述栅隔离开口内形成所述栅隔离结构。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，以所述第一掩膜层为掩膜，刻蚀所述第二伪栅极的工艺包括湿法刻蚀工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅开口的方法包括：在所述介质层表面形成栅开口掩膜层，所述栅开口掩膜层暴露出所述第一伪栅极顶面；以所述栅开口掩膜层为掩膜，刻蚀所述第一伪栅极，直至去除所述第一伪栅极。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述介质层前，还包括：在所述第一伪栅极的侧壁上形成栅侧墙。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅隔离结构的材料包括氮化硅。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极的材料包括无定型硅或多晶硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二伪栅极的材料包括无定型硅或多晶硅。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺包括流动性化学沉积工艺和退火工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一伪栅极后，且在形成所述介质层之前，在所述第一伪栅极两侧的鳍部结构内形成源漏结构。
CN202110063830.9A 2021-01-18 2021-01-18 半导体结构的形成方法 Pending CN114823334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110063830.9A CN114823334A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110063830.9A CN114823334A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823334A true CN114823334A (zh) 2022-07-29

Family

ID=82524291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110063830.9A Pending CN114823334A (zh) 2021-01-18 2021-01-18 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823334A (zh)

Similar Documents

Publication Publication Date Title
CN108122846B (zh) 包括鳍式场效应晶体管的半导体器件及其形成方法
US8497198B2 (en) Semiconductor process
US12074163B2 (en) Semiconductor structure and fabrication method thereof
CN107785315B (zh) 半导体结构的形成方法
US20180061714A1 (en) Semiconductor structure and fabrication method thereof
WO2022109988A1 (zh) 半导体结构及半导体结构的形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN114823334A (zh) 半导体结构的形成方法
CN113903666A (zh) 半导体结构及其形成方法
CN110098150B (zh) 半导体结构及其形成方法
TWI518792B (zh) 半導體製程
CN107731917B (zh) 半导体结构的形成方法
CN108122965B (zh) 半导体结构及其形成方法
CN114188271B (zh) 半导体结构的形成方法
CN114496981B (zh) 半导体结构及半导体结构的形成方法
CN113903805B (zh) 半导体结构及其形成方法
CN110034068B (zh) 半导体结构及其形成方法
CN112582267B (zh) 一种半导体器件的形成方法
US11587836B2 (en) Method of manufacturing a semiconductor structure by forming a mask layer using side wall spacers as an alignment mark
CN109979822B (zh) 半导体器件及其形成方法
CN109841527B (zh) 半导体结构及其形成方法
CN109994384B (zh) 半导体结构及其形成方法
CN116072726A (zh) 半导体结构及其形成方法
CN114171518A (zh) 半导体结构及其形成方法
CN117673140A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination