CN116072726A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN116072726A CN116072726A CN202111296337.8A CN202111296337A CN116072726A CN 116072726 A CN116072726 A CN 116072726A CN 202111296337 A CN202111296337 A CN 202111296337A CN 116072726 A CN116072726 A CN 116072726A
- Authority
- CN
- China
- Prior art keywords
- opening
- region
- isolation structure
- forming
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 123
- 238000002955 isolation Methods 0.000 claims abstract description 115
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000011800 void material Substances 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：位于所述第一隔离结构表面的层间介质层和所述层间介质层内的第一开口，所述层间介质层位于所述栅极侧壁，且所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述栅极侧壁；位于所述第一区上的所述第一隔离结构中第二开口，所述第二开口沿所述第二方向延伸；位于所述第二开口与所述栅极之间的第三开口，所述第三开口与所述第二开口、所述第一开口相互连通；位于所述第一开口内的第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙，一方面，减少了所述第二区上的所述鳍部变形的情况，另一方面，所述第一空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
随着半导体技术的不断发展，集成电路持续“按比例缩小”。当半导体器件的尺寸降到纳米级别时，尤其对鳍式场效应晶体管，其对栅极的控制能力与其物理尺寸有非常紧密的关系。鳍式场效应晶体管的小几何尺寸和三维立体结构使其因工艺变化带来的器件影响也越来越严重，亟需新的方法来优化。现有技术中鳍式场效应管结构的形成方法有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括基底，所述基底包括沿第一方向排布的第一区和第二区，且所述第一区与所述第二区相邻，所述衬底还包括位于所述第二区上的若干鳍部，所述鳍部平行于第二方向，且沿第一方向排布，所述第二方向与所述第一方向垂直；位于所述基底上的第一隔离结构，所述第一隔离结构位于所述鳍部侧壁，且所述鳍部顶部表面高于所述第一隔离结构顶部表面；位于所述第一区和所述第二区上，且横跨所述若干鳍部的若干栅极，所述若干栅极位于部分所述鳍部顶部和侧壁表面，且位于部分所述第一隔离结构表面；位于所述第一隔离结构表面的层间介质层和所述层间介质层内的第一开口，所述层间介质层位于所述栅极侧壁，且所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述栅极侧壁；位于所述第一区上的所述第一隔离结构中的第二开口，所述第二开口沿所述第二方向延伸，所述若干栅极位于部分所述第二开口上方；位于部分所述第二开口上的第三开口，所述第三开口沿所述第二方向穿过所述若干栅极，且与所述第一开口相互连通；位于所述第一开口内的第二隔离结构，所述第二隔离结构封闭所述第二开口和所述第三开口形成空隙。
可选的，所述第二隔离结构还位于所述第三开口内。
可选的，所述第二隔离结构的材料为介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述空隙为若干个，若干所述空隙沿所述第二方向延伸，且沿所述第一方向排布。
可选的，所述第二开口的深宽比范围为大于8：1。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底，所述基底包括沿第一方向排布的第一区和第二区，且所述第一区与所述第二区相邻，所述衬底还包括位于所述第一区和所述第二区上的若干鳍部，所述鳍部平行于第二方向，且沿第一方向排布，所述第二方向与所述第一方向垂直；在所述基底上形成第一隔离结构，所述第一隔离结构位于所述鳍部侧壁，且所述鳍部顶部表面高于所述第一隔离结构顶部表面；形成横跨所述鳍部的若干伪栅极，所述伪栅极位于部分所述鳍部顶部和侧壁表面，且位于所述第一隔离结构部分表面；在所述衬底表面形成层间介质层，所述层间介质层还位于所述伪栅极侧壁；形成所述层间介质层后，去除所述第一区上的鳍部，在所述层间介质层内形成的第一开口，在所述第一隔离结构内形成第二开口，且在所述伪栅极与所述第二开口之间形成第三开口，所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述伪栅极侧壁，所述第二开口沿所述第二方向延伸；在所述第一开口内形成第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙。
可选的，去除所述第一区上的鳍部的方法包括：采用第一刻蚀工艺去除第一区上的层间介质层，在所述层间介质层内形成第一开口，所述第一开口暴露出所述第一区上的部分鳍部；形成所述第一开口后，采用第二刻蚀工艺刻蚀所述第一区上的鳍部，形成所述第二开口和所述第三开口。
可选的，所述第二刻蚀工艺后，所述第三开口暴露出的所述伪栅极表面具有部分鳍部残留。
可选的，所述第二隔离结构还位于所述第三开口内的所述伪栅极表面。
可选的，所述第一刻蚀工艺包括各向异性的干法刻蚀工艺；所述第二刻蚀工艺包括各向同性的干法刻蚀工艺或湿法刻蚀工艺中的一者或两者的结合。
可选的，所述第一刻蚀工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
可选的，所述第二刻蚀工艺对所述鳍部和所述第一隔离结构的选择比范围为大于5：1；所述第二刻蚀工艺对所述鳍部和所述伪栅极的选择比范围为大于10：1。
可选的，所述第二隔离结构还封闭所述第三开口，形成所述伪栅极与所述第一区之间的第二空隙，以所述第一空隙和所述第二空隙形成空隙。
可选的，所述第二隔离结构的形成工艺包括等离子增强化学气相沉积工艺。
可选的，去除所述第一区上的鳍部的方法包括：在所述层间介质层和所述伪栅极表面形成图形化层，所述图形化层暴露出所述第一区上的层间介质层和伪栅极表面；以所述图形化层为掩膜，刻蚀所述第一区上的层间介质层和鳍部。
可选的，形成所述第二隔离结构后，还包括：去除所述伪栅极，在所述层间介质层内形成栅凹槽；在所述栅凹槽内形成栅极。
可选的，在形成所述第一隔离结构后，且在形成所述层间介质层前，还在所述伪栅极两侧的鳍部内形成源漏层。
可选的，所述第一开口、所述第二开口、所述第三开口的形成方法还包括：去除所述第一区上的源漏层。
可选的，所述第一区上的所述鳍部为若干个，去除所述第一区上的所述若干鳍部后，在所述第一隔离结构内形成若干所述第二开口，若干所述第二开口沿所述第二方向延伸，且沿所述第一方向排布；所述第二隔离结构封闭若干所述第二开口，形成若干所述第一空隙。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，一方面，形成所述第一隔离结构后，去除所述第一区上的鳍部，由于所述第一隔离结构在去除所述第一区上的鳍部之前形成，所述第二区上的所述鳍部不受所述第一隔离结构的热处理工艺影响，减少了所述第二区上的所述鳍部变形的情况，有利于提高后续形成的器件的性能；另一方面，在所述第一开口内形成第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙，所述第一空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
进一步，所述第二隔离结构还封闭所述第三开口，形成所述伪栅极与所述第一区之间的第二空隙，所述第二空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
本发明技术方案提供的半导体结构中，所述第一空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
进一步，所述第二空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
附图说明
图1至图4是一种半导体结构形成过程的结构示意图；
图5至图24是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的FinFET技术形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
图1至图4是一种半导体结构形成过程的结构示意图。
请参考图1和图2，图1是图2的俯视结构示意图，图2是图1中沿DD1方向的剖面结构示意图，提供衬底，所述衬底包括基底100以及位于部分所述基底100上的若干鳍部101，所述鳍部101平行于第一方向X，且沿第二方向Y排布，所述鳍部101包括沿所述第二方向Y排布的第一区I和第二区II。
请参考图3和图4，图3是图4的俯视结构示意图，图4是图3中沿DD1方向的剖面结构示意图，去除所述第一区I；去除所述第一区I后，在所述衬底表面形成介质材料层(图中未标出)；回刻所述介质材料层直到暴露出所述鳍部101顶部和部分侧壁，形成隔离结构102。
上述方法中，在去除所述第一区I后形成所述隔离结构102，所述隔离结构102的形成过程需要采用高温热处理工艺。由于沿所述第二方向Y上，处于外围的鳍部101(所述第一区I相邻的鳍部101)两侧的隔离结构102在基底100上覆盖面积不同，会导致外围的鳍部101两侧所受到来自隔离结构102的应力大小不同。因此，在所述高温热处理工艺下，很容易导致外围的鳍部101产生弯曲变形现象，即出现如图4所示的异常鳍A，从而导致后续形成的器件性能不稳定，降低生产良率。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，一方面，形成所述第一隔离结构后，去除所述第一区上的鳍部，由于所述第一隔离结构在去除所述第一区上的鳍部之前形成，所述第二区上的所述鳍部不受所述第一隔离结构的热处理工艺影响，减少了所述第二区上的所述鳍部变形的情况，有利于提高后续形成的器件的性能；另一方面，在所述第一开口内形成第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙，所述第一空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图24是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5至图7，图5为图6和图7的俯视结构示意图，图6为图5中沿EE1方向的剖面结构示意图，图7是图5中沿DD1方向的剖面结构示意图，提供衬底，所述衬底包括基底200，所述基底200包括沿第一方向X排布的第一区A和第二区B，且所述第一区A与所述第二区B相邻，所述衬底还包括位于所述第一区A和所述第二区B上的若干鳍部201，所述鳍部201平行于第二方向Y，且沿第一方向X排布，所述第二方向Y与所述第一方向X垂直；在所述基底200上形成第一隔离结构202，所述第一隔离结构202位于所述鳍部201侧壁，且所述鳍部201顶部表面高于所述第一隔离结构202顶部表面；形成横跨所述鳍部201的若干伪栅极203，所述伪栅极203位于部分所述鳍部201顶部和侧壁表面，且位于所述第一隔离结构202部分表面。
具体地，所述第一区A上的所述鳍部为若干个。本实施例中，所述第一区A上具有两条鳍部。其他实施例中，所述第一区上所述鳍部的数量不限于此。
本实施例中，所述基底200的材料包括硅。在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
本实施例中，所述鳍部201的材料包括硅。其他实施例中，所述鳍部201的材料可以为锗硅。
本实施例中，所述伪栅极203包括伪栅极层(图中未标出)和位于所述伪栅极层侧壁的保护侧墙(图中未标出)。
本实施例中，所述若干伪栅极层的形成方法包括：在所述衬底上形成伪栅极材料层(图中未标出)；在所述伪栅极材料层表面形成硬掩膜层204，所述硬掩膜层204暴露出部分所述伪栅极材料层；以所述硬掩膜层204为掩膜，刻蚀所述伪栅极材料层，形成所述伪栅极203。
本实施例中，所述伪栅极层的材料为硅。其他实施例中，所述伪栅极层的材料可以为无定形硅、无定形碳等。所述伪栅极203用于为后续形成栅极占据空间。
后续，在所述衬底200表面形成层间介质层，所述层间介质层还位于所述伪栅极203侧壁。
所述第一隔离结构202用于器件之间的电绝缘。后续，去除所述第一区A上的鳍部201，由于所述第一隔离结构202在去除所述第一区A上的鳍部201之前形成，所述第二区B上的所述鳍部201不受所述第一隔离结构202的热处理工艺影响，减少了所述第二区B上的所述鳍部201变形的情况，有利于提高后续形成的器件的性能。
本实施例中，在形成所述第一隔离结构202后，且在形成所述层间介质层前，请参考图8至图10。
请参考图8至图10，图8是图9和图10省略了层间介质层的俯视结构示意图，图9是图8沿EE1方向的剖面结构示意图，图10是图8沿DD1方向的剖面结构示意图，在所述伪栅极203两侧的鳍部201内形成源漏层205。
所述源漏层205的形成方法包括：在所述伪栅极203两侧的鳍部201内形成开槽(图中未标出)；在所述开槽内形成外延层(图中未标出)，并在所述外延层内注入掺杂离子，所述掺杂离子为N型或P型离子。
请继续参考图9和图10，在所述衬底200表面形成层间介质层206，所述层间介质层206还位于所述伪栅极203侧壁。
本实施例中，所述层间介质层206的形成方法包括：在所述衬底上形成第一介质材料层(图中未标出)，所述第一介质材料层还位于所述伪栅极203侧壁；平坦化所述第一介质材料层，直到暴露出所述伪栅极203顶部表面。
本实施例中，所述伪栅极203顶部表面还具有硬掩膜层204，所述层间介质层还位于所述硬掩膜层204侧壁。具体地，所述层间介质层206的形成过程中，平坦化所述第一介质材料层，直到暴露出所述硬掩膜层204顶部表面。
后续，形成所述层间介质层206后，去除所述第一区A上的鳍部201，在所述层间介质层206内形成的第一开口，在所述第一隔离结构202内形成第二开口，且在所述伪栅极203与所述第二开口之间形成第三开口，所述第一开口暴露出所述第一区A上的所述第一隔离结构202顶部表面和第一区上的所述伪栅极203侧壁，所述第二开口沿所述第二方向Y延伸。去除所述第一区A上的鳍部201的方法请参考图11至图20。
请参考图11至图12，图11为图12的俯视结构示意图，图12为图11中沿EE1方向的剖面结构示意图，在所述层间介质层206和所述伪栅极203表面形成图形化层207，所述图形化层207暴露出所述第一区A上的层间介质层206和伪栅极203表面。
本实施例中，具体地，在所述层间介质层206和所述硬掩膜层204表面形成图形化层，所述图形化层207暴露出所述第一区A上的层间介质层206和所述硬掩膜层204表面。
本实施例中，所述图形化层207的材料为底部抗反射材料。
本实施例中，所述图形化层207的形成方法包括：在所述衬底表面形成底部抗反射层(图中未标出)；在部分所述底部抗反射层表面形成光刻胶层(图中未标出)，所述光刻胶层暴露出部分底部抗反射层表面；以所述光刻胶层为掩膜，刻蚀所述底部抗反射层，以所述底部抗反射层形成所述图形化层207；形成所述图形化层207后，去除所述底部抗反射层。
后续，以所述掩膜层207为掩膜，刻蚀所述第一区A上的层间介质层206和鳍部201。具体地，去除所述第一区A上的鳍部201的方法，请继续参考图13至图18。
请参考图13至图14，图13为图14的俯视结构示意图，图14为图13中沿EE1方向的剖面结构示意图，采用第一刻蚀工艺去除第一区A上的层间介质层206，在所述层间介质层206内形成第一开口208，所述第一开口208暴露出所述第一区A上的部分鳍部201。
所述第一开口208、所述第二开口、所述第三开口的形成方法还包括：去除所述第一区A上的源漏层205。
本实施例中，所述第一刻蚀工艺过程中，所述第一区A上的源漏层205、所述第一区A上的层间介质层206内的鳍部201也被刻蚀去除。其他实施例中，所述第一区A上的源漏层205、所述第一区A上的层间介质层206内的鳍部201也可以不在所述第一刻蚀工艺中去除。
所述第一刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺有利于提高所形成的第一开口208的开口形貌。
所述第一刻蚀工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
请参考图15至图18，图15为图16至图18的俯视结构示意图，图16为图15中沿EE1方向的剖面结构示意图，图17为图15中沿DD1方向的剖面结构示意图，图18为图15中沿FF方向的剖面结构示意图，形成所述第一开口208后，采用第二刻蚀工艺刻蚀所述第一区A上的鳍部201，形成所述第二开口209和所述第三开口210。
所述第二开口209位于所述第一隔离结构202内。
具体地，去除所述第一区A上的所述若干鳍部201后，在所述第一隔离结构202内形成若干所述第二开口209，若干所述第二开口209沿所述第二方向Y延伸，且沿所述第一方向X排布。本实施例中，所述第二开口209的数量为2条。其他实施例中，所述第二开口的数量不限于此。
所述第二开口209的深宽比范围为大于8：1。后续，在所述第一开口208内形成第二隔离结构，所述第二隔离结构封闭所述第二开口209形成第一空隙。由于所述第二开口209具有较大的深宽比，更利于所述第二隔离结构212的材料封闭所述第二开口209，形成所述第一空隙。
所述第二刻蚀工艺包括各向同性的干法刻蚀工艺或湿法刻蚀工艺中的一者或两者的结合。
所述第二刻蚀工艺对所述鳍部201和所述第一隔离结构202的选择比范围为大于5：1。选择所述范围比的原因在于，减少第二刻蚀工艺对所述第一隔离结构202的刻蚀损伤。本实施例中，所述第二刻蚀工艺对所述鳍部201和所述第一隔离结构202的选择比范围为5：1至10：1。
所述第二刻蚀工艺对所述鳍部201和所述伪栅极203的选择比范围为大于10：1。具体地，所述第二刻蚀工艺对所述鳍部201和所述伪栅极203的保护侧墙的选择比范围为大于10：1，选择所述范围比的原因在于，减少第二刻蚀工艺对所述伪栅极203的刻蚀损伤。本实施例中，所述第二刻蚀工艺对所述鳍部201和所述伪栅极203的选择比范围为10：1至20：1。
本实施例中，所述第二刻蚀工艺后，所述第三开口210暴露出的所述伪栅极203表面具有部分鳍部201残留，即形成残留区211。所述残留区211可以避免在后续去除所述伪栅极203时，使刻蚀液流入空隙210内。
请参考图19至图21，图19为图20和图21的俯视结构示意图，图20为图19中沿EE1方向的剖面结构示意图，图21为图19中沿DD1方向的剖面结构示意图，在所述第一开口208内形成第二隔离结构212，所述第二隔离结构212封闭所述第二开口209形成第一空隙213。
本实施例中，所述第二隔离结构212的形成方法包括：在所述第一开口208内和所述图形化层207表面，所述形成第二介质材料层；平坦化所述第二介质材料层，直到暴露出所述层间介质层206表面。所述图形化层207在所述平坦化过程中被去除。
所述第二隔离结构212的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第二隔离结构212的材料为氧化硅。
所述第一空隙213具有较低的介电常数，有利于降低不同器件之间的寄生电容。
其他实施例中，所述第二隔离结构212还形成于所述第三开口210内。
所述第二隔离结构212还封闭所述第三开口210，形成所述伪栅极203与所述第一区A之间的第二空隙214，以所述第一空隙213和所述第二空隙214形成空隙。
本实施例中，所述空隙为若干个，若干所述空隙沿所述第二方向Y延伸，且沿所述第一方向X排布。本实施例中，所述空隙的数量为2条。其他实施例中，所述空隙的数量不限于此。
所述第二隔离结构212的形成工艺包括等离子增强化学气相沉积工艺。
所述等离子增强化学气相沉积工艺的工艺参数包括：反应气体包括SiH4、NH3和N2,反应温度范围为350摄氏度至450摄氏度。
所述等离子增强化学气相沉积工艺成膜速度快，可减少所述第二隔离结构212的材料在所述第二开口209和所述第三开口210内的填充，有利于封闭所述第二开口209和所述第三开口210。
请参考图22至图24，图22为图23和图24的俯视结构示意图，图23为图22中沿EE1方向的剖面结构示意图，图24为图22中沿DD1方向的剖面结构示意图，形成所述第二隔离结构212后，还去除所述伪栅极203，在所述层间介质层206内形成栅凹槽(图中未标出)；在所述栅凹槽内形成栅极215。
本实施例中，去除所述伪栅极203之前，还包括：平坦化所述硬掩模层204和所述第二隔离结构212，直到暴露出所述伪栅极203表面。
去除所述伪栅极203的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，去除所述伪栅极203的工艺为湿法刻蚀工艺。
所述栅极215包括位于所述栅凹槽表面的栅介质层(图中未标出)，和位于所述栅介质层表面的栅极层(图中未标出)。
所述栅极层的材料包括金属。
相应的，本发明实施例还提供一种半导体结构，请继续参考图22至图24，包括：衬底，所述衬底包括基底200，所述基底200包括沿第一方向X排布的第一区A和第二区B，且所述第一区A与所述第二区B相邻，所述衬底还包括位于所述第二区B上的若干鳍部201，所述鳍部201平行于第二方向Y，且沿第一方向X排布；位于所述基底200上的第一隔离结构202，所述第一隔离结构202位于所述鳍部201侧壁，且所述鳍部201顶部表面高于所述第一隔离结构202顶部表面；位于所述第一区A和所述第二区B上，且横跨所述若干鳍部201的若干栅极215，所述若干栅极215位于部分所述鳍部201顶部和侧壁表面，且位于部分所述第一隔离结构202表面；位于所述第一隔离结构202表面的层间介质层206和所述层间介质层206内的第一开口208(如图16所示)，所述层间介质层206位于所述栅极215侧壁，且所述第一开口暴露出所述第一区A上的所述第一隔离结构202顶部表面和第一区A上的所述栅极215侧壁；位于所述第一区A上的所述第一隔离结构202中的第二开口209(如图16所示)，所述第二开口209沿所述第二方向Y延伸，所述若干栅极215位于部分所述第二开口209上方；位于部分所述第二开口209上的第三开口210(如图17所示)，所述第三开口210沿所述第二方向Y穿过所述若干栅极215，且与所述第一开口208相互连通；位于所述第一开口208内的第二隔离结构212，所述第二隔离结构212封闭所述第二开口209和所述第三开口210形成空隙。
本实施例中，所述空隙为若干个，若干所述空隙沿所述第二方向Y延伸，且沿所述第一方向X排布。
所述空隙具有较低的介电常数，有利于降低不同器件之间的寄生电容。
本实施例中，所述第二隔离结构212封闭所述第二开口209和所述第三开口210形成空隙，即包括封闭所述第二开口209的第一空隙213和封闭所述第三开口210的第二空隙214。另一实施例中，所述第二隔离结构还位于所述第三开口内，即仅封闭所述第三开口形成空隙。
所述第二隔离结构212的材料为介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
所述第二开口209的深宽比范围为大于8：1。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括基底，所述基底包括沿第一方向排布的第一区和第二区，且所述第一区与所述第二区相邻，所述衬底还包括位于所述第二区上的若干鳍部，所述鳍部平行于第二方向，且沿第一方向排布，所述第二方向与所述第一方向垂直；
位于所述基底上的第一隔离结构，所述第一隔离结构位于所述鳍部侧壁，且所述鳍部顶部表面高于所述第一隔离结构顶部表面；
位于所述第一区和所述第二区上，且横跨所述若干鳍部的若干栅极，所述若干栅极位于部分所述鳍部顶部和侧壁表面，且位于部分所述第一隔离结构表面；
位于所述第一隔离结构表面的层间介质层和所述层间介质层内的第一开口，所述层间介质层位于所述栅极侧壁，且所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述栅极侧壁；
位于所述第一区上的所述第一隔离结构中的第二开口，所述第二开口沿所述第二方向延伸，所述若干栅极位于部分所述第二开口上方；
位于部分所述第二开口上的第三开口，所述第三开口沿所述第二方向穿过所述若干栅极，且与所述第一开口相互连通；
位于所述第一开口内的第二隔离结构，所述第二隔离结构封闭所述第二开口和所述第三开口形成空隙。
2.如权利要求1所述的半导体结构，其特征在于，所述第二隔离结构还位于所述第三开口内。
3.如权利要求1所述的半导体结构，其特征在于，所述第二隔离结构的材料为介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
4.如权利要求1所述的半导体结构，其特征在于，所述空隙为若干个，若干所述空隙沿所述第二方向延伸，且沿所述第一方向排布。
5.如权利要求1所述的半导体结构，其特征在于，所述第二开口的深宽比范围为大于8：1。
6.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底，所述基底包括沿第一方向排布的第一区和第二区，且所述第一区与所述第二区相邻，所述衬底还包括位于所述第一区和所述第二区上的若干鳍部，所述鳍部平行于第二方向，且沿第一方向排布，所述第二方向与所述第一方向垂直；
在所述基底上形成第一隔离结构，所述第一隔离结构位于所述鳍部侧壁，且所述鳍部顶部表面高于所述第一隔离结构顶部表面；
形成横跨所述鳍部的若干伪栅极，所述伪栅极位于部分所述鳍部顶部和侧壁表面，且位于所述第一隔离结构部分表面；
在所述衬底表面形成层间介质层，所述层间介质层还位于所述伪栅极侧壁；形成所述层间介质层后，去除所述第一区上的鳍部，在所述层间介质层内形成的第一开口，在所述第一隔离结构内形成第二开口，且在所述伪栅极与所述第二开口之间形成第三开口，所述第一开口暴露出所述第一区上的所述第一隔离结构顶部表面和第一区上的所述伪栅极侧壁，所述第二开口沿所述第二方向延伸；
在所述第一开口内形成第二隔离结构，所述第二隔离结构封闭所述第二开口形成第一空隙。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一区上的鳍部的方法包括：采用第一刻蚀工艺去除第一区上的层间介质层，在所述层间介质层内形成第一开口，所述第一开口暴露出所述第一区上的部分鳍部；形成所述第一开口后，采用第二刻蚀工艺刻蚀所述第一区上的鳍部，形成所述第二开口和所述第三开口。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺后，所述第三开口暴露出的所述伪栅极表面具有部分鳍部残留。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二隔离结构还位于所述第三开口内的所述伪栅极表面。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺包括各向异性的干法刻蚀工艺；所述第二刻蚀工艺包括各向同性的干法刻蚀工艺或湿法刻蚀工艺中的一者或两者的结合。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺对所述鳍部和所述第一隔离结构的选择比范围为大于5：1；所述第二刻蚀工艺对所述鳍部和所述伪栅极的选择比范围为大于10：1。
13.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二隔离结构还封闭所述第三开口，形成所述伪栅极与所述第一区之间的第二空隙，以所述第一空隙和所述第二空隙形成空隙。
14.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二隔离结构的形成工艺包括等离子增强化学气相沉积工艺。
15.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一区上的鳍部的方法包括：在所述层间介质层和所述伪栅极表面形成图形化层，所述图形化层暴露出所述第一区上的层间介质层和伪栅极表面；以所述图形化层为掩膜，刻蚀所述第一区上的层间介质层和鳍部。
16.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第二隔离结构后，还包括：去除所述伪栅极，在所述层间介质层内形成栅凹槽；在所述栅凹槽内形成栅极。
17.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述第一隔离结构后，且在形成所述层间介质层前，还在所述伪栅极两侧的鳍部内形成源漏层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一开口、所述第二开口、所述第三开口的形成方法还包括：去除所述第一区上的源漏层。
19.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一区上的所述鳍部为若干个，去除所述第一区上的所述若干鳍部后，在所述第一隔离结构内形成若干所述第二开口，若干所述第二开口沿所述第二方向延伸，且沿所述第一方向排布；所述第二隔离结构封闭若干所述第二开口，形成若干所述第一空隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111296337.8A CN116072726A (zh) | 2021-11-03 | 2021-11-03 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111296337.8A CN116072726A (zh) | 2021-11-03 | 2021-11-03 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116072726A true CN116072726A (zh) | 2023-05-05 |
Family
ID=86168672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111296337.8A Pending CN116072726A (zh) | 2021-11-03 | 2021-11-03 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116072726A (zh) |
-
2021
- 2021-11-03 CN CN202111296337.8A patent/CN116072726A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8692316B2 (en) | Isolation structures for FinFET semiconductor devices | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| KR102202818B1 (ko) | 킹크 효과를 감소시키기 위한 트랜지스터 레이아웃 | |
| CN105513965A (zh) | 晶体管的形成方法 | |
| CN103779223B (zh) | Mosfet的制造方法 | |
| US20240021728A1 (en) | Semiconductor structure and fabrication method thereof | |
| US10930785B2 (en) | Semiconductor device | |
| CN110581101A (zh) | 半导体器件及其形成方法 | |
| CN107731808B (zh) | 静电放电保护结构及其形成方法 | |
| CN109285888B (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN112951765B (zh) | 半导体结构及其形成方法 | |
| CN114256337A (zh) | 一种半导体器件及其制造方法 | |
| CN116072726A (zh) | 半导体结构及其形成方法 | |
| CN113363321A (zh) | 半导体结构及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| CN113903805B (zh) | 半导体结构及其形成方法 | |
| CN112992679B (zh) | 半导体结构及其形成方法 | |
| CN113903807B (zh) | 半导体结构及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113363154B (zh) | 半导体结构的形成方法 | |
| CN108878528B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |