CN114373712A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114373712A
CN114373712A CN202011094544.0A CN202011094544A CN114373712A CN 114373712 A CN114373712 A CN 114373712A CN 202011094544 A CN202011094544 A CN 202011094544A CN 114373712 A CN114373712 A CN 114373712A
Authority
CN
China
Prior art keywords
layer
groove
forming
side wall
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011094544.0A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011094544.0A priority Critical patent/CN114373712A/zh
Priority to US17/218,886 priority patent/US11769672B2/en
Publication of CN114373712A publication Critical patent/CN114373712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：形成分立的核心层，在第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；在核心层侧壁形成牺牲侧墙；在相邻牺牲侧墙之间的部分基底上形成牺牲层；在基底上形成填充层；去除牺牲层形成开口；去除牺牲侧墙形成沟槽；在沟槽侧壁形成掩膜侧墙，还填充于核心层侧壁与填充层之间，沟槽侧壁的掩膜侧墙围成第一凹槽；形成第二凹槽，贯穿位于沟槽侧壁和第二侧壁的掩膜侧墙之间的填充层；去除核心层形成第三凹槽；第三凹槽、第二凹槽与第一凹槽的至少一个中形成有分割层，沿第一方向分割对应的凹槽；刻蚀第三凹槽、第二凹槽与第一凹槽下方目标层形成目标图形。本发明实施例提高目标图形的图形精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高目标图形的布局设计灵活度和自由度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成沿第一方向延伸且沿第二方向间隔排布的核心层，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；在所述核心层的侧壁上形成牺牲侧墙；在相邻所述牺牲侧墙之间的部分基底上形成沿第一方向延伸的牺牲层，所述牺牲层覆盖位于所述第一侧壁上的牺牲侧墙侧壁，且与位于所述第二侧壁上的牺牲侧墙相间隔；在所述核心层、牺牲侧墙和牺牲层露出的基底上形成填充层；去除所述牺牲层，在所述填充层中形成开口；去除所述牺牲侧墙；所述开口与所述第一侧壁围成沟槽；在所述沟槽的侧壁上形成掩膜侧墙，所述掩膜侧墙还填充于所述核心层侧壁与填充层之间，位于所述沟槽侧壁的掩膜侧墙围成第一凹槽；形成第二凹槽，贯穿位于所述沟槽侧壁和位于所述第二侧壁上的掩膜侧墙之间的填充层；去除所述核心层，形成第三凹槽；其中，所述第三凹槽、第二凹槽与第一凹槽中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽；以所述分割层、掩膜侧墙和填充层为掩膜，图形化所述第三凹槽、第二凹槽与第一凹槽下方的目标层，形成目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底，包括用于形成目标图形的目标层；核心层，位于所述基底上，所述核心层沿第一方向延伸且沿第二方向间隔排布，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；填充层，位于所述核心层露出的基底上，在第二方向相邻所述核心层之间形成有贯穿部分填充层的沟槽，所述沟槽暴露出所述第一侧壁且与所述第二侧壁相间隔；掩膜侧墙，位于所述沟槽的侧壁、以及所述核心层的侧壁与所述填充层之间，位于所述沟槽侧壁的掩膜侧墙围成第一凹槽；第二凹槽，贯穿所述第一凹槽和位于所述第二侧壁的掩膜侧墙之间的填充层；其中，所述核心层用于为形成第三凹槽占据空间；分割层，沿第二方向贯穿所述核心层、第二凹槽和第一凹槽中的至少一个，所述分割层用于沿第一方向分割对应的凹槽。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，利用所述牺牲层和掩膜侧墙定义所述第一凹槽的形状及位置，并利用所述核心层定义所述第二凹槽的形状及位置，以及在不同步骤中形成所述第二凹槽，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口(例如：改善光学临近效应，缓解光刻解析度的限制)以及提高图形传递的精度，从而使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障；其中，所述第三凹槽、第二凹槽与第一凹槽中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽，从而使得位于所述分割层两侧的凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽、第二凹槽与第一凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处也能够实现更小的距离，进而有利于提高目标图形的布局设计灵活度和自由度，并满足集成电路中节距(Pitch)不断减小的需求。
附图说明
图1至图32是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前后段制程中，金属互连线的图形化工艺的难度大，工艺窗口小。
例如：当互连图案的图形较为复杂时，光刻工艺所需要的光罩(Mask)的数量较多，不仅导致工艺成本过高，而且光罩的图案复杂，光罩的光学邻近修正处理也具有较高的难度，导致形成的互连线的图形精度和图形质量较差，甚至还易导致互连线在不需要连接的位置处发生短接(Bridge)的问题。
一种方法利用伪互连线(Dummy lines)，以增大光刻工艺的窗口、降低掩膜图案复杂度。在器件工作时，这些伪互连线处于浮接状态，也就是说，这些互连线不与外部电路或其他互连结构电连接。但是，这些浮接的伪互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。目前所形成的器件仍有性能不佳的问题。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，利用所述牺牲层和掩膜侧墙定义所述第一凹槽的形状及位置，并利用所述核心层定义所述第二凹槽的形状及位置，以及在不同步骤中形成所述第二凹槽，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口(例如：改善光学临近效应，缓解光刻解析度的限制)以及提高图形传递的精度，从而使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障；其中，所述第三凹槽、第二凹槽与第一凹槽中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽，从而使得位于所述分割层两侧的对应凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽、第二凹槽与第一凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处也能够实现更小的距离，进而有利于提高目标图形的布局设计灵活度和自由度，并满足集成电路中节距(Pitch)不断减小的需求。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图32是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1和图2，图2为图1在AA位置处的剖面图，提供基底200，包括用于形成目标图形的目标层100。
基底200用于为后续工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层。后续图形化介电层，在介电层中形成多个互连槽，之后在互连槽中形成互连线，介电层用于实现相邻互连线之间的电隔离。相应地，所述目标图形为互连槽。介电层相应为金属层间介质(Inter Metal Dielectric，IMD)层。介电层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
本实施例中，基底200中可以形成有晶体管、电容器等半导体器件，基底200中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底200还包括位于目标层100底部的衬底110。作为一种示例，衬底110为硅衬底。
本实施例中，基底200还包括位于目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层100，有利于提高图形化目标层100的工艺稳定性和图形传递的精度。
硬掩膜材料层115的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层115的材料为氮化钛。
在具体工艺中，根据实际工艺需求，还能够在硬掩膜材料层115和目标层100之间设置应力缓冲层，以提高硬掩膜材料层115和目标层100之间的粘附性、减小膜层之间产生的应力。此外，还能够在硬掩膜材料层115和应力缓冲层之间、以及硬掩膜材料层115上设置刻蚀停止层，以定义后续刻蚀工艺的停止位置，有利于提高后续图形化工艺的效果。关于应力缓冲层和刻蚀停止层的相关描述，本实施例在此不再赘述。
继续参考图1和图2，在所述基底200上形成沿第一方向(如图1中X方向所示)延伸且沿第二方向(如图1中Y方向所示)间隔排布的核心(Mandrel)层120，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层120相对的侧壁分别为第一侧壁11和第二侧壁12。
本实施例中，核心层120用于为形成第三凹槽占据空间位置，从而定义第三凹槽的形状及位置。与直接通过刻蚀工艺形成第三凹槽相比，本实施例通过先形成用于为第三凹槽占位的核心层120，再去除核心层120的方式形成第三凹槽，有利于降低第三凹槽的形成难度、增大形成第三凹槽的工艺窗口，使第三凹槽的图形精度得到保障，相应地，后续刻蚀第三凹槽下方的目标层100以形成目标图形后，有利于提高目标图形的图形精度。核心层120还为后续形成牺牲侧墙提供支撑。
本实施例中，核心层120为易于被去除的材料，从而降低后续去除核心层120的工艺难度。核心层120为单层或多层结构，所述核心层120的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。
作为一种示例，核心层120为单层结构，核心层120的材料为无定形硅。
参考图3和图4，图4为图3在AA位置处的剖面图，在所述核心层120的侧壁上形成牺牲侧墙130。
牺牲侧墙130用于为后续形成掩膜侧墙占据空间。牺牲侧墙130的厚度还定义了后续相邻的第三凹槽和第二凹槽之间的间隔，本实施例中易于通过调整牺牲侧墙130的厚度，使相邻的第三凹槽和第二凹槽之间满足设计最小间隔。
本实施例先形成核心层120，再在核心层120的侧壁上形成牺牲侧墙130，牺牲侧墙130为外侧墙(Outer Spacer)；在去除核心层120形成第三凹槽之后，沿第一方向相邻的第三凹槽之间的距离由核心层120定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，从而有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化所述第三凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
牺牲侧墙130选用与核心层120以及目标层100具有刻蚀选择性的材料，牺牲侧墙130的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。作为示例，所述牺牲侧墙130的材料为氮化硅。
本实施例中，形成所述牺牲侧墙130包括原子层沉积工艺，有利于提高牺牲侧墙130的厚度均一性，并易于对牺牲侧墙130的厚度进行精确控制。
参考图5和图6，图6为图5在AA位置处的剖面图，在相邻所述牺牲侧墙130之间的部分基底200上形成沿第一方向(如图5中X方向所示)延伸的牺牲层140，所述牺牲层140覆盖位于所述第一侧壁11上的牺牲侧墙130侧壁，且与位于所述第二侧壁12上的牺牲侧墙130相间隔。
牺牲层140用于为形成开口占据空间位置。后续在所述核心层120、牺牲侧墙130和牺牲层140露出的基底200上形成填充层，以及去除牺牲侧墙130使开口与所述第一侧壁11围成沟槽后，沟槽用于为后续形成掩膜侧墙提供支撑，从而使位于沟槽中的掩膜侧墙能够围成第一凹槽。因此，本实施例中，通过所述牺牲层140和掩膜侧墙定义出第一凹槽的形状及位置。
与直接通过刻蚀工艺或单个膜层定义出第一凹槽的形状及位置相比，本实施例通过牺牲层140和掩膜侧墙定义出第一凹槽的形状及位置，在形成牺牲层140的步骤中，牺牲层140的关键尺寸大于后续第一凹槽的关键尺寸(例如：沿第一方向和第二方向的尺寸)，有利于降低形成牺牲层140的工艺难度、降低对形成牺牲层140的工艺精度要求，例如：降低形成牺牲层140的光刻工艺难度、提高对形成牺牲层140的光刻工艺容忍度，进而使牺牲层140的图形质量和图形精度较高，相应使得后续第一凹槽的图形质量和图形精度得到保障。
本实施例中，牺牲层140覆盖位于第一侧壁11上的牺牲侧墙130侧壁，且与位于第二侧壁12上的牺牲侧墙130相间隔，其中，沿第二方向，牺牲层140与第二侧壁12上的牺牲侧墙130之间的空间用于填充后续的填充层，以便于后续形成第二凹槽。
所述牺牲层140选用与核心层120和目标层100的材料具有刻蚀选择性的材料。所述牺牲层140的材料包括有机平坦化材料、氧化硅和无定型碳中的一种或多种。其中，有机平坦化材料包括BARC(Bottom Anti-reflective coating，底部抗反射涂层)、SOC(spin-oncarbon，旋涂碳)等。本实施例中，牺牲层140的材料为旋涂碳。旋涂碳的填充性能较好，且旋涂碳材料易于被刻蚀，有利于降低形成牺牲层140的难度以及后续去除牺牲层140的难度。
本实施例中，所述牺牲层140的顶面高于所述核心层120的顶面。形成牺牲层140的过程包括形成覆盖牺牲侧墙130和核心层120的牺牲材料层以及图形化牺牲材料层的步骤，通过使牺牲层140的顶面高于核心层120的顶面，从而省去了去除高于核心层顶面的牺牲材料层的步骤，其中，去除高于核心层120顶面的牺牲材料层的难度较大，进而有利于降低形成牺牲层140的工艺难度。
本实施例中，牺牲层140还覆盖位于第一侧壁11上的牺牲侧墙130顶面。
在其他实施例中，所述牺牲层的顶面还能够与所述核心层的顶面相齐平。
参考图7至图9，在所述核心层120、牺牲侧墙130和牺牲层140露出的基底200上形成填充层160。
所述填充层160用于为后续形成第二凹槽提供工艺基础。所述填充层160用于与后续的掩膜侧墙、分割层作为图形化目标层100的掩膜。本实施例中，填充层160包括位于牺牲层140侧壁和位于第二侧壁12上的牺牲侧墙130之间的预设区域D(如图8所示)，预设区域D用于形成第二凹槽。
所述填充层160选用与核心层120、牺牲层140以及牺牲侧墙130的材料具有刻蚀选择性的材料。所述填充层160的材料包括旋涂氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。本实施例中，填充层160的材料为旋涂氧化硅。形成填充层160的工艺包括旋涂工艺，有利于提高填充层160的填充能力和填充质量，还有利于提高填充层160的顶面平坦度。
本实施例中，形成填充层160的步骤包括：
如图7所示，图7是基于图6的剖面图，在基底200上形成覆盖核心层120和牺牲层140、以及牺牲侧墙130的填充材料层150。
形成填充材料层150的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为一种示例，采用旋涂工艺形成填充材料层150。旋涂工艺操作简单、工艺成本低，且有利于提高填充材料层150的顶面平坦度。
如图8和图9所示，图9为图8在AA位置处的剖面图，去除高于核心层120顶面的填充材料层150，剩余的填充材料层150用于作为所述填充层160。
本实施例中，采用干法刻蚀工艺(例如：各向异性的干法刻蚀工艺)，去除高于核心层120顶面的填充材料层150。
参考图10和图11，图11是图10在AA位置处的剖面图，去除所述牺牲层140，在所述填充层160中形成开口10。
本实施例中，所述形成方法还包括：去除牺牲侧墙130。在去除牺牲侧墙130后，所述开口10用于与第一侧壁11围成沟槽。
本实施例中，所述牺牲层140还覆盖位于第一侧壁11上的牺牲侧墙130顶面。因此，先去除牺牲层140，暴露出位于第一侧壁11的牺牲侧墙130，以便于去除牺牲侧墙130。在其他实施例中，根据实际的工艺需求，还能够灵活调整去除牺牲层和去除牺牲侧墙的先后顺序。
去除所述牺牲层140的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。本实施例中，采用干法刻蚀工艺去除牺牲层140。具体地，所述牺牲层140的材料为旋涂碳，利用灰化工艺去除牺牲层140。作为一种示例，利用氧气等离子体去除牺牲层140，去除牺牲层140的工艺简单、难度低，且对其他膜层的影响小。
参考图12和图13，图13是图12在AA位置处的剖面图，去除所述牺牲侧墙130；所述开口10与所述第一侧壁11围成沟槽30。
沟槽30的侧壁用于为形成掩膜侧墙提供支撑。相应地，沟槽30和位于沟槽30侧壁的掩膜侧墙用于定义第一凹槽的形状及位置。
通过去除所述牺牲侧墙130，从而暴露出所述核心层120的第一侧壁11，后续在沟槽30的侧壁上形成掩膜侧墙后，位于沟槽30侧壁的掩膜侧墙围成第一凹槽，第一凹槽与所述第一侧壁11的间隔相应为掩膜侧墙的厚度，第一凹槽与第三凹槽之间的间隔相应也为掩膜侧墙的厚度，进而有利于使第一凹槽与第三凹槽之间满足设计最小间隔。
本实施例中，去除所述牺牲侧墙130，所述核心层120的侧壁与填充层160之间形成有间隙20。所述间隙20用于为形成掩膜侧墙预留空间。
去除牺牲侧墙130的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。本实施例中，采用湿法刻蚀工艺，去除牺牲侧墙130，湿法刻蚀工艺易于实现较高的刻蚀选择比，有利于将牺牲侧墙130去除干净，且操作简单。
参考图14和图15，本实施例中，所述形成方法还包括：在形成所述核心层120后，形成沿第二方向贯穿核心层120的第三阻断槽210(如图15所示)。
所述第三阻断槽210用于沿第一方向分割所述核心层120，以使沿第一方向相邻核心层120之间能够实现更小的距离。所述第三阻断槽210还用于为形成第三分割层提供空间位置，从而后续去除核心层120形成第三凹槽后，第三分割层沿第一方向分割所述第三凹槽。
作为一种示例，在去除所述牺牲层140和牺牲侧墙130后，形成掩膜侧墙之前，形成所述第三阻断槽210。在形成掩膜侧墙之前，形成第三阻断槽210，从而在后续形成掩膜侧墙的步骤中，掩膜侧墙能够形成在第三阻断槽210中，使得位于第三阻断槽210中的掩膜侧墙能够用于作为第三分割层，相应将形成掩膜侧墙和第三分割层的步骤相整合，省去额外形成第三分割层的步骤，有利于简化工序、提高工艺整合度。
在其他实施例中，根据实际工艺需求，还可以在利用其他的工艺步骤，形成第三分割层。
以下结合附图，对本实施例形成第三阻断槽的具体步骤进行详细说明。
如图14所示，在所述填充层160上形成覆盖所述核心层120的覆盖层170，所述覆盖层170还填充所述间隙20和沟槽30。
后续在覆盖层170中形成分割开口，剩余覆盖层170用于作为刻蚀核心层120的掩膜。本实施例中，所述覆盖层170的材料包括旋涂碳。
如图14所示，在覆盖层170中形成沿第二方向(如图14中Y方向所示)横跨所述核心层120、沟槽30、填充层160以及所述间隙20的分割开口180。
所述分割开口180用于定义对核心层120进行切割的尺寸和位置。
本实施例中，分割开口180横跨所述核心层120、沟槽30、填充层160以及所述间隙20，从而对分割开口180沿第二方向的尺寸精度要求低，有利于降低形成分割开口180的难度、增大形成分割开口180的工艺窗口。
如图15所示，以所述覆盖层170为掩膜，去除所述分割开口180露出的核心层120，形成沿第二方向贯穿核心层120的第三阻断槽210；去除覆盖层170。
由于核心层120与基底200或填充层160之间具有刻蚀选择比，因此，即使分割开口180还横跨沟槽30、填充层160以及所述间隙20，去除所述分割开口180露出的核心层120的工艺对基底200和填充层160造成误刻蚀的几率低。
本实施例中，采用各向异性的干法刻蚀工艺，去除所述分割开口180露出的所述核心层120，从而提高图形传递的精度。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除覆盖层170。
在另一些实施例中，形成第三分割层的步骤还可以包括：在形成所述核心层后，去除所述核心层之前，对部分的所述核心层进行离子掺杂，适于提高所述核心层的耐刻蚀度，掺杂有离子的所述核心层用于作为所述第三分割层。所述核心层的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种；对部分的所述核心层进行离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。通过对部分核心层进行离子掺杂的方式形成第三分割层，从而使得第三分割层的耐刻蚀度大于核心层的耐刻蚀度，在去除核心层以形成第三凹槽的步骤中，核心层和第三分割层能够具有较高的选择比，相应使得第三分割层能够保留用于沿第一方向分割所述第三凹槽，而且通过对部分核心层进行离子掺杂的方式形成第三分割层，还省去了进行刻蚀形成第三阻断槽以及在第三阻断槽中填充第三分割层的步骤，有利于简化工序。
参考图16至图17，所述形成方法还包括：在形成填充层160后，形成掩膜侧墙之前，形成沿第二方向贯穿预设区域D的填充层160的第二阻断槽230。
所述第二阻断槽230用于沿第一方向分割所述预设区域D的填充层160，所述第二阻断槽230还为形成第二分割层提供空间位置。后续形成位于第二阻断槽230中的第二分割层，以及在第二预设区域D的填充层160中形成第二凹槽后，沿第一方向第二凹槽能够被第二分割层分割，有利于使沿第一方向第二凹槽之间实现更小的距离。
本实施例中，在去除牺牲层140和牺牲侧墙130后，形成掩膜侧墙之前，形成所述第二阻断槽230。通过在形成掩膜侧墙之前，形成所述第二阻断槽230，从而在形成掩膜侧墙的步骤中，掩膜侧墙能够形成在第二阻断槽230中，且位于所述第二阻断槽230中的掩膜侧墙相接触，填充于所述第二阻断槽的掩膜侧墙能够用于作为第二分割层，相应将形成掩膜侧墙和第二分割层的步骤相整合，省去了额外形成第三分割层的步骤，有利于简化工序、提高工艺整合度。
形成第二阻断槽230的工艺顺序不仅限于此。在其他实施例中，根据实际的工艺，还能够灵活调整形成第二阻断槽的工艺顺序。
作为一种示例，在形成第三阻断槽210之后，形成所述第二阻断槽230。形成第二阻断槽230和第三阻断槽210的先后顺序不仅限于此。
以下结合附图对本实施例形成第二阻断槽230的具体步骤进行说明。
如图16所示，在所述填充层160上形成覆盖所述核心层120的图形定义层190，所述图形定义层190还填充所述间隙20和沟槽30。
后续在图形定义层190中形成切割开口，剩余的图形定义层190用于作为刻蚀所述填充层160以形成第二阻断槽的掩膜。
本实施例中，所述图形定义层190的材料为旋涂碳。
如图16所示，在所述图形定义层190中形成沿第二方向横跨所述预设区域D的填充层160、沟槽30、核心层120以及所述间隙20的切割开口220。
所述切割开口220用于定义第二阻断槽的尺寸、形状和位置。
本实施例中，切割开口220横跨所述预设区域D的填充层160、沟槽30、核心层120以及所述间隙20，从而对切割开口220沿第二方向的尺寸精度要求低，有利于降低形成切割开口220的难度、增大形成切割开口220的工艺窗口。
如图17所示，以所述图形定义层190为掩膜，去除所述切割开口220露出的所述填充层160，在所述预设区域D的填充层160中形成所述第二阻断槽230；去除所述图形定义层190。
本实施例中，采用各向异性的干法刻蚀工艺，去除切割开口220露出的所述填充层160，有利于提高图形传递的精度和刻蚀剖面控制性。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除图形定义层190。
参考图18和图19，图19为图18在AA位置处的剖面图，在所述沟槽30的侧壁上形成掩膜侧墙240，所述掩膜侧墙240还填充于所述核心层120侧壁与填充层160之间，位于所述沟槽30侧壁的掩膜侧墙240围成第一凹槽101。
所述掩膜侧墙240填充于所述间隙20。
掩膜侧墙240用于与填充层160、和分割层作为图形化目标层100的掩膜。掩膜侧墙240还用于实现相邻凹槽之间的隔离，因此，本实施例易于通过调整掩膜侧墙240的厚度，使相邻的凹槽之间满足设计最小间隔。
第一凹槽101用于定义目标图形的形状和位置。
本实施例中，位于沟槽30侧壁的所述掩膜侧墙240的厚度大于或等于0.5倍的牺牲侧墙130厚度，从而保证掩膜侧墙240能够将间隙20填充满。
本实施例中，掩膜侧墙240的厚度和牺牲侧墙130的厚度相同，相应地，后续形成第二凹槽和第三凹槽后，沿第二方向相邻两个凹槽之间的间隔均相同，在图形化第一凹槽101、第二凹槽和第三凹槽下方的目标层100形成目标图形后，沿第二方向目标图形之间的间隔也相同，从而提高目标图形的间隔均一性。
在具体实施中，掩膜侧墙240的厚度还能够与牺牲侧墙130的厚度不相同，从而能够根据实际需求，通过调整掩膜侧墙240和牺牲侧墙130的厚度，使得相邻两个凹槽之间的间隔不同，进而使目标图形之间具有多样化的间隔。
本实施例中，掩膜侧墙240选用与核心层120和基底200的材料具有刻蚀选择性的材料，掩膜侧墙240的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种，掩膜侧墙240的材料与牺牲侧墙130的材料相同或不同。
本实施例中，形成所述掩膜侧墙240的工艺包括原子层沉积工艺，有利于提高掩膜侧墙240的厚度均一性、间隙填充能力以及成膜质量，并有利于对掩膜侧墙240的厚度进行精确控制。
本实施例中，所述半导体结构的形成方法还包括：在形成所述填充层160后，形成沿第二方向贯穿部分所述预设区域D的填充层160的所述第二分割层320(如图18所示)，第二分割层320沿第一方向分割预设区域D的填充层160。
第二分割层320也用于作为后续图形化目标层100的掩膜。通过形成第二分割层320，从而形成贯穿预设区域D的填充层160的第二凹槽后，沿第一方向第二凹槽能够被所述第二分割层320分割，进而有利于使沿第一方向第二凹槽之间能够实现更小的距离。
本实施例中，形成所述第二分割层320的步骤包括：在形成所述掩膜侧墙240的步骤中，所述掩膜侧墙240还形成在所述第二阻断槽230中，且位于所述第二阻断槽230中的掩膜侧墙240相接触，填充于所述第二阻断槽230的掩膜侧墙240用于作为所述第二分割层320。
因此，本实施例中，所述第二分割层320由侧壁相接触的掩膜侧墙240构成，所述第二分割层320的材料相应与掩膜侧墙240的材料相同。
本实施例中，所述半导体结构的形成方法还包括：在形成所述核心层120后，去除所述核心层120之前，形成沿第二方向贯穿所述核心层120的第三分割层330(如图18所示)，所述第三分割层330沿第一方向分割所述核心层120。
第三分割层330也用于作为后续图形化目标层100的掩膜。
后续去除核心层120形成第三凹槽，所述第三凹槽中相应有成有所述第三分割层330，所述第三分割层330沿第一方向分割所述第三凹槽，从而使得位于所述第三分割层330两侧的第三凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离。
本实施例中，形成所述第三分割层330的步骤包括：在形成所述掩膜侧墙240的步骤中，所述掩膜侧墙240还形成在所述第三阻断槽210中，且位于所述第三阻断槽210中的掩膜侧墙240相接触，位于所述第三阻断槽210中的掩膜侧墙240用于作为所述第三分割层330。
因此，本实施例中，第三分割层330由侧壁相接触的掩膜侧墙240构成，第三分割层330的材料相应与掩膜侧墙240的材料相同。
本实施例中，以掩膜侧墙240填充于第二阻断槽230中以形成第二分割层320、且还填充于第三阻断槽210中以形成第三分割层330作为一种示例。在其他实施例中，根据实际的工艺需求，形成第二分割层和第三分割层还可以包括其他步骤。
参考图20至图24，本实施例中，在形成所述第一凹槽101后，形成所述第二凹槽和去除所述核心层之前，所述半导体结构的形成方法还包括：在所述第一凹槽101中形成第一分割层310。
第一分割层310也用于作为后续图形化目标层100的掩膜。
第一分割层310用于沿第一方向分割所述第一凹槽101，从而使得沿第一方向相邻第一凹槽101之间能够实现更小的距离，在图形化第一凹槽101下方的目标层100形成目标图形后，目标图形在头对头的位置处相应也能够实现更小的距离，有利于提高目标图形的设计灵活度和自由度，还有利于满足集成电路中节距不断缩小的需求。
第一分割层310选用与核心层120和基底200的材料具有刻蚀选择性的材料。第一分割层310的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种。
以下结合附图对本实施例形成所述第一分割层310的具体步骤进行说明。
如图20和图21所示，图21是图20在AA位置处的剖面图，在所述填充层160上形成覆盖所述掩膜侧墙240、核心层120和第一凹槽101的支撑层250。
所述支撑层250用于后续形成第一阻断槽，在形成第一阻断槽后，所述支撑层250用于为在第一阻断槽中形成第一分割层提供支撑的作用。
形成第一分割层后，还会去除支撑层250，因此，支撑层250选用易于被去除的材料，以降低支撑层250的去除难度。本实施例中，所述支撑层250的材料为旋涂碳(Spin-OnCarbon，SOC)。适用于旋涂工艺，有利于降低形成支撑层250的难度、以及提高支撑层250的顶面平坦度，旋涂碳还易于被去除。
在其他实施例中，所述支撑层的材料还可以包括有机介电层(OrganicDielectric layer，ODL)、底部抗反射涂层(Bottom Anti-reflective coating，BARC)、含硅抗反射层(Silicon Anti-reflective coating，Si-ARC)、深紫外光吸收氧化层(Deep UVlight absorbing Oxide，DUO)、介电抗反射涂层(Dielectric Anti-reflective Coating，DARC)和先进图膜(Advanced Patterning Film，APF)中的一种或几种。本实施例中，采用旋涂工艺，形成所述支撑层250。
如图20和图21所示，在所述支撑层250中形成沿第二方向延伸且横跨所述第一凹槽101的第一阻断槽260。
所述第一阻断槽260用于定义第一分割层的尺寸、形状以及位置。本实施例中，第一阻断槽260沿第二方向还横跨相邻的掩膜侧墙240、核心层120和填充层160，有利于降低对第一阻断槽260沿第二方向的尺寸精度要求。
如图22至图24所示，在所述第一阻断槽260中形成所述第一分割层310。
本实施例中，在所述第一阻断槽260中形成所述第一分割层310的步骤包括：如图22所示，在所述第一阻断槽260中填充分割材料层270，所述分割材料层270还覆盖于所述支撑层250上；如图23至图24所示，图24是图23在AA位置处的剖面图，去除位于所述支撑层250上、掩膜侧墙240、核心层120以及填充层160上的分割材料层270，保留位于所述第一阻断槽260中的部分所述分割材料层270用于作为所述第一分割层310。
作为一种示例，采用化学气相沉积工艺或原子层沉积工艺，形成分割材料层270。其中，在形成分割材料层270的步骤中，随着沉积厚度的增加，位于第一阻断槽260中的分割材料层270逐渐接触，从而填充满第一阻断槽260。
本实施例中，采用干法刻蚀工艺(例如：各向异性的干法刻蚀工艺)，去除位于所述支撑层250上、掩膜侧墙240、核心层120以及填充层160上的分割材料层270。
所述半导体结构的形成方法还包括：去除支撑层250，为后续制程做准备。去除所述支撑层250的工艺包括灰化工艺和湿法去胶工艺中的一种或两种。
参考图25和图26，图26为图25在AA位置处的剖面图，形成第二凹槽102，贯穿位于所述沟槽30侧壁和位于所述第二侧壁12上的掩膜侧墙240之间的填充层160。第二凹槽102用于定义目标图形的形状及位置。
本实施例中，在形成第二凹槽102的步骤中，沿第二方向所述掩膜侧墙240还能够定义刻蚀停止的位置，从而使得形成第二凹槽102的刻蚀工艺能够根据掩膜侧墙240的位置实现自对准，相应增大了形成第二凹槽102的工艺窗口，且使得第二凹槽102与第一凹槽101之间、以及第二凹槽102与核心层120之间能够被所述掩膜侧墙240隔离。
本实施例中，形成所述第二凹槽102后，所述第二凹槽102中形成有第二分割层320，所述第二分割层320沿第一方向分割所述第二凹槽102，从而使得所述第二凹槽102在第二分割层320的位置处能够实现更小的距离。
参考图27至图28，图28为图27在AA位置处的剖面图，去除核心层120，形成第三凹槽103；其中，所述第三凹槽103、第二凹槽102与第一凹槽101中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽。
第三凹槽103用于与第二凹槽102、第一凹槽101定义目标图形的形状及位置。本实施例中，利用所述牺牲层140和掩膜侧墙240定义所述第一凹槽101的形状及位置，并利用所述核心层120定义所述第二凹槽102的形状及位置，以及在不同步骤中形成所述第二凹槽102，有利于降低形成第一凹槽101、第二凹槽102和第三凹槽103的难度、增大工艺窗口(例如：改善光学临近效应，缓解光刻解析度的限制)以及提高图形传递的精度，从而使得第一凹槽101、第二凹槽102和第三凹槽103的图形精度得到保障。
而且，所述第三凹槽103、第二凹槽102与第一凹槽101中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽，从而使得位于所述分割层两侧的对应凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽103、第二凹槽102与第一凹槽101下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处也能够实现更小的距离，进而有利于提高目标图形的布局设计灵活度和自由度，并满足集成电路中节距(Pitch)不断减小的需求。
本实施例中，所述第三凹槽103、第二凹槽102、第一凹槽101均沿第一方向延伸，且沿第二方向间隔排列，相邻的凹槽之间均由所述掩膜侧墙240相隔离，有利于使相邻的凹槽之间满足设计最小间隔，相应地，在图形化第三凹槽103、第二凹槽102以及第一凹槽101下方的目标层100形成目标图形后，相邻的目标图形之间也易于满足设计最小间隔。
去除核心层120的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
作为一种示例，采用湿法刻蚀工艺去除核心层120。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
具体地，本实施例中，第一凹槽101中形成有第一分割层310，第一分割层310沿第一方向分割第一凹槽101；所述第二凹槽102中形成有第二分割层320，第二分割层320沿第一方向分割所述第二凹槽102；所述第三凹槽103中形成有第三分割层330，所述第三分割层330沿第一方向分割所述第三凹槽103。
需要说明的是，以上分割层的位置和数量仅作为一种示例。在实际工艺中，还可以根据工艺需求，对分割层的位置和数量进行调整，例如：部分的凹槽中可以不设置分割层，同一凹槽中也可以设置多个分割层。
参考图29和图20，图30是图29在AA位置处的剖面图，以所述分割层、掩膜侧墙240和填充层160为掩膜，图形化所述第三凹槽103、第二凹槽102与第一凹槽101下方的目标层100，形成目标图形400。
由前述可知，第一凹槽101、第二凹槽102和第三凹槽103的图形设计自由度和灵活度高，第一凹槽101、第二凹槽102和第三凹槽103的图形精度能够得到保障，相邻的凹槽之间易于满足设计最小间隔，在图形化第一凹槽101、第二凹槽102和第三凹槽103下方的目标层100形成目标图形400后，目标图形400的图形质量和图形精度相应也能够得到保障，且沿第二方向的相邻目标图形400之间易于实现满足设计最小间隔。
而且，位于所述分割层两侧的对应凹槽之间能够实现更小的距离，在形成目标图形400后，相邻的目标图形400在头对头(Head To Head，HTH)的位置处相应也能够实现更小的距离，进而有利于提高目标图形400的布局设计灵活度和自由度，并满足集成电路中节距(Pitch)不断减小的需求。
本实施例中，所述目标层100为介电层，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的介电层，形成互连槽(Trench)40。相应地，目标图形400为互连槽410。互连槽410用于为形成互连线提供空间。
具体地，本实施例中，以掩膜侧墙240、分割层和填充层160为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的硬掩膜材料层115，形成硬掩膜层280；以硬掩膜层280为掩膜，图形化介电层，形成互连槽410。
参考图31和图32，图32为图31在AA位置处的剖面图，所述形成方法还包括：在形成所述互连槽410后，在所述互连槽410中形成互连线420。
本实施例中，互连槽410在头对头的位置处能够实现较小的距离，互连线420在头对头的位置处相应也能够实现较小的距离，从而有利于提高互连线420在头对头的位置处的连线能力，还有利于提高互连线420的布局设计的自由度和灵活度；而且，相邻的互连槽410在沿第二方向上的间隔易于满足设计最小间隔，同时，互连槽410的图形精度较高，相应有利于使互连线420在第二方向上的间隔满足设计最小间隔、以及提高互连线420的图形精度，进而提高半导体结构的性能。
互连线420用于实现半导体结构与外部电路或其他互连结构的电连接。本实施例中，互连线420的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。本实施例中，在形成互连线420的步骤中，还去除填充层160、掩膜侧墙240、分割层以及硬掩膜层280，从而为后续制程做准备。
相应的，本发明还提供一种半导体结构。参考图25和图26，图26是图25在AA位置处的剖面图，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底200，包括用于形成目标图形的目标层100；核心层120，位于所述基底200上，所述核心层120沿第一方向(如图25中X方向所示)延伸且沿第二方向(如图25中Y方向所示)间隔排布，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层1202相对的侧壁分别为第一侧壁11(如图17所示)和第二侧壁12(如图17所示)；填充层160，位于所述核心层120露出的基底200上，在第二方向相邻所述核心层120之间形成有贯穿部分填充层160的沟槽30(如图17所示)，所述沟槽30暴露出所述第一侧壁11且与所述第二侧壁12相间隔；掩膜侧墙240，位于所述沟槽30的侧壁、以及所述核心层120的侧壁与所述填充层160之间，位于所述沟槽30侧壁的掩膜侧墙240围成第一凹槽101；第二凹槽102，贯穿所述第一凹槽101和位于所述第二侧壁12的掩膜侧墙240之间的填充层160；其中，所述核心层120用于为形成第三凹槽占据空间；分割层，沿第二方向贯穿核心层120、第二凹槽102和第一凹槽101中的至少一个，分割层用于沿第一方向分割对应的凹槽。
核心层120为形成第三凹槽占据空间，核心层120相应定义出第三凹槽的形状及位置；通过所述沟槽30和掩膜侧墙240，定义出所述第一凹槽101的图形和位置，第二凹槽102贯穿第一凹槽101和位于第二侧壁12的掩膜侧墙240之间的填充层160；因此，本实施例通过所述核心层120、以及所述沟槽30和掩膜侧墙240，分别对应定义出第三凹槽和第一凹槽101的图形和位置，且第二凹槽102在不同步骤中形成，有利于降低第一凹槽101、第二凹槽102和第三凹槽的形成难度、增大工艺窗口(例如：改善光学临近效应、缓解光刻解析度的限制)，从而提高第一凹槽101、第二凹槽102和第三凹槽的图形设计自由度和灵活度，使第一凹槽101、第二凹槽102和第三凹槽的图形精度得到保障，而且，相邻的凹槽之间均由所述掩膜侧墙240相隔离，有利于使相邻的凹槽之间实现设计最小间隔，相应有利于使相邻的目标图形之间满足设计最小间隔。
本实施例中，所述半导体结构还包括所述分割层，沿第二方向贯穿所述核心层120、第二凹槽102和第一凹槽101中的至少一个，所述分割层用于沿第一方向分割对应的凹槽，从而使得位于所述分割层两侧的对应凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽、第二凹槽102与第一凹槽101下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处也能够实现更小的距离，进而有利于提高目标图形的布局设计灵活度和自由度，并满足集成电路中节距(Pitch)不断减小的需求。
基底200用于为工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层。后续图形化介电层，在介电层中形成多个互连槽，之后再在互连槽中形成互连线，介电层用于实现相邻互连线之间的电隔离。相应地，本实施例中，所述目标图形为互连槽，介电层为金属层间介质(IMD)层。
本实施例中，基底200中可以形成有晶体管、电容器等半导体器件，基底200中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底200还包括位于目标层100底部的衬底110。作为一种示例，衬底110为硅衬底。
本实施例中，基底200还包括位于目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层100，有利于提高图形化目标层100的工艺稳定性和图形传递的精度。
核心层120用于为形成第三凹槽占据空间位置。
本实施例中，核心层120为易于被去除的材料，从而降低后续去除核心层120以形成第三凹槽的工艺难度。核心层120为单层或多层结构，所述核心层120的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。
作为一种示例，核心层120为单层结构，核心层120的材料为无定形硅。
所述填充层160用于与掩膜侧墙240和分割层作为图形化目标层100的掩膜。所述填充层160的材料包括旋涂氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。本实施例中，填充层160的材料为旋涂氧化硅。
沟槽30的侧壁用于为形成掩膜侧墙240提供支撑。相应地，沟槽30和位于沟槽30侧壁的掩膜侧墙240用于定义第一凹槽101的形状及位置。
沟槽30暴露出所述核心层120的第一侧壁11，从而使得第一凹槽101与所述第一侧壁11的间隔相应为所述掩膜侧墙240的厚度，第一凹槽101与第三凹槽之间的间隔相应也为掩膜侧墙240的厚度，进而有利于使第一凹槽101与第三凹槽之间满足设计最小间隔。
掩膜侧墙240用于与填充层160和分割层用于作为图形化目标层100的掩膜。掩膜侧墙240还用于实现相邻凹槽之间的隔离，因此，本实施例易于通过调整掩膜侧墙240的厚度，使相邻的凹槽之间实现设计最小间隔。
本实施例中，掩膜侧墙240选用与核心层120和基底200的材料具有刻蚀选择性的材料，掩膜侧墙240的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种。
第一凹槽101用于定义目标图形的形状和位置。
第二凹槽102用于定义目标图形的形状及位置。
第一凹槽101和第二凹槽102均沿第一方向延伸，且沿第二方向排列。
所述分割层用于沿第一方向分割对应的凹槽，从而使对应的凹槽在分割层的位置处能够实现更小的距离。
本实施例中，所述分割层包括位于所述第一凹槽101中的第一分割层310；所述第一分割层310沿第一方向分割所述第一凹槽101。
第一分割层310也用于作为后续图形化目标层100的掩膜。
第一分割层310用于沿第一方向分割所述第一凹槽101，从而使得沿第一方向相邻第一凹槽101之间能够实现更小的距离，在图形化第一凹槽101下方的目标层100形成目标图形后，目标图形在头对头的位置处相应也能够实现更小的距离，有利于提高目标图形的设计灵活度和自由度，还有利于满足集成电路中节距不断缩小的需求。
第一分割层310选用与核心层120和基底200的材料具有刻蚀选择性的材料。第一分割层310的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种。
本实施例中，所述分割层包括位于所述第二凹槽102中的第二分割层320；所述第二分割层320沿第一方向分割所述第二凹槽102。
第二分割层320也用于作为后续图形化目标层100的掩膜。沿第一方向第二凹槽102被所述第二分割层320分割，进而有利于使沿第一方向第二凹槽102之间能够实现更小的距离。
本实施例中，所述第二分割层320由侧壁相接触的掩膜侧墙240构成，所述第二分割层320的材料相应与掩膜侧墙240的材料相同。所述第二分割层320由侧壁相接触的掩膜侧墙240构成，是由于第二分割层320的形成步骤包括：在形成填充层160后，形成掩膜侧墙230之前，在填充层160中形成第二阻断槽；在形成掩膜侧墙240的步骤中，掩膜侧墙240形成在第二阻断槽中，且位于第二阻断槽中的掩膜侧墙240相接触，用于作为所述第二分割层320。
本实施例中，所述分割层包括沿第二方向贯穿所述核心层120的第三分割层330；所述第三分割层330沿第一方向分割所述核心层120。
第三分割层330也用于作为后续图形化目标层100的掩膜。
后续去除核心层120形成第三凹槽，所述第三凹槽中相应有成有所述第三分割层330，所述第三分割层330沿第一方向分割所述第三凹槽，从而使得位于所述第三分割层330两侧的第三凹槽之间能够实现更小的距离，相应地，在图形化所述第三凹槽、第二凹槽与第一凹槽下方的目标层100形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离。
本实施例中，所述核心层120中形成有沿第二方向贯穿核心层120的第三阻断槽210(如图17所示)；所述掩膜侧墙240位于所述第三阻断槽210中，且位于所述第三阻断槽210中的掩膜侧墙240相接触用于作为所述第三分割层330。因此，本实施例中，第三分割层330的材料与掩膜侧墙240的材料相同。
在其他实施例中，第三分割层的材料与所述核心层的材料相同，且所述第三分割层中具有掺杂离子，所述掺杂离子适于使所述第三分割层的耐刻蚀度大于所述核心层的耐刻蚀度。所述第三分割层中具有用于提高耐刻蚀度的掺杂离子，因此，第三分割层的耐刻蚀度大于核心层的耐刻蚀度，在后续去除核心层以形成第三凹槽的步骤中，核心层与第三分割层具有较高的选择比，相应使得第三分割层能够被保留用于分割所述第三凹槽。所述第三分割层的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种。掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
需要说明的是，以上分割层的位置和数量仅作为一种示例。在实际工艺中，还可以根据工艺需求，对分割层的位置和数量进行灵活调整，例如：部分的凹槽中可以不设置分割层，同一凹槽中也可以设置多个分割层。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层；
在所述基底上形成沿第一方向延伸且沿第二方向间隔排布的核心层，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；
在所述核心层的侧壁上形成牺牲侧墙；
在相邻所述牺牲侧墙之间的部分基底上形成沿第一方向延伸的牺牲层，所述牺牲层覆盖位于所述第一侧壁上的牺牲侧墙侧壁，且与位于所述第二侧壁上的牺牲侧墙相间隔；
在所述核心层、牺牲侧墙和牺牲层露出的基底上形成填充层；
去除所述牺牲层，在所述填充层中形成开口；
去除所述牺牲侧墙；所述开口与所述第一侧壁围成沟槽；
在所述沟槽的侧壁上形成掩膜侧墙，所述掩膜侧墙还填充于所述核心层侧壁与填充层之间，位于所述沟槽侧壁的掩膜侧墙围成第一凹槽；
形成第二凹槽，贯穿位于所述沟槽侧壁和位于所述第二侧壁上的掩膜侧墙之间的填充层；去除所述核心层，形成第三凹槽；
其中，所述第三凹槽、第二凹槽与第一凹槽中的至少一个凹槽中形成有分割层，所述分割层沿第一方向分割对应的凹槽；
以所述分割层、掩膜侧墙和填充层为掩膜，图形化所述第三凹槽、第二凹槽与第一凹槽下方的目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽中形成有第一分割层；
在形成所述第一凹槽后，形成所述第二凹槽和去除所述核心层之前，在所述第一凹槽中形成所述第一分割层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤包括：在所述填充层上形成覆盖所述掩膜侧墙、核心层和第一凹槽的支撑层；在所述支撑层中形成沿第二方向延伸且横跨所述第一凹槽的第一阻断槽；在所述第一阻断槽中形成所述第一分割层；去除所述支撑层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一阻断槽沿第二方向还横跨相邻的所述掩膜侧墙、核心层和填充层；
在所述第一阻断槽中形成所述第一分割层的步骤包括：在所述第一阻断槽中填充分割材料层，所述分割材料层还覆盖于所述支撑层上；去除位于所述支撑层上、掩膜侧墙、核心层以及填充层上的分割材料层，保留位于所述第一阻断槽中的部分所述分割材料层用于作为所述第一分割层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二凹槽中形成有第二分割层；
在形成所述填充层的步骤中，所述填充层包括位于所述牺牲层侧壁和位于所述第二侧壁上的牺牲侧墙之间的预设区域，用于形成第二凹槽；
在形成所述填充层后，形成所述第二凹槽之前，形成沿第二方向贯穿部分所述预设区域的填充层的所述第二分割层，所述第二分割层沿第一方向分割所述预设区域的填充层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述填充层后，形成所述掩膜侧墙之前，形成沿第二方向贯穿所述预设区域的填充层的第二阻断槽；
形成所述第二分割层的步骤包括：在形成所述掩膜侧墙的步骤中，位于所述第二阻断槽中的掩膜侧墙相接触，填充于所述第二阻断槽的掩膜侧墙用于作为所述第二分割层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在去除所述牺牲层和牺牲侧墙后，形成所述掩膜侧墙之前，形成所述第二阻断槽；
去除所述牺牲层的步骤中，所述核心层的侧壁和所述填充层之间形成有间隙；
形成所述第二阻断槽的步骤包括：在所述填充层上形成覆盖所述核心层的图形定义层，所述图形定义层还填充所述间隙和沟槽；在所述图形定义层中形成沿第二方向横跨所述预设区域的填充层、沟槽、核心层以及所述间隙的切割开口；以所述图形定义层为掩膜，去除所述切割开口露出的所述填充层，在所述预设区域的填充层中形成所述第二阻断槽；去除所述图形定义层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三凹槽中形成有第三分割层；
在形成所述核心层后，去除所述核心层之前，形成沿第二方向贯穿所述核心层的所述第三分割层，所述第三分割层沿第一方向分割所述核心层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述核心层后，形成所述掩膜侧墙之前，形成沿第二方向贯穿所述核心层的第三阻断槽；形成所述第三分割层的步骤包括：在形成所述掩膜侧墙的步骤中，位于所述第三阻断槽中的掩膜侧墙相接触，位于所述第三阻断槽中的掩膜侧墙用于作为所述第三分割层；
或者，
形成所述第三分割层的步骤包括：在形成所述核心层后，去除所述核心层之前，对部分的所述核心层进行离子掺杂，适于提高所述核心层的耐刻蚀度，掺杂有离子的所述核心层用于作为所述第三分割层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在去除所述牺牲层和牺牲侧墙后，形成所述掩膜侧墙之前，形成所述第三阻断槽；
去除所述牺牲层的步骤中，所述核心层的侧壁和所述填充层之间形成有间隙；
形成所述第三阻断槽的步骤包括：在所述填充层上形成覆盖所述核心层的覆盖层，所述覆盖层还填充所述间隙和沟槽；在所述覆盖层中形成沿第二方向横跨所述核心层、沟槽、填充层以及所述间隙的分割开口；以所述覆盖层为掩膜，去除所述分割开口露出的所述核心层，形成沿第二方向贯穿所述核心层的第三阻断槽。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述第三分割层的步骤包括对部分的所述核心层进行离子掺杂；
所述核心层的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种；对部分的所述核心层进行离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层；所述目标图形为互连槽；
所述半导体结构的形成方法还包括：在形成所述互连槽后，在所述互连槽中形成互连线。
13.一种半导体结构，其特征在于，包括：
基底，包括用于形成目标图形的目标层；
核心层，位于所述基底上，所述核心层沿第一方向延伸且沿第二方向间隔排布，所述第二方向垂直于第一方向，在所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；
填充层，位于所述核心层露出的基底上，在第二方向相邻所述核心层之间形成有贯穿部分填充层的沟槽，所述沟槽暴露出所述第一侧壁且与所述第二侧壁相间隔；
掩膜侧墙，位于所述沟槽的侧壁、以及所述核心层的侧壁与所述填充层之间，位于所述沟槽侧壁的掩膜侧墙围成第一凹槽；
第二凹槽，贯穿所述第一凹槽和位于所述第二侧壁的掩膜侧墙之间的填充层；其中，所述核心层用于为形成第三凹槽占据空间；
分割层，沿第二方向贯穿所述核心层、第二凹槽和第一凹槽中的至少一个，所述分割层用于沿第一方向分割对应的凹槽。
14.如权利要求13所述的半导体结构，其特征在于，所述分割层包括位于所述第一凹槽中的第一分割层；所述第一分割层沿第一方向分割所述第一凹槽。
15.如权利要求13所述的半导体结构，其特征在于，所述分割层包括位于所述第二凹槽中的第二分割层；所述第二分割层沿第一方向分割所述第二凹槽。
16.如权利要求15所述的半导体结构，其特征在于，所述第二分割层由侧壁相接触的掩膜侧墙构成。
17.如权利要求13所述的半导体结构，其特征在于，所述分割层包括沿第二方向贯穿所述核心层的第三分割层；所述第三分割层沿第一方向分割所述核心层。
18.如权利要求17所述的半导体结构，其特征在于，所述核心层中形成有沿第二方向贯穿所述核心层的第三阻断槽；所述掩膜侧墙位于所述第三阻断槽中，且位于所述第三阻断槽中的掩膜侧墙相接触用于作为所述第三分割层；
或者，所述第三分割层的材料与所述核心层的材料相同，且所述第三分割层中具有掺杂离子，所述掺杂离子适于使所述第三分割层的耐刻蚀度大于所述核心层的耐刻蚀度。
19.如权利要求18所述的半导体结构，其特征在于，所述第三分割层的材料与所述核心层的材料相同，且所述第三分割层中具有掺杂离子；所述第三分割层的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氧化钛、氮化钛、碳化硅、碳氧化硅和无定形硅中的一种或多种；所述掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
20.如权利要求13所述的半导体结构，其特征在于，所述目标层为介电层；所述目标图形为互连槽。
CN202011094544.0A 2020-10-14 2020-10-14 半导体结构及其形成方法 Pending CN114373712A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011094544.0A CN114373712A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法
US17/218,886 US11769672B2 (en) 2020-10-14 2021-03-31 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011094544.0A CN114373712A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114373712A true CN114373712A (zh) 2022-04-19

Family

ID=81078071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011094544.0A Pending CN114373712A (zh) 2020-10-14 2020-10-14 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11769672B2 (zh)
CN (1) CN114373712A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373713A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2022124134A (ja) * 2021-02-15 2022-08-25 株式会社ディスコ 被加工物の加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629436B2 (en) * 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel

Also Published As

Publication number Publication date
US11769672B2 (en) 2023-09-26
US20220115242A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN114373712A (zh) 半导体结构及其形成方法
CN113363203A (zh) 半导体器件的形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US11651964B2 (en) Semiconductor structure and forming method thereof
US11810787B2 (en) Semiconductor structure formation method and mask
CN112885714B (zh) 半导体结构及其形成方法
CN113823591B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN114388431A (zh) 半导体结构的形成方法
CN114664728A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114823300A (zh) 半导体结构的形成方法
CN117525063A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination