TWI602309B - 電容器結構及其製造方法 - Google Patents
電容器結構及其製造方法 Download PDFInfo
- Publication number
- TWI602309B TWI602309B TW105123536A TW105123536A TWI602309B TW I602309 B TWI602309 B TW I602309B TW 105123536 A TW105123536 A TW 105123536A TW 105123536 A TW105123536 A TW 105123536A TW I602309 B TWI602309 B TW I602309B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- layer
- dielectric
- contact window
- opening
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明是有關於一種半導體結構及其製造方法,且特別是有關於一種電容器結構及其製造方法。
在現今半導體產業中,電容器為相當重要的基本元件。舉例來說,金屬-絕緣體-金屬電容器(MIM電容器)為一種常見的電容器結構,其設計為在作為電極的金屬層之間充填介電材料,而使得兩相鄰的金屬層與位於其間的介電材料可形成一個電容器單元。
一般來說,在形成金屬氧化物半導體(MOS)電晶體以及與MOS電晶體連接的接觸窗插塞之後,進行形成電容器的製程。上述形成電容器的製程主要包括以下步驟:在基板上形成介電層,於介電層中形成開口,以及於開口中依序形成下電極、電容介電層與上電極。
然而,隨著半導體元件的尺寸持續縮小,在形成上述開口時並不容易形成具有所需深寬比的開口。此外,由於形成於開口中的下電極必須與下方的接觸窗插塞連接,隨著元件尺寸縮小,開口與接觸窗插塞之間的對準亦逐漸困難。當開口無法與接觸窗插塞對準時,會導致下電極無法完全地形成於接觸窗插塞上而產生偏移,因而導致元件可靠度降低的問題。
本發明提供一種電容器結構,其具有較高的可靠度。
本發明另提供一種電容器結構的製造方法,其具有較大的製程裕度(process window)。
本發明的電容器結構配置於介電基底上,其包括接觸窗插塞、杯狀的第一電極、電容介電層以及第二電極。接觸窗插塞具有第一部分與第二部分。第一部分配置於介電基底中而與介電基底中的主動元件連接且突出介電基底。第二部分位於第一部分上,且第二部分的寬度大於第一部分的寬度。第一電極配置於第二部分上。電容介電層配置於第一電極、暴露於介電基底外的接觸窗插塞以及介電基底的表面上。第二電極配置於電容介電層上。
在本發明的電容器結構的一實施例中,更包括支撐層,其配置於第一電極的外表面上,且鄰近第一電極的頂端。
在本發明的電容器結構的一實施例中,上述的支撐層的材料例如為氮化物。
在本發明的電容器結構的一實施例中,上述的電容介電層例如覆蓋支撐層的表面。
本發明的電容器結構的製造方法包括以下步驟:於介電基底上依序形成第一介電層與第二介電層,其中介電基底中形成有主動元件;於第二介電層、第一介電層與介電基底中形成與主動元件連接的接觸窗插塞,其中接觸窗插塞具有第一部分與第二部分,第一部分位於第一介電層與介電基底中,第二部分位於第二介電層中,且第二部分的寬度大於第一部分的寬度;於第二介電層上形成第三介電層;於第三介電層中形成暴露出部分第二部分的開口;於開口的側壁與底部上形成第一導電層;移除第一介電層、第二介電層與第三介電層;於暴露於介電基底外的接觸窗插塞與第一導電層的表面上形成電容介電層;以及於電容介電層上形成第二導電層。
在本發明的電容器結構的製造方法的一實施例中,上述在形成第三介電層之後以及在形成所述開口之前,還可以於第三電層上形成第四介電層,且所述開口形成於第四介電層與第三介電層中,以及在形成第一導電層之後以及在移除第一介電層、第二介電層與第三介電層之前,還可以移除部分第四介電層,以於第一導電層的表面上形成支撐層,且電容介電層形成於支撐層的表面上。
在本發明的電容器結構的製造方法的一實施例中,上述的第四介電層的材料例如為氮化物。
在本發明的電容器結構的製造方法的一實施例中,上述的第一介電層、第二介電層與第三介電層的材料例如為氧化物。
在本發明的電容器結構的製造方法的一實施例中,在濕式蝕刻製程中,第一介電層的蝕刻速率小於第二介電層的蝕刻速率。
在本發明的電容器結構的製造方法的一實施例中,上述接觸窗插塞的形成方法包括以下步驟:進行乾式蝕刻製程,以於第二介電層、第一介電層與介電基底中形成暴露出部分主動元件的第一接觸窗開口;進行濕式蝕刻製程,移除部分第二介電層,以於第二介電層中形成第二接觸窗開口,其中第二接觸窗開口連接第一接觸窗開口,且第二接觸窗開口大於第一接觸窗開口;以及於第一接觸窗開口與第二接觸窗開口中形成接觸窗插塞材料。
基於上述,在本發明的電容結構的製造過程中,由於接觸窗插塞突出於介電基底的表面,因此用以容置下電極的開口可以形成為具有較淺的深度。此外,由於所形成的接觸窗插塞的上部具有較大的寬度,因此在形成上述開口時,可以使開口較容易形成於接觸窗插塞的上方,亦即形成開口時可以具有較大的製程裕度。再者,在本發明的電容結構中,由於接觸窗插塞的上部具有較大的寬度,因此增加了上電極與下電極之間的覆蓋面積而使電容器具有較高的電容值。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為依照本發明實施例所繪示的電容器結構的製造流程剖面示意圖。首先,請參照圖1A,提供介電基底100。在本實施例中,介電基底100可以包括矽晶圓(未繪示)、形成於矽晶圓上的主動元件100a、覆蓋主動元件100a的介電層100b以及形成於介電層100b上的介電層100c。主動元件100a例如是MOS電晶體。在圖1A中,為了清楚起見,並未繪示出主動元件100a的實際結構。介電層100b例如為氧化物層。介電層100c例如為氮化物層。
請繼續參照圖1A,於介電基底100上依序形成介電層102與介電層104。介電層102的材料例如是氧化物,其形成方法例如是進行化學氣相沉積製程。介電層104的材料例如是氧化物,其形成方法例如是進行化學氣相沉積製程。重要的是,介電層102與介電層104以及介電層100b不相同。詳細地說,在後續所進行的濕式蝕刻製程中,蝕刻液對於介電層102的蝕刻速率必須小於對於介電層104的蝕刻速率,且蝕刻液對於介電層100b的蝕刻速率必須小於對於介電層104的蝕刻速率。接著,對介電層104、介電層102以及介電層100b進行乾式蝕刻製程,移除部分介電層104、部分介電層102以及部分介電層100b,以於介電層104、介電層102以及介電層100b中形成接觸窗開口106。接觸窗開口106暴露出部分主動元件100a。在本實施例中,主動元件100a例如是MOS電晶體,因此接觸窗開口106暴露出MOS電晶體的閘極的一部分。
然後,請參照圖1B,進行濕式蝕刻製程。由於在濕式蝕刻製程中蝕刻液對於介電層102的蝕刻速率小於對於介電層104的蝕刻速率,且蝕刻液對於介電層100b的蝕刻速率小於對於介電層104的蝕刻速率,因此在蝕刻過程中僅會非常少量地移除部分介電層102以及部分介電層100b,或不移除介電層102以及介電層100b。因此,在進行蝕刻製程之後,於介電層104中形成了與接觸窗開口106連接的接觸窗開口108。此外,由於上述濕式蝕刻製程主要移除部分介電層104,因此所形成的接觸窗開口108的寬度會大於接觸窗開口106的寬度。也就是說,在本實施例中暴露出部分主動元件100a的接觸窗開口具有寬度較大的上部(接觸窗開口108)與寬度較小的下部(接觸窗開口106)。
請繼續參照圖1B,於接觸窗開口106與接觸窗開口108中形成接觸窗插塞110。接觸窗插塞110的形成方法例如是先於介電層104上形成接觸窗插塞材料(填滿接觸窗開口106與接觸窗開口108),然後進行平坦化製程來移除部分接觸窗插塞材料,直到暴露出介電層104。在本實施例中,先共形地形成一層阻障材料,然後於阻障材料上形成導電材料,之後再利用化學機械研磨製程來移除接觸窗開口106與接觸窗開口108外的阻障材料與導電材料,以於接觸窗開口106與接觸窗開口108中形成阻障層112與導電層114。阻障層112a與導電層114構成本實施例中的接觸窗插塞110。阻障層112例如是由氮化鈦層與鈦層所構成的複合層。導電層114的材料例如為鎢。因此,接觸窗插塞110具有位於接觸窗開口106中的第一部分110a與位於接觸窗開口108中的第二部分110b,且因此第二部分110b的寬度大於第一部分110a。
接著,請參照圖1C,於介電層104上形成介電層116。介電層116覆蓋介電層104與接觸窗插塞110。介電層116的材料例如是氧化物,其形成方法例如是進行化學氣相沉積製程。此外,在本實施例中,在形成介電層116之後,選擇性地於介電層116上形成介電層118。介電層118的材料例如為氮化物,其形成方法例如是進行化學氣相沉積製程。介電層118做為支撐後續所形成的電容器電極的支撐層的材料。然後,進行蝕刻製程,移除部分介電層118與部分介電層116,以於介電層118與介電層116中形成暴露出部分第二部分110b的開口120。上述的蝕刻製程例如是乾式蝕刻製程。接著,於開口120中形成導電層122,以做為後續所形成的電容器的下電極。導電層122例如是由氮化鈦層與鈦層所構成的複合層。導電層122的形成方法例如是先共形地形成一層導電材料層,然後進行回蝕刻製程(例如乾蝕刻製程),移除開口120外的導電材料層。由於導電層122形成於開口120的側壁與底部上,因此其形狀形成為杯狀,亦即後續所形成的電容器具有杯狀的下電極。
別一提的是,在其他實施例中,在形成介電層116之前,還可以先於介電層104上形成蝕刻終止層,其可防止在以蝕刻製程形成開口120時第二部分110b受到蝕刻。蝕刻終止層的材料例如是氧化物,其形成方法例如是進行化學氣相沉積製程。
然後,請參照圖1D,進行圖案化製程,移除部分介電層118,以於杯狀的導電層122的外側表面上形成支撐層124。支撐層124用以支撐杯狀的導電層122,以避免杯狀的導電層122傾倒而彼此接觸。圖2繪示為由支撐層支撐杯狀的導電層的上視示意圖。圖1D所繪示的剖面圖可視為依照圖2中的I-I剖面所繪示的剖面圖。請參照圖2,在本實施例中,在進行圖案化製程之後所形成的每一支撐層124可用以支撐8個杯狀的導電層122。然而,本發明不限於此,可視實際需求來形成支撐不同數量的杯狀的導電層122的支撐層。
接著,請參照圖1E,移除介電層116、介電層104以及介電層102。移除介電層116、介電層104以及介電層102的方法例如是進行濕式蝕刻製程,其所使用的蝕刻液適於移除氧化物。由於介電層116、介電層104以及介電層102皆為氧化物層,且介電層124與介電層100c皆為氮化物層,因此在蝕刻的過程中僅有介電層116、介電層104以及介電層102會被移除。
然後,請參照圖1F,於介電基底100、暴露於介電基底100外的接觸窗插塞110、導電層122以及支撐層124的表面上共形地形成介電層126。介電層126的材料例如為具有高介電常數的介電材料。在本實施例中,介電層126例如是由氧化鋯(ZrO
2)層、氧化鋁(Al
2O
3)層與氧化鋯層所構成的複合介電層。介電層126用以做為電容器的電容介電層。接著,於介電層126上共形地形成導電層128。導電層128例如是由氮化鈦層與鈦層所構成的複合層。導電層128用以做為電容器的上電極。如此一來,即可完成本實施例的電容器結構。
之後,還可進行後續其他製程。舉例來說,可以形成覆蓋介電基板100以及其上結構的電極板。電極板例如是由矽化鍺層與鎢層所構成的複合結構。
在上述實施例中,由於接觸窗插塞110突出於介電基底100的表面,因此與一般的接觸窗插塞110完全位於介電基底100中的結構相比,本實施例中所形成的開口120可以具有較淺的深度。如此一來,當元件尺寸持續縮小時,用以形成開口120的蝕刻製程仍可以有效的進行蝕刻而形成所需的開口圖案。
此外,在本實施例中,由於所形成的接觸窗插塞110具有寬度較大的第二部分110b,因此在形成開口120時,可以使開口120較容易形成於第二部分110b的上方,亦即形成開口120時可以具有較大的製程裕度來與接觸窗插塞110對準。如此一來,可以使得形成於開口120中的導電層122能夠完全形成於第二部分110b上而不會產生偏移,避免了導電層122無法完全形成於第二部分110b上而造成元件可靠度降低的問題。
再者,在本實施例所形成的電容器結構中,做為電容介電層的介電層126與做為上電極的導電層128覆蓋於突出於介電基底100的表面的接觸窗插塞110、導電層122,使得突出於介電基底100的表面的接觸窗插塞110與導電層122皆可做為電容器的下電極。由於接觸窗插塞110具有寬度較大的第二部分110b,因此增加了上電極與下電極之間的覆蓋面積,進而提高了電容器的電容值。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧介電基底
100a‧‧‧主動元件
100b、100c、102、104、116、118、126‧‧‧介電層
106、108‧‧‧接觸窗開口
110‧‧‧接觸窗插塞
110a‧‧‧第一部分
110b‧‧‧第二部分
112‧‧‧阻障層
114、122、128‧‧‧導電層
120‧‧‧開口
124‧‧‧支撐層
100a‧‧‧主動元件
100b、100c、102、104、116、118、126‧‧‧介電層
106、108‧‧‧接觸窗開口
110‧‧‧接觸窗插塞
110a‧‧‧第一部分
110b‧‧‧第二部分
112‧‧‧阻障層
114、122、128‧‧‧導電層
120‧‧‧開口
124‧‧‧支撐層
圖1A至圖1F為依照本發明實施例所繪示的電容器結構的製造流程剖面示意圖。 圖2繪示為由支撐層支撐杯狀的導電層的上視示意圖。
100‧‧‧介電基底
100a‧‧‧主動元件
100b、100c、126‧‧‧介電層
110‧‧‧接觸窗插塞
110a‧‧‧第一部分
110b‧‧‧第二部分
112‧‧‧阻障層
114、122、128‧‧‧導電層
124‧‧‧支撐層
Claims (10)
- 一種電容器結構,配置於介電基底上,所述電容器結構包括:接觸窗插塞,具有第一部分與第二部分,其中所述第一部分配置於所述介電基底中而與所述介電基底中的主動元件連接且突出所述介電基底,所述第二部分位於所述第一部分上,且所述第二部分的寬度大於所述第一部分的寬度;杯狀的第一電極,配置於所述第二部分上;電容介電層,配置於所述第一電極、暴露於所述介電基底外的所述接觸窗插塞以及所述介電基底的表面上;以及第二電極,配置於所述電容介電層上,其中所述電容介電層覆蓋暴露於所述介電基底外的所述接觸窗插塞的頂面和側壁。
- 如申請專利範圍第1項所述的電容器結構,更包括支撐層,配置於所述第一電極的外表面上,且鄰近所述第一電極的頂端。
- 如申請專利範圍第2項所述的電容器結構,其中所述支撐層的材料包括氮化物。
- 如申請專利範圍第2項所述的電容器結構,其中所述電容介電層覆蓋所述支撐層的表面。
- 一種電容器結構的製造方法,包括:於介電基底上依序形成第一介電層與第二介電層,其中所述 介電基底中形成有主動元件;於所述第二介電層、所述第一介電層與所述介電基底中形成與所述主動元件連接的接觸窗插塞,其中所述接觸窗插塞具有第一部分與第二部分,所述第一部分位於所述第一介電層與所述介電基底中,所述第二部分位於所述第二介電層中,且所述第二部分的寬度大於所述第一部分的寬度;於所述第二介電層上形成第三介電層;於所述第三介電層中形成開口,所述開口暴露出部分所述第二部分;於所述開口的側壁與底都上形成第一導電層;移除所述第一介電層、所述第二介電層與所述第三介電層,使得所述接觸窗插塞突出所述介電基底;於暴露於所述介電基底外的所述接觸窗插塞與所述第一導電層的表面上形成電容介電層,其中所述電容介電層覆蓋暴露於所述介電基底外的所述接觸窗插塞的頂面和側壁;以及於所述電容介電層上形成第二導電層。
- 如申請專利範圍第5項所述的電容器結構的製造方法,其中在形成第三介電層之後以及在形成所述所述開口之前,更包括於所述第三介電層上形成第四介電層,且所述開口形成於所述第四介電層與所述第三介電層中,以及在形成所述第一導電層之後以及在移除所述第一介電層、所述第二介電層與所述第三介電層之前,更包括移除部分第四介電層,以於所述第一導電層的表 面上形成支撐層,且所述電容介電層形成於所述支撐層的表面上。
- 如申請專利範圍第6項所述的電容器結構的製造方法,其中所述第四介電層的材料為氮化物。
- 如申請專利範圍第7項所述的電容器結構的製造方法,其中所述第一介電層、所述第二介電層與所述第三介電層的材料為氧化物。
- 如申請專利範圍第5項所述的電容器結構的製造方法,其中在濕式蝕刻製程中,所述第一介電層的蝕刻速率小於所述第二介電層的蝕刻速率。
- 如申請專利範圍第9項所述的電容器結構的製造方法,其中所述接觸窗插塞的形成方法包括:進行乾式蝕刻製程,以於所述第二介電層、所述第一介電層與所述介電基底中形成第一接觸窗開口,所述第一接觸窗開口暴露出部分所述主動元件;進行濕式蝕刻製程,移除部分所述第二介電層,以於所述第二介電層中形成第二接觸窗開口,其中所述第二接觸窗開口連接所述第一接觸窗開口,且所述第二接觸窗開口大於所述第一接觸窗開口;以及於所述第一接觸窗開口與所述第二接觸窗開口中形成接觸窗插塞材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105123536A TWI602309B (zh) | 2016-07-26 | 2016-07-26 | 電容器結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105123536A TWI602309B (zh) | 2016-07-26 | 2016-07-26 | 電容器結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI602309B true TWI602309B (zh) | 2017-10-11 |
TW201804625A TW201804625A (zh) | 2018-02-01 |
Family
ID=61011219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105123536A TWI602309B (zh) | 2016-07-26 | 2016-07-26 | 電容器結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI602309B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201530626A (zh) * | 2014-01-29 | 2015-08-01 | Inotera Memories Inc | 電容器下電極之製造方法及半導體裝置 |
TW201611304A (zh) * | 2014-09-15 | 2016-03-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
TW201613153A (en) * | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
-
2016
- 2016-07-26 TW TW105123536A patent/TWI602309B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201530626A (zh) * | 2014-01-29 | 2015-08-01 | Inotera Memories Inc | 電容器下電極之製造方法及半導體裝置 |
TW201611304A (zh) * | 2014-09-15 | 2016-03-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
TW201613153A (en) * | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
TW201804625A (zh) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050087879A1 (en) | Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same | |
JP2010123961A (ja) | 半導体装置の配線構造物及びその形成方法 | |
KR102667897B1 (ko) | 지지 패턴을 포함하는 반도체 장치 | |
KR20210085699A (ko) | 단차부를 가진 스토리지 노드 전극을 포함하는 반도체 소자 및 이의 제조 방법 | |
TW201742285A (zh) | 積體電路與電容的形成方法 | |
TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
US7422954B2 (en) | Method for fabricating a capacitor structure | |
KR100227070B1 (ko) | 커패시터 및 그의 제조방법 | |
KR101810531B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20030061099A (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
TWI585795B (zh) | 電容器結構及其製造方法 | |
US10056448B2 (en) | Coplanar metal-insulator-metal capacitive structure | |
KR100960933B1 (ko) | 반도체 소자 및 그의 제조방법 | |
TWI602309B (zh) | 電容器結構及其製造方法 | |
KR101096840B1 (ko) | 반도체 소자의 제조 방법 | |
TWI567752B (zh) | 記憶元件及其製造方法 | |
KR101557871B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6159791A (en) | Fabrication method of capacitor | |
CN107808875B (zh) | 电容器结构及其制造方法 | |
KR101168389B1 (ko) | 반도체 소자의 제조 방법 | |
TWI579849B (zh) | 記憶元件及其製造方法 | |
US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
KR100678298B1 (ko) | 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법 | |
KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
KR100915074B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |