JP2010123961A - 半導体装置の配線構造物及びその形成方法 - Google Patents
半導体装置の配線構造物及びその形成方法 Download PDFInfo
- Publication number
- JP2010123961A JP2010123961A JP2009261608A JP2009261608A JP2010123961A JP 2010123961 A JP2010123961 A JP 2010123961A JP 2009261608 A JP2009261608 A JP 2009261608A JP 2009261608 A JP2009261608 A JP 2009261608A JP 2010123961 A JP2010123961 A JP 2010123961A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact pad
- interlayer insulating
- insulating film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 105
- 125000006850 spacer group Chemical group 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000011143 downstream manufacturing Methods 0.000 abstract 1
- 239000012530 fluid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000007788 liquid Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-O azanium;hydrofluoride Chemical compound [NH4+].F LDDQLRUQCUTJBB-UHFFFAOYSA-O 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】後工程における、キャパシタの下部電極と接続されるべき第２コンタクトプラグの形成の際の洗浄液による第１コンタクトパッドの損傷を防止できる、半導体装置の配線構造物及びその形成方法を提供する。
【解決手段】配線構造物は、第１コンタクトパッド１２６、第１コンタクトプラグ１５０、スペーサー１４０、及び層間絶縁膜パターン１２０、１３０を含む。第１コンタクトパッド１２６は、基板１００の第１コンタクト領域１１６ａと電気的に接続される。第１コンタクトプラグ１５０は、第１コンタクトパッド１２６上に具備され、第１コンタクトパッド１２６と電気的に接続される。スペーサー１４０は、第１コンタクトプラグ１５０の側壁と第１コンタクトパッド１２６の側壁の上部とに同時に面接する。層間絶縁膜パターン１２０，１３０は、コンタクトパッド１２６とスペーサー１４０を収容する開口を有する。
【選択図】図１
【解決手段】配線構造物は、第１コンタクトパッド１２６、第１コンタクトプラグ１５０、スペーサー１４０、及び層間絶縁膜パターン１２０、１３０を含む。第１コンタクトパッド１２６は、基板１００の第１コンタクト領域１１６ａと電気的に接続される。第１コンタクトプラグ１５０は、第１コンタクトパッド１２６上に具備され、第１コンタクトパッド１２６と電気的に接続される。スペーサー１４０は、第１コンタクトプラグ１５０の側壁と第１コンタクトパッド１２６の側壁の上部とに同時に面接する。層間絶縁膜パターン１２０，１３０は、コンタクトパッド１２６とスペーサー１４０を収容する開口を有する。
【選択図】図１
Description
本発明は、半導体装置の配線構造物及びその形成方法に係り、より詳細には、コンタクトプラグの間の電気的短絡を防止できる半導体装置の配線構造物及びその形成方法に関する。
ＤＲＡＭにおいて、メモリーセルの集積度の増加と共に、各セルの形成される水平面積は大きく削減される。 このため、その縮小された面積内に高いキャパシタンスを有するキャパシタを形成することがより重要な問題となる。
キャパシタに含まれる電極の有効面積を増加させるためにキャパシタの構造は、初期の平面キャパシタ構造からスタック（ｓｔａｃｋ）型又はトレンチ（ｔｒｅｎｃｈ）型キャパシタ構造に移行し、スタック型キャパシタ構造においてもシリンダー型キャパシタ構造に移行しつつある。シリンダー型キャパシタは、狭い面積内で互いに接触しないように形成しなければならない。しかし、キャパシタは、アクセストランジスターのソース／ドレーンの一領域と電気的に接続しなければならないため、キャパシタを形成できる領域は、下部のソース／ドレーンの位置により限定される。このため、隣接するキャパシタ間のマージンが狭くなり、キャパシタが互いに接触し、電気的に短絡するという問題が頻繁に発生していた。
最近は、下部のソース／ドレーンの位置に関係なく、隣接するキャパシタの間が十分離隔できるようにキャパシタを広く配置するための工程が開発されつつある。具体的には、キャパシタと接続するコンタクトプラグの上部面をコンタクトプラグの下部面よりも相対的に広い形状を有するように形成するか、あるいはコンタクトプラグの上部面にランディングパッドを形成することによってキャパシタとコンタクトプラグの接触マージンを増加している。しかし、コンタクトプラグの上部面を下部面より相対的に広く形成する場合には、コンタクトプラグが互いに近すぎて前記コンタクトプラグ間にブリッジ不良が頻繁に発生する恐れがある。また、前記コンタクトプラグの上部面にランディングパッドを形成する場合、蒸着及び写真工程が新たに必要になるだけではなく、ランディングパッドがミスアラインされる場合に不良が発生する恐れがある。
従って、上部接触面の面積が十分に広いにも拘わらず、ビットラインと接触するコンタクトパッドとのブリッジ不良を誘発しないコンタクトプラグを形成する方法が開発されてきた。具体的には、デザインルールが６０ｎｍ以下のＤＲＡＭにおいて、キャパシタの下部電極と接続されるべきコンタクトプラグは、ワードライン構造物とビットライン構造物とが交差する地点にあって、第１コンタクトパッドを露出している、スペーサーの形成された開口部内に形成される。よって、前記コンタクトプラグは、ビットライン構造物及びこれに接続される第２コンタクトパッドと隣接して形成される。ここで、前記開口部は、前記ビットライン構造物をエッチングマスクとして用いるセルフアライン方式で形成されるので、前記ビットライン又は前記第２コンタクトパッドを露出してしまう。
そこで、本発明は、前記問題に鑑みてなされたものであり、本発明の目的とするところは、コンタクトパッドとコンタクトプラグとに同時に面接（ｆａｃｅ、面状に接触する、以下「面接」という）するスペーサーを含む、新規かつ改良された半導体装置の配線構造物を提供することにある。
また、本発明の他の目的は、コンタクトパッドとコンタクトプラグとに面接するスペーサーを形成することにより、洗浄液によるコンタクトパッドの損傷を防止することが可能な、新規かつ改良された半導体装置の配線構造物の形成方法を提供することにある。
また、本発明の他の目的は、コンタクトパッドとコンタクトプラグとに面接するスペーサーを形成することにより、洗浄液によるコンタクトパッドの損傷を防止することが可能な、新規かつ改良された半導体装置の配線構造物の形成方法を提供することにある。
前記の目的を達成するための本発明の一実施例による半導体装置の配線構造物は、第１コンタクトパッド、第１コンタクトプラグ、スペーサー、及び層間絶縁膜パターンを含む。前記第１コンタクトパッドは、半導体装置の基板の第１コンタクト領域と電気的に接続される。前記第１コンタクトプラグは、前記第１コンタクトパッドの上に具備され、前記第１コンタクトパッドと電気的に接続される。前記スペーサーは、前記第１コンタクトプラグの側壁と前記第１コンタクトパッドの側壁の上部とに同時に面接する。前記層間絶縁膜パターンは、前記第１コンタクトプラグと前記スペーサーを収容する開口部を有する。
前述した構成を有する配線構造物は、後の工程でキャパシタの下部電極と接続されるべき第２コンタクトプラグを形成する際の洗浄液によって前記第１コンタクトパッドが損傷するのを、前記スペーサーの介在により防止できる。
一実施例で、前記開口部の下面の幅は、前記第１コンタクトパッドの上面の幅より大きい。
また一実施例で、前記第１コンタクトパッドは、前記基板の第２コンタクト領域と電気的に接続され且つ前記キャパシタの下部電極に接続される第２コンタクトパッドと隣接する。
一実施例で、前記スペーサーは、前記第１コンタクトパッドの上部の側壁を囲む構造を有し、シリコン窒化物又はシリコン酸窒化物を含む。
一実施例で、前記配線構造物は、前記第１コンタクトプラグと電気的に接続されるビットラインを更に含む。
また一実施例で、前記第１コンタクトパッドは、前記基板の第２コンタクト領域と電気的に接続され且つ前記キャパシタの下部電極に接続される第２コンタクトパッドと隣接する。
一実施例で、前記スペーサーは、前記第１コンタクトパッドの上部の側壁を囲む構造を有し、シリコン窒化物又はシリコン酸窒化物を含む。
一実施例で、前記配線構造物は、前記第１コンタクトプラグと電気的に接続されるビットラインを更に含む。
前記の他の目的を達成するための本発明の一実施例の配線構造物の形成方法によると、まず、基板の第１コンタクト領域と電気的に接続された第１コンタクトパッドを覆う層間絶縁膜の形成された基板を準備する。その後、前記層間絶縁膜をパターニングして、前記第１コンタクトパッドの上面及びその側壁の上部を全部露出させる開口部を有する層間絶縁膜パターンを形成する。前記開口部に露出された層間絶縁膜パターンの側壁に、前記第１コンタクトパッドの側壁の上部と面接するスペーサーを形成する。続いて、前記スペーサーの形成された開口部内に前記第１コンタクトパッドと電気的に接続される第１コンタクトプラグを形成する。
その結果、基板上には、この後の工程における、キャパシタの下部電極と接続されるべき第２コンタクトプラグの形成の時、洗浄液による損傷を防止しうる配線構造物を形成できる。
一実施例によると、前記開口部は、下面の幅が前記コンタクトパッド上面幅より１０〜３０ｎｍ大きく形成される。
また一実施例において、前記スペーサーは、シリコン窒化物又はシリコン酸窒化物を含むスペーサー膜を形成した後、これを前記第１コンタクトパッドの表面が露出するまでエッチングすることによって形成される。
また一実施例において、前記スペーサーは、シリコン窒化物又はシリコン酸窒化物を含むスペーサー膜を形成した後、これを前記第１コンタクトパッドの表面が露出するまでエッチングすることによって形成される。
前記の他の目的を達成するための本発明の他の実施例の配線構造物の形成方法によると、基板の第１、第２コンタクト領域を露出させる第１開口部を有する第１層間絶縁膜パターンを形成する。前記第１層間絶縁膜パターンの第１開口部内に第１コンタクトパッドと第２コンタクトパッドとを形成する。前記第１コンタクトパッドと第２コンタクトパッドとを覆う第２層間絶縁膜を形成する。前記第２層間絶縁膜をパターニングして、前記第１コンタクトパッドの上面と前記第１層間絶縁膜パターンの上面のうち前記第１コンタクトパッドの上面の周縁部分とを露出させる予備開口を有する第２層間絶縁膜パターンを形成する。前記予備開口に露出された第１層間絶縁膜パターンの上部をエッチングして、前記予備開口を前記第１コンタクトパッドの上面及びその側壁の上部とを同時に露出させる開口部として形成する。前記開口部に露出された第１及び第２層間絶縁膜パターンの側壁に前記第１コンタクトパッドの側壁の上部と面接するスペーサーを形成する。その後、前記スペーサーが形成された開口部に埋没された第１コンタクトプラグを含むビットライン構造物を形成する。
その結果、前記基板上には、スペーサーにより外側壁が囲まれた形態の配線構造物が形成される。
本発明による配線構造物は、第１コンタクトパッド上に形成された第１コンタクトプラグの外側壁を囲むと同時に第１コンタクトパッドの側壁の上部を囲むスペーサーを含む。すなわち、スペーサーは、第１コンタクトパッドと第１コンタクトプラグとが面接する部分を囲むように形成されることによって第１コンタクトパッドと第１コンタクトプラグとの接触面で形成される金属シリサイドが、後の工程で隣接する第２コンタクトプラグを形成する際に、洗浄液の浸透により損傷するのを防止できる。よって、その後キャパシタの下部電極と接続されるべき第２コンタクトプラグの形成に際して、第１コンタクトパッドの損傷が防止され、且つ第１コンタクトプラグが隣接する第２コンタクトプラグと電気的に短絡されるという半導体装置の不良を防止できる。
以下に添付図面を参照して本発明の好適な実施形態について詳細に説明する。本発明は多様に変更することができ、多様な形態を有することができること、特定の実施形態を図面に例示して本文に詳細に説明する。しかし、これは、本発明を特定の開示形態に限定するのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、乃至代替物を含むと理解されるべきである。
各図面を説明しながら類似の参照符号を類似の構成要素に対して付与した。図面において、基板、層（膜）、領域、パッド、パターン、又は構造物の寸法は本発明の明確性のために実際より拡大して示した。
本発明において、単に『それぞれの層（膜）、領域、パッド、又はパターンの「上に」、「上部に」、又は「下部に」形成される、』と言及される場合には、それぞれの層（膜）、領域、パッド、パターン、又は構造物が直接的に別の基板、各層（膜）、領域、パッド、又はパターンの上に形成されるか下に位置することを示すが、他の第３の層（膜）、領域、パッド、パターン、又は構造物が介在して追加的に形成されることが可能である。また、各層（膜）、領域、パターン、又は構造物が「第１」、「第２」、「第３」、及び「第４」のいずれかとして言及される場合、これらは用語によって限定されることはなく、単に各層（膜）、領域、パターン、又は構造物を区分するための目的としてのみ使われる。よって、「第１」、「第２」、「第３」、及び「第４」の各々は、各層（膜）、領域、パッド、パターン、又は構造物に対して、それぞれ選択的に、又は交換的に用いることができる。
各図面を説明しながら類似の参照符号を類似の構成要素に対して付与した。図面において、基板、層（膜）、領域、パッド、パターン、又は構造物の寸法は本発明の明確性のために実際より拡大して示した。
本発明において、単に『それぞれの層（膜）、領域、パッド、又はパターンの「上に」、「上部に」、又は「下部に」形成される、』と言及される場合には、それぞれの層（膜）、領域、パッド、パターン、又は構造物が直接的に別の基板、各層（膜）、領域、パッド、又はパターンの上に形成されるか下に位置することを示すが、他の第３の層（膜）、領域、パッド、パターン、又は構造物が介在して追加的に形成されることが可能である。また、各層（膜）、領域、パターン、又は構造物が「第１」、「第２」、「第３」、及び「第４」のいずれかとして言及される場合、これらは用語によって限定されることはなく、単に各層（膜）、領域、パターン、又は構造物を区分するための目的としてのみ使われる。よって、「第１」、「第２」、「第３」、及び「第４」の各々は、各層（膜）、領域、パッド、パターン、又は構造物に対して、それぞれ選択的に、又は交換的に用いることができる。
［配線構造物及びその形成方法］
図１は、本発明の一実施例による半導体装置の配線構造物を示す断面図である。
図１を参照すると、本発明の一実施例による半導体構造物は、基板１００、基板に形成された第１、第２コンタクト領域１１６ａ、１１６ｂと電気的に接続された第１、第２コンタクトパッド１２６、１２４、第１、第２コンタクトパッドを互いに絶縁させる絶縁膜パターン１２０、第１コンタクトパッドの一部を露出させる開口部を有する層間絶縁膜パターン１３０、第１コンタクトパッドと電気的に接続された第１コンタクトプラグ１５０、第１コンタクトパッド１２６の側壁の上部及び第１コンタクトプラグの側壁に面接するスペーサー１４０を含む構成を有する。
図１は、本発明の一実施例による半導体装置の配線構造物を示す断面図である。
図１を参照すると、本発明の一実施例による半導体構造物は、基板１００、基板に形成された第１、第２コンタクト領域１１６ａ、１１６ｂと電気的に接続された第１、第２コンタクトパッド１２６、１２４、第１、第２コンタクトパッドを互いに絶縁させる絶縁膜パターン１２０、第１コンタクトパッドの一部を露出させる開口部を有する層間絶縁膜パターン１３０、第１コンタクトパッドと電気的に接続された第１コンタクトプラグ１５０、第１コンタクトパッド１２６の側壁の上部及び第１コンタクトプラグの側壁に面接するスペーサー１４０を含む構成を有する。
基板１００は、シリコン基板、シリコン・オン・インシュレーター基板、ゲルマニウム基板、シリコン・ゲルマニウム基板などを含む。基板１００には、素子分離（ＳＴＩ、Ｓｈａｌｌｏｗ＿Ｔｒｅｎｃｈ＿Ｉｓｏｌａｔｉｏｎ）工程を行って形成された素子分離層と、ゲート構造物（図示せず）及びコンタクト領域が形成されて存在する。ゲート構造物（図示せず）は、ゲート絶縁膜とゲート電極とが積層された構造を有し、ゲート電極はワードラインに接続される。ここでコンタクト領域は、第１コンタクト領域１１６ａと第２コンタクト領域１１６ｂを含む。
第１、第２コンタクトパッド１２６、１２４は、第１コンタクトパッド１２６及び第２コンタクトパッド１２４を含む。 第２コンタクトパッド１２４は、第２コンタクト領域１１６ｂと接触し、後述するようにキャパシタの下部電極と接続されるべき第２コンタクトプラグと電気的に接続され、第１コンタクトパッド１２６は、第１コンタクト領域１１６ａと接触し、ビットラインに接続されるべき第１コンタクトプラグ１５０と電気的に接続される。一例として、図示したように第１コンタクトパッド１２６は第２コンタクトパッド１２４より低い上面を有し、また第１、第２コンタクトパッドは不純物のドープされたポリシリコンを含む。前記第１コンタクトパッド１２６と第２コンタクトパッド１２４は、反復的に配置されることが可能であり、前記絶縁膜パターン１２０により電気的に互いに絶縁される。
層間絶縁膜パターン１３０は、第１、第２コンタクトパッド１２６、１２４を覆う層間絶縁膜をパターニングして形成され、第１コンタクトパッド１２６の上部を露出させる開口部（図１では明示せず）を含む。 この開口部は、層間絶縁膜を貫くと同時に絶縁膜パターンの上部をオーバーエッチすることによって形成されたリセス（図１では明示せず）と連通する構造を有する。このリセスは、第１コンタクトパッド１２６の上面及び側壁上部を露出させる。すなわち、開口部の下部は、第１コンタクトパッド１２６の側壁上部を露出できるように第１コンタクトパッド１２６の上面の幅より大きい幅を有する。
スペーサー１４０は、前記開口部に露出された層間絶縁膜パターン１３０の側壁に具備されると同時に、第１コンタクトパッド１２６の側壁の上部に面接する。すなわち、スペーサー１４０は開口部内に形成され、第２コンタクトパッド１２６の側壁を囲む構造を有する。前記スペーサー１４０は、前記第１コンタクトパッドの側壁の上部を囲むように形成され、これによって、ビットライン用の第１コンタクトプラグ１５０と第１コンタクトパッド１２６との接触面に成長した金属シリサイドが後の工程における洗浄液によって損傷することを防止する。さらに、この後、第２コンタクトパッド１２４と接続されるキャパシタ用の第２コンタクトプラグの形成の時、第２コンタクトプラグが第１コンタクトパッド１２６と電気的に短絡されるという問題を未然に防止することができる。
第１コンタクトプラグ１５０は、スペーサー１４０の形成された開口部内に形成され、第１、第２コンタクトパッドのうち、第１コンタクトパッド１２６と電気的に接続される。第１コンタクトプラグ１５０は、ビットライン（図示せず）と電気的に接続される下部金属パターン又はビットラインに含まれた下部金属配線であってもよい。図示していないが、本実施例の導電性配線構造物は、第１コンタクトプラグ１５０と電気的に接続されるビットラインを更に含むことができる。
図２〜図５は、本発明の一実施例による図１に示した配線構造物の形成方法を示す断面図である。
図２を参照すると、基板１００上に第１、第２コンタクトパッド１２６、１２４を形成する。
図２を参照すると、基板１００上に第１、第２コンタクトパッド１２６、１２４を形成する。
本実施例によると、第１、第２コンタクト領域１１６ａ、１１６ｂの形成された基板１００を覆う絶縁膜を形成する。この絶縁膜は、ＢＰＳＧ、ＰＳＧ、ＵＳＧ、ＴＥＯＳ、又は高密度プラズマ（ＨＤＰ）酸化物のようなシリコン酸化物を含む。その際、この絶縁膜は、化学的機械的研磨工程によって平坦化した上面を有する。
その後、絶縁膜上に第１フォトレジストパターン（図示せず）を形成する。その後、第１フォトレジストパターンに露出された絶縁膜を部分的に異方性エッチングして第１、第２コンタクト領域１１６ａ、１１６ｂをそれぞれ露出させるコンタクトホール（図２では明示せず）を形成する。このようにコンタクトホールを形成するように絶縁膜の一部を除去した結果、絶縁膜パターン１２０が形成される。コンタクトホールの中の一部はキャパシタ用コンタクト領域である第２コンタクト領域１１６ｂを露出させ、コンタクトホールの中の他の一部はビットライン用コンタクト領域である第１コンタクト領域１１６ａを露出させる。
続いて、絶縁膜パターン１２０のコンタクトホール内に埋没された第１コンタクトパッド１２６と第２コンタクトパッド１２４を形成する。具体的には、第１コンタクトパッド１２６と第２コンタクトパッド１２４を形成するためには、まず、コンタクトホールを十分に埋没しながら絶縁膜パターン１２０を覆うポリシリコン膜（図示せず）を形成する。このポリシリコン膜は、不純物のドープされたポリシリコンを化学気相蒸着して形成される。
その後、絶縁膜パターン１２０の上部に位置するポリシリコン膜を選択的に除去することで、ポリシリコン膜は、コンタクトホール内に埋没された第１ポリシリコンパターン及び第２ポリシリコンパターンとして形成される。第１ポリシリコンパターンは、コンタクトホール内で第１コンタクト領域１１６ａと電気的に接続される第１コンタクトパッド１２６になる。第２ポリシリコンパターンは、コンタクトホール内で第２コンタクト領域１１６ｂと電気的に接続される第２コンタクトパッド１２４になる。その際、第１コンタクトパッド１２６と第２コンタクトパッド１２４は、絶縁膜パターンの上面と実質的に同じ高さの上面を有する。
図３を参照すると、第１コンタクトパッド１１６ａの上面及びその側壁の上部を露出させる開口部１３２を有する層間絶縁膜パターン１３０を形成する。
この層間絶縁膜パターン１３０を形成するための一実施例によると、第１コンタクトパッド１２６と第２コンタクトパッド１２４とが形成された基板１００上に層間絶縁膜（図示せず）を形成する。層間絶縁膜は、後の工程で形成するビットラインと第１コンタクトパッド１２６とを電気的に絶縁する役割を果たす。層間絶縁膜の例としては、ＢＰＳＧ酸化膜、ＰＳＧ酸化膜、ＳＯＧ酸化膜、高密度プラズマ（ＨＤＰ）酸化膜などが挙げられる。
その後、層間絶縁膜の上に第２フォトレジストパターン（図示せず）を形成する。第２フォトレジストパターンは、最終的に形成される開口部１３２の下面の幅が前記第１コンタクトパッド１２６の上面の幅より大きいように形成することが望ましい。 その後、第２フォトレジストパターンに露出された層間絶縁膜を第１コンタクトパッド１２６の側壁の上部が露出するまでオーバーエッチングする。その結果、層間絶縁膜は、第１コンタクトパッド１２６の上面及びその側壁の上部を露出させる開口部１３２を有する層間絶縁膜パターン１３０として形成される。 一例で、開口部１３２は、下面の幅が第１コンタクトパッドの上面の幅より１０〜３０ｎｍ大きく形成することが望ましい。
特に、層間絶縁膜パターン１３０の開口部１３２を形成する際のオーバエッチによって、第１コンタクトパッド１２６は、第２コンタクトパッド１２４より低い上面を有し、絶縁膜パターン１２０には、開口部１３２と連通するリセス（Ｒ）が形成される。すなわち、開口部１３２は、絶縁膜パターン１２０に形成されたリセスと連通することで第１コンタクトパッド１２６の上部とその側壁の上部を露出させる。
図４を参照すると、開口部１３２に露出された層間絶縁膜パターンの側壁にスペーサー１４０を形成する。
本実施例によると、まず層間絶縁膜パターン１３０上の第２フォトレジストパターンをアッシング及びストリップ工程の双方又は一方によって除去する。続いて、開口部１３２に露出された層間絶縁膜パターン１３０の側壁と絶縁膜パターン１２０の表面及び第１コンタクトパッド１２６上に均一な厚さを有するスペーサー膜（図示せず）を形成する。一例としてスペーサー膜は、シリコン窒化物又はシリコン酸窒化物を化学気相蒸着して形成できる。続いて、このスペーサー膜を第１コンタクトパッド１２６の表面が露出されるまで異方性エッチングする。その結果、前記スペーサー膜は、前記開口部１３２に露出された絶縁膜パターン１２０と層間絶縁膜パターン１３０の側壁を囲むスペーサー１４０として形成される。また、スペーサー１４０は、開口部１３２に露出された第１コンタクトパッド１２６の側壁の上部を囲むように面接する。一例として、スペーサーは、第１コンタクトパッド１２６が約４０〜５０ｎｍの幅を有する場合、約８〜１４ｎｍの厚さを有するように形成する。
本実施例によると、まず層間絶縁膜パターン１３０上の第２フォトレジストパターンをアッシング及びストリップ工程の双方又は一方によって除去する。続いて、開口部１３２に露出された層間絶縁膜パターン１３０の側壁と絶縁膜パターン１２０の表面及び第１コンタクトパッド１２６上に均一な厚さを有するスペーサー膜（図示せず）を形成する。一例としてスペーサー膜は、シリコン窒化物又はシリコン酸窒化物を化学気相蒸着して形成できる。続いて、このスペーサー膜を第１コンタクトパッド１２６の表面が露出されるまで異方性エッチングする。その結果、前記スペーサー膜は、前記開口部１３２に露出された絶縁膜パターン１２０と層間絶縁膜パターン１３０の側壁を囲むスペーサー１４０として形成される。また、スペーサー１４０は、開口部１３２に露出された第１コンタクトパッド１２６の側壁の上部を囲むように面接する。一例として、スペーサーは、第１コンタクトパッド１２６が約４０〜５０ｎｍの幅を有する場合、約８〜１４ｎｍの厚さを有するように形成する。
図５を参照すると、スペーサー１４０の形成された開口部に埋没された金属膜１５０ａを形成する。本実施例によると、スペーサー１４０の形成された開口部１３２を埋没しながら層間絶縁膜パターン１３０を覆う金属膜１５０ａを形成する。金属膜１５０ａは、チタニウム又はタングステン金属を蒸着して形成できる。その際、金属膜１５０ａの形成によりポリシリコンからなった第１コンタクトパッド１２６の表面には金属シリサイド膜（図示せず）が形成できる。
その後、金属膜の上部を化学的機械的に研磨する。その結果、開口部１３２内には、図１に示した通り、第１コンタクトパッド１２６と電気的に接続される第１コンタクトプラグ１５０が形成される。本実施例で、化学的機械的研磨は、層間絶縁膜パターン１３０の上部が一部除去されるまで行う。
前述したように、スペーサーを有する配線構造物は、第１コンタクトパッド１２６の側壁の上部と第１コンタクトプラグ１５０の側壁を囲んで面接するスペーサー１４０を含む。これにより後の工程で隣接するキャパシタ用の第２コンタクトプラグを形成する際に、第１コンタクトパッド１２６が洗浄液によって損傷しない。
以下では、本発明の一実施例による半導体装置の配線構造物の形成方法を適用してＤＲＡＭ装置を製造するのに適合した方法を説明する。
図６〜図１８は、本発明の一実施例による配線構造物を含むＤＲＡＭの製造方法を示す断面図である。
以下の説明では、上記の図１〜図５における「絶縁膜（パターン）」「層間絶縁膜（パターン）」を、改めて「第１層間絶縁膜（パターン）」「第２層間絶縁膜（パターン）」と名付け、新規に「第３層間絶縁膜（パターン）」を導入する。
図６を参照すると、基板２００の第１、第２コンタクト領域２１６ａ、２１６ｂを露出させる第１開口部の形成された第１層間絶縁膜パターン２２０を形成する。
以下の説明では、上記の図１〜図５における「絶縁膜（パターン）」「層間絶縁膜（パターン）」を、改めて「第１層間絶縁膜（パターン）」「第２層間絶縁膜（パターン）」と名付け、新規に「第３層間絶縁膜（パターン）」を導入する。
図６を参照すると、基板２００の第１、第２コンタクト領域２１６ａ、２１６ｂを露出させる第１開口部の形成された第１層間絶縁膜パターン２２０を形成する。
前記第１層間絶縁膜パターンを形成するための一実施例によると、まず、層間絶縁膜パターンを形成する前に基板２００にアクティブ領域を定義する素子分離層２０４を形成した後、前記基板のアクティブ領域上にゲート構造物（図示せず）と第１、第２コンタクト領域２１６ｂ、２１６ａを含むトランジスター（図示せず）を形成する。
前記ゲート構造物（図示せず）は、ゲート絶縁膜とゲート電極が積層された構造を有するワードラインとゲートスペーサーを含む。 第１、第２コンタクト領域２１６ｂ、２１６ａは、ゲート構造物をイオン注入マスクとして用いてゲート構造物の間に露出する基板２００の表面下にイオン注入した後、熱処理工程を行うことで形成されるソース／ドレーン領域である。第２コンタクト領域２１６ａは、キャパシタの下部電極と電気的に接続される第２コンタクトパッドと接触するための領域であって、第１コンタクト領域２１６ｂは、ビットラインと電気的に接続される第１コンタクトパッドと接触するための領域である。
その後、前記ゲート構造物を覆う第１層間絶縁膜を形成する。 第１層間絶縁膜はシリコン酸化物を化学気相蒸着して形成することができる。続いて、第１層間絶縁膜の上にエッチングマスクを形成した後、エッチングマスクに露出された第１層間絶縁膜をエッチングする。その結果、第１層間絶縁膜は、第１コンタクト領域２１６ｂ及び第２コンタクト領域２１６ａをそれぞれ露出させる第１開口部２２２が形成された第１層間絶縁膜パターン２２０として形成される。前記第１開口部２２２は前記ゲートスペーサーにセルフアラインされるセルフアラインコンタクト形成工程を通じて形成することができる。
図７を参照すると、前記第１層間絶縁膜パターン２２０の第１開口部内に埋没された第１、第２コンタクトパッド２２６、２２４を形成する。
前記コンタクトパッドを形成するための一実施例によると、前記第１開口部を十分に埋没しながら前記第１層間絶縁膜２２０パターンを覆うポリシリコン膜（図示せず）を形成する。その後、前記ポリシリコン膜を第１層間絶縁膜パターン２２０の上面が露出するまで選択的に除去する。その結果、前記ポリシリコン膜は、前記第１開口部内に埋没されたコンタクトパッド２２６、２２４として形成される。
前記コンタクトパッドを形成するための一実施例によると、前記第１開口部を十分に埋没しながら前記第１層間絶縁膜２２０パターンを覆うポリシリコン膜（図示せず）を形成する。その後、前記ポリシリコン膜を第１層間絶縁膜パターン２２０の上面が露出するまで選択的に除去する。その結果、前記ポリシリコン膜は、前記第１開口部内に埋没されたコンタクトパッド２２６、２２４として形成される。
ここで、第１コンタクトパッド２２６は、前記第１開口部内で第１コンタクト領域２１６ｂと電気的に接続されるポリシリコンパターンであり、第２コンタクトパッド２２４は、前記第１開口部内で第２コンタクト領域２１６ａと電気的に接続されるポリシリコンパターンである。
図８を参照すると、第１コンタクトパッド２２６の上面と第１層間絶縁膜パターン２２０の表面の一部を露出させる予備第２開口部２３２ａを有する第２層間絶縁膜パターン２３０を形成する。
予備第２開口部２３２ａを有する第２層間絶縁膜パターン２３０を形成するための一実施例によると、第１コンタクトパッド２２６及び第２コンタクトパッド２２４の形成された第１層間絶縁膜パターン２２０上に第２層間絶縁膜（図示せず）を形成する。第２層間絶縁膜は、後続形成されるビットラインの下部配線と隣接するコンタクトプラグを電気的に絶縁させる役割を果たす。第２層間絶縁膜の例としてはＢＰＳＧ酸化膜、ＰＳＧ酸化膜、ＳＯＧ酸化膜、高密度プラズマ（ＨＤＰ）酸化膜などが挙げられる。
その後、第２層間絶縁膜上に第２フォトレジストパターン（図示せず）を形成する。第２フォトレジストパターンは、形成しようとする予備第２開口部２３２ａの下面の幅が前記第１コンタクトパッド２２６の上面の幅より大きいように形成することが望ましい。その後、第２フォトレジストパターンに露出された第２層間絶縁膜を第１コンタクトパッド２２６の上面と第１層間絶縁膜パターンの表面とが一部露出するまでパターニングする。 その結果、第２層間絶縁膜には、第１コンタクトパッド２２６の上面と、第１コンタクトパッド２２６の周縁の第１層間絶縁膜パターンの表面を露出させる予備第２開口部２３２ａが形成された第２層間絶縁膜パターン２３０として形成される。一例として、予備第２開口部２３２ａは、下面の幅が第１コンタクトパッド２２６の上面の幅より１０〜３０ｎｍ大きく形成することが望ましい。
図９を参照すると、予備第２開口部２３２ａに露出された第１層間絶縁膜パターンの上部をエッチングすることで予備第２開口部２３２ａを、第１コンタクトパッド２２６の側壁の上部を露出させる第２開口部２３２として形成する。具体的に、第２開口部２３２は、予備第２開口部２３２ａにより露出された第１層間絶縁膜パターン２２０の上部がエッチングされることによって形成されるリセス（Ｒ）と予備第２開口部２３２ａが連通することによって形成できる。本実施例で、第１コンタクトパッド２２６は、リセス（Ｒ）の形成の時、異方性エッチング工程に曝されるので第２コンタクトパッド２２４より低い上面を有する。前述の方法で形成される第２開口部２３２は、第２層間絶縁膜パターン２３０の側壁と第１層間絶縁膜パターン２２０の側壁の一部（上部）とを同時に露出させる。
図１０を参照すると、第２開口部２３２に露出された第２層間絶縁膜パターン２３０の側壁にスペーサー２４０を形成する。
スペーサー２４０を形成するための一実施例によると、まず、第２層間絶縁膜パターン２３０上の第２フォトレジストパターンをアッシング及びストリップ工程の双方又は一方を用いて除去する。 続いて、第２開口部２３２に露出された第２層間絶縁膜パターン２３０の側壁と、第１層間絶縁膜パターン２２０の側壁の上部、及び第１コンタクトパッド２２６の上に均一な厚さを有するスペーサー膜（図示せず）を形成する。一例として、スペーサー膜は、シリコン窒化物又はシリコン酸窒化物を化学気相蒸着して形成することができる。続いて、そのスペーサー膜を第１コンタクトパッド２２６の表面が露出するまで異方性エッチングする。その結果、スペーサー膜は、第２開口部２３２に露出された第１絶縁膜パターン２２０と第２層間絶縁膜パターン２３０の側壁を囲むスペーサー２４０として形成される。また、スペーサー２４０は、第２開口部に露出された第１コンタクトパッド２２６の側壁の上部を囲むように面接する。
スペーサー２４０を形成するための一実施例によると、まず、第２層間絶縁膜パターン２３０上の第２フォトレジストパターンをアッシング及びストリップ工程の双方又は一方を用いて除去する。 続いて、第２開口部２３２に露出された第２層間絶縁膜パターン２３０の側壁と、第１層間絶縁膜パターン２２０の側壁の上部、及び第１コンタクトパッド２２６の上に均一な厚さを有するスペーサー膜（図示せず）を形成する。一例として、スペーサー膜は、シリコン窒化物又はシリコン酸窒化物を化学気相蒸着して形成することができる。続いて、そのスペーサー膜を第１コンタクトパッド２２６の表面が露出するまで異方性エッチングする。その結果、スペーサー膜は、第２開口部２３２に露出された第１絶縁膜パターン２２０と第２層間絶縁膜パターン２３０の側壁を囲むスペーサー２４０として形成される。また、スペーサー２４０は、第２開口部に露出された第１コンタクトパッド２２６の側壁の上部を囲むように面接する。
図１１を参照すると、スペーサー２４０の形成された第２開口部に埋没された第１コンタクトプラグ２５０をビットライン用に形成する。第１コンタクトプラグ２５０を形成するための一実施例によると、上記図５の場合と同様であって、スペーサー２４０の形成された第２開口部２３２を埋没しながら第２層間絶縁膜パターン２３０を覆う金属膜（図５の１５０ａ）を形成する。金属膜１５０ａは、チタニウム又はタングステン金属を蒸着して形成することができる。その際、金属膜の形成によりポリシリコンからなった第１コンタクトパッド２２６の表面には、金属シリサイド膜（図示せず）が形成される。その後、金属膜の上部を化学的機械的研磨する。その結果、第２開口部２３２内には、第１コンタクトパッド２２６と電気的に接続される、ビットライン用の第１コンタクトプラグ２５０が形成される。本実施例で、化学的機械的研磨は、第２層間絶縁膜パターン２３０の上部が一部除去されるまで行われる。
図１２を参照すると、第１コンタクトプラグ２５０と電気的に接続されるビットライン構造物２６０を形成する。ビットライン構造物２６０を形成するための一実施例によると、第２層間絶縁膜パターン２３０及び第１コンタクトプラグ２５０上にビットライン導電膜（図示せず）を形成する。続いて、ビットライン導電膜上にマスクパターン２５４を形成した後、マスクパターン２５４に露出されたビットライン導電膜をパターニングする。その結果、ビットライン導電膜は、第１コンタクトプラグ２５０と電気的に接続されるビットライン２５２として形成される。その後、前記ビットライン２５２及びマスクパターン２５４の側壁にビットラインスペーサー２５５を形成することで、第１コンタクトプラグ２５０上にはビットライン構造物２６０が形成される。ビットライン構造物２６０は、ビットライン２５２、マスクパターン２５４、ビットラインスペーサー２５５を含む。
図１３を参照すると、ビットライン構造物２６０の間を十分に埋めて且つビットライン構造物２６０を覆う第３層間絶縁膜を形成する。第３層間絶縁膜は、第２層間絶縁膜パターン２３０及び第１層間絶縁膜パターン２２０と実質的に同一の物質で形成することができる。 その後第３層間絶縁膜と第２層間絶縁膜パターン２３０を順次にパターニングして、第３層間絶縁膜パターン２６４と、第２コンタクトパッド２２４を露出させる第３開口部２６６を形成する。一例として、第３開口部２６６は、第１コンタクトパッド２２６を囲むスペーサー２４０の一部を露出させることができる。
図面に示していないが、その後、第３開口部２６６に露出された第３層間絶縁膜の側壁及びビットライン構造物２６０の側壁にビットライン用スペーサーを更に形成することができる。
図１４を参照すると、第３開口部２６６の内部を完全に満たして且つ第３層間絶縁膜２６４を覆う金属膜を形成する。この金属膜として用いられる物質の例としては、タングステン、アルミニウム、銅などがある。その後、第３層間絶縁膜２６４の上部面が露出するように金属膜を研磨することで金属パターン２７０を形成する。 金属パターン２７０は、第２コンタクトパッド２２４と、後の工程で形成されるキャパシタの下部電極とを電気的に接続するために形成されるキャパシタ用の第２コンタクトプラグ２７０となる。
図１５を参照すると、キャパシタ用の第２コンタクトプラグ２７０及び第３層間絶縁膜２６４上にエッチング停止膜（ｅｔｃｈ＿ｓｔｏｐ＿ｌａｙｅｒ）２７２を形成する。 例えば、このエッチング停止膜２７２は、この後の工程で、開口２７５を有するモールド膜パターン２８０を形成するために、モールド膜を選択的にエッチングする工程を行う際に、キャパシタ用の第２コンタクトプラグ２７０のエッチング損傷を防止するために形成される。 エッチング停止膜２７２は、約１０〜２００Å程度の厚さに形成され、モールド膜に比べてエッチング率の低い窒化物や金属酸化物から形成される。
前記エッチング停止膜２７２上にモールド膜を形成する。 モールド膜は、シリコン酸化物で形成することができる。 具体的に、モールド膜は、ＴＥＯＳ、ＨＤＰ−ＣＶＤ酸化物、ＰＳＧ、ＵＳＧ、ＢＰＳＧ、又はＳＯＧを用いて形成することができる。モールド膜は、これらの物質を２層以上積層して形成することもできる。また、これらの物質のうち、エッチング率に多少差が出る物質を２層以上積層させてモールド膜を形成することで、後続工程で形成されるキャパシタの下部電極の側壁の形状を変更できる。
モールド膜の厚さは、キャパシタに要求されるキャパシタンス値によって適切に調節可能である。すなわち、キャパシタの高さは、モールド膜の厚さによって主に決定されるので、要求されるキャパシタンス値を有するキャパシタを形成するためにモールド膜の厚さを適切に調節できる。
続いて、モールド膜及びエッチング停止膜２７２を部分的にエッチングすることによってモールド膜パターン２８０を形成し、第２コンタクトプラグ２７０を露出させる開口２７５を形成する。この開口２７５を形成する時、基板の全領域で開口２７５の底面にエッチング停止膜２７２が少しも残らないようにするためにエッチング停止膜２７２を過度にエッチングする。このため、図示していないが、このエッチング工程を行うと、第２コンタクトプラグ２７０の上部面が多少エッチングされる可能性がある。
図１６を参照して、開口２７５の側面及び底面とモールド膜パターン２８０の上部面に下部電極膜２８２を連続的に形成する。下部電極膜２８２は、その下方の第２コンタクトプラグ２７０と互いに異なる材質の物質からなる。下部電極膜２８２は、金属又は金属を含む物質からなることが可能である。具体的に、下部電極膜２８２は、チタニウム、チタニウム窒化物、又はこれらの積層された多層膜からなることが可能である。 一例で、下部電極膜２８２は、チタニウム／チタニウム窒化膜構造を有することができる。このように下部電極膜２８２をポリシリコン物質を用いて形成することなく、金属又は金属を含む物質で形成する場合には、後続工程によって形成される下部電極と誘電膜の界面に空乏層が形成されないため、キャパシタのキャパシタンス値を増加できる。
下部電極膜２８２は、高い縦横比を有する開口部の内部表面に沿って形成しなければならないので、ステップカバレッジ特性の良好な蒸着方法によって形成する必要がある。また、下部電極膜２８２は、開口２７５を完全には埋めないように薄く蒸着する必要がある。これを満足させるために、下部電極膜２８２は、化学気相蒸着方法、サイクリック化学気相蒸着方法、又は原子層積層方法によって形成できる。
その後、下部電極膜２８２の形成された開口内にバッファー膜パターン２８６を形成する。前記バッファー膜パターン２８６は、シリコン酸化物又はポリシリコンを用いて形成することができる。
図１７を参照すると、下部電極膜２８２のうちモールド膜パターン２８０上に存在する部分を除去して下部電極パターン２９０を形成する。
具体的に、バッファー膜パターン２８６をエッチングマスクとして用いて下部電極膜２８２をモールド膜パターン２８０の表面が露出するまでエッチングする。その結果、下部電極膜２８２は、開口２７５の内側面に面接し、シリンダー形状を有する下部電極パターン２９０として形成される。この工程を行うと、下部電極パターン２９０のシリンダーの内部には、バッファー膜パターン２８６が残る一方、下部電極パターン２９０の外側壁はモールド膜パターン２８０で囲まれている。
具体的に、バッファー膜パターン２８６をエッチングマスクとして用いて下部電極膜２８２をモールド膜パターン２８０の表面が露出するまでエッチングする。その結果、下部電極膜２８２は、開口２７５の内側面に面接し、シリンダー形状を有する下部電極パターン２９０として形成される。この工程を行うと、下部電極パターン２９０のシリンダーの内部には、バッファー膜パターン２８６が残る一方、下部電極パターン２９０の外側壁はモールド膜パターン２８０で囲まれている。
続いて、エッチング溶液を用いる湿式エッチング工程を行ってモールド膜パターン２８０とバッファー膜パターン２８６を除去する。 モールド膜パターン２８０とバッファー膜パターン２８６は、両方ともシリコン酸化物を含むので、水、フッ化水素酸、フッ化水素アンモニウムを含むＬＡＬ溶液を用いる湿式エッチング工程によって同時に除去できる。特に、ＬＡＬ溶液は、下部電極２９０の腐食防止及び酸化物の再吸着を防止しうる金属腐食防止剤及び界面活性剤を更に含むことができる。
図１８を参照すると、下部電極パターン２９０上に均一な厚さを有する誘電膜２９２を形成する。誘電膜２９２は、高誘電率を有する金属酸化物を蒸着させて形成できる。この金属酸化物の例としては、アルミニウム酸化物及びハフニウム酸化物を挙げることができる。
その後、誘電膜２９２上に上部電極２９４を形成する。上部電極２９４は、金属又は金属を含む物質で形成できる。又は、上部電極２９４は、金属又は金属を含む物質を蒸着した後でポリシリコンを積層した多層膜として形成できる。以上の工程によって、キャパシタを含むＤＲＡＭ装置が完成する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例又は修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明による配線構造物は、コンタクトパッド上に形成されたコンタクトプラグの外側壁を囲むと同時にコンタクトパッドの外側壁の上部を囲むスペーサーを含む。すなわち、スペーサーは、コンタクトパッドとコンタクトプラグとが面接する部分を囲むように形成することでコンタクトパッドとコンタクトプラグとの接触面で形成される金属シリサイドが、後の工程で隣接する別のコンタクトプラグを形成する際に、洗浄液の浸透により損傷するのを防止できる。従って、この後の工程でキャパシタの下部電極と接続される別のコンタクトプラグを形成する際に、コンタクトパッドの損傷が防止され、且つコンタクトプラグが隣接する別のコンタクトプラグと電気的に短絡する半導体装置の不良を防止できる。
１００、２００ 基板
１１６ａ、２１６ｂ 第１コンタクト領域
１１６ｂ、２１６ａ 第２コンタクト領域
１２０ 絶縁膜パターン
１３０ 層間絶縁膜パターン
１２４、２２４ 第２コンタクトパッド
１２６、２２６ 第１コンタクトパッド
１３２ 開口部
１４０、２４０ スペーサー
１５０、２５０ 第１コンタクトプラグ
１５０ａ 金属膜
２０４ 素子分離層
２２０ 第１層間絶縁膜パターン
２２２ 第１開口部
２３０ 第２層間絶縁膜パターン
２３２ 第２開口部
２３２ａ 予備第２開口部
２５２ ビットライン
２５４ （ビットライン用）マスクパターン
２５５ ビットラインスペーサー
２６０ ビットライン構造物
２６４ 第３層間絶縁膜パターン
２６６ 第３開口部
２７０ 金属パターン、第２コンタクトプラグ
２７２ エッチング停止膜
２７５ 開口
２８０ モールド膜パターン
２８２ 下部電極膜
２８６ バッファ膜パターン
２９０ 下部電極パターン
２９２ 誘電膜
２９４ 上部電極
１１６ａ、２１６ｂ 第１コンタクト領域
１１６ｂ、２１６ａ 第２コンタクト領域
１２０ 絶縁膜パターン
１３０ 層間絶縁膜パターン
１２４、２２４ 第２コンタクトパッド
１２６、２２６ 第１コンタクトパッド
１３２ 開口部
１４０、２４０ スペーサー
１５０、２５０ 第１コンタクトプラグ
１５０ａ 金属膜
２０４ 素子分離層
２２０ 第１層間絶縁膜パターン
２２２ 第１開口部
２３０ 第２層間絶縁膜パターン
２３２ 第２開口部
２３２ａ 予備第２開口部
２５２ ビットライン
２５４ （ビットライン用）マスクパターン
２５５ ビットラインスペーサー
２６０ ビットライン構造物
２６４ 第３層間絶縁膜パターン
２６６ 第３開口部
２７０ 金属パターン、第２コンタクトプラグ
２７２ エッチング停止膜
２７５ 開口
２８０ モールド膜パターン
２８２ 下部電極膜
２８６ バッファ膜パターン
２９０ 下部電極パターン
２９２ 誘電膜
２９４ 上部電極
Claims (9)
- 少なくとも第１コンタクト領域を備える半導体装置の基板において、
前記第１コンタクト領域と電気的に接続された第１コンタクトパッドと、
前記第１コンタクトパッド上に具備され、前記第１コンタクトパッドと電気的に接続された第１コンタクトプラグと、
前記第１コンタクトパッドの側壁の上部と、前記第１コンタクトプラグの側壁とに同時に面接（ｆａｃｅ、面状に接触する、以下「面接」という）するスペーサーと、
前記第１コンタクトプラグと前記スペーサーとを収容する開口部を有する層間絶縁膜パターンと、を含むことを特徴とする半導体装置の配線構造物。 - 前記開口部の下面の幅は、前記第１コンタクトパッドの上面の幅より大きいことを特徴とする請求項１に記載の半導体装置の配線構造物。
- 前記基板はさらに第２コンタクト領域と、前記第２コンタクト領域に接続された第２コンタクトパッドと、前記第２コンタクトパッドに下部電極が接続されたキャパシタと、を備え、前記第１コンタクトパッドは、前記第２コンタクトパッドと隣接することを特徴とする請求項１に記載の半導体装置の配線構造物。
- 前記スペーサーは、前記第１コンタクトパッドの側壁を囲む構造を有し、シリコン窒化物又はシリコン酸窒化物を含むことを特徴とする請求項１に記載の半導体装置の配線構造物。
- 前記第１コンタクトプラグと電気的に接続されるビットラインを更に含むことを特徴とする請求項１に記載の半導体装置の配線構造物。
- 第１コンタクト領域と、前記第１コンタクト領域に電気的に接続された第１コンタクトパッドと、前記第１コンタクト領域及び第１コンタクトパッドを覆う層間絶縁膜と、が形成された半導体装置の基板を準備する段階と、
前記層間絶縁膜をパターニングして前記第１コンタクトパッドの上面及び前記第１コンタクトパッドの側壁の上部を露出させる開口部を有する層間絶縁膜パターンを形成する段階と、
前記開口部に露出された層間絶縁膜パターンの側壁に、前記第１コンタクトパッドの側壁の上部と面接するスペーサーを形成する段階と、
前記スペーサーの形成された開口部内に前記第１コンタクトパッドと電気的に接続される第１コンタクトプラグを形成する段階と、を含むことを特徴とする半導体装置の配線構造物の形成方法。 - 前記開口部は、下面の幅が前記第１コンタクトパッドの上面の幅より１０〜３０ｎｍ大きく形成することを特徴とする請求項６に記載の半導体装置の配線構造物の形成方法。
- 前記スペーサーは、シリコン窒化物又はシリコン酸窒化物を含むスペーサー膜を形成する段階と、
前記スペーサー膜を前記第１コンタクトパッドの表面が露出するまでエッチングする段階と、を行って形成されることを特徴とする請求項６に記載の半導体装置の配線構造物の形成方法。 - 第１、第２コンタクト領域と、前記第１、第２コンタクト領域を露出させる第１開口部を有する第１層間絶縁膜パターンと、を備える半導体装置の基板を形成する段階と、
前記第１層間絶縁膜パターンの第１開口部内に第１コンタクトパッドと第２コンタクトパッドとを形成する段階と、
前記第１コンタクトパッドと第２コンタクトパッドとを覆う第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜をパターニングして、前記第１コンタクトパッドの上面と前記第１層間絶縁膜パターンの上面のうち前記第１コンタクトパッドの上面の周縁部分とを露出させる予備開口を有する第２層間絶縁膜パターンを形成する段階と、
前記予備開口に露出された第１層間絶縁膜パターンの上部をエッチングして、前記予備開口を前記第１コンタクトパッドの上面及び前記第１コンタクトパッドの側壁の上部とを同時に露出させる開口部として形成する段階と、
前記開口部に露出された第１及び第２層間絶縁膜パターンの側壁に、前記第１コンタクトパッドの側壁の上部と面接するスペーサーを形成する段階と、
前記スペーサーが形成された開口部に埋没された第１コンタクトプラグを含むビットライン構造物を形成する段階と、を含むことを特徴とする半導体装置の配線構造物の形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080116122A KR20100057203A (ko) | 2008-11-21 | 2008-11-21 | 반도체 장치의 배선 구조물 및 이의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010123961A true JP2010123961A (ja) | 2010-06-03 |
Family
ID=42195484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009261608A Pending JP2010123961A (ja) | 2008-11-21 | 2009-11-17 | 半導体装置の配線構造物及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20100127398A1 (ja) |
| JP (1) | JP2010123961A (ja) |
| KR (1) | KR20100057203A (ja) |
| CN (1) | CN101740545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020170865A1 (ja) * | 2019-02-20 | 2020-08-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101610831B1 (ko) * | 2010-02-09 | 2016-04-12 | 삼성전자주식회사 | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 |
| KR20120073394A (ko) * | 2010-12-27 | 2012-07-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| KR20150092581A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 배선 구조물 및 그 형성 방법 |
| KR102230194B1 (ko) * | 2014-04-14 | 2021-03-19 | 삼성전자주식회사 | 반도체 소자 |
| US9711508B2 (en) * | 2015-02-26 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor structure and method of manufacturing the same |
| CN105097775B (zh) * | 2015-04-20 | 2017-12-29 | 江苏时代全芯存储科技有限公司 | 记忆体结构与其制备方法 |
| CN107994023B (zh) * | 2017-11-16 | 2021-01-26 | 长江存储科技有限责任公司 | 超细孔结构的制成工艺 |
| CN110299320B (zh) * | 2018-03-21 | 2023-11-21 | 联华电子股份有限公司 | 半导体装置以及其制作方法 |
| TWI683418B (zh) * | 2018-06-26 | 2020-01-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體及其製造、寫入與讀取方法 |
| US11158571B2 (en) * | 2018-12-20 | 2021-10-26 | Micron Technology, Inc. | Devices including conductive interconnect structures, related electronic systems, and related methods |
| KR102706734B1 (ko) | 2019-07-24 | 2024-09-19 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538098B1 (ko) * | 2003-08-18 | 2005-12-21 | 삼성전자주식회사 | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법 |
| KR100647468B1 (ko) * | 2005-11-04 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 제조 방법. |
-
2008
- 2008-11-21 KR KR1020080116122A patent/KR20100057203A/ko not_active Application Discontinuation
-
2009
- 2009-11-17 JP JP2009261608A patent/JP2010123961A/ja active Pending
- 2009-11-18 US US12/592,042 patent/US20100127398A1/en not_active Abandoned
- 2009-11-23 CN CN200910225939A patent/CN101740545A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020170865A1 (ja) * | 2019-02-20 | 2020-08-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JPWO2020170865A1 (ja) * | 2019-02-20 | 2021-12-02 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP7186855B2 (ja) | 2019-02-20 | 2022-12-09 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100127398A1 (en) | 2010-05-27 |
| KR20100057203A (ko) | 2010-05-31 |
| CN101740545A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100553835B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JP2010123961A (ja) | 半導体装置の配線構造物及びその形成方法 | |
| KR100568733B1 (ko) | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 | |
| KR100545866B1 (ko) | 커패시터 및 그 제조 방법 | |
| US9263452B2 (en) | Reservoir capacitor of semiconductor device | |
| JP2004228570A (ja) | 半導体装置及びその製造方法 | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2011108927A (ja) | 半導体装置の製造方法 | |
| KR100634251B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| KR100632938B1 (ko) | 커패시터를 구비하는 디램 소자 및 그 형성 방법 | |
| TW201530626A (zh) | 電容器下電極之製造方法及半導體裝置 | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| US6589837B1 (en) | Buried contact structure in semiconductor device and method of making the same | |
| KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| KR100807226B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101557871B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100667653B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20210398983A1 (en) | Dram and manufacturing method therefore | |
| JP2006032574A (ja) | 半導体装置及びその製造方法 | |
| US20060051916A1 (en) | Deep trench capacitor and method of fabricating thereof | |
| JP2004088105A (ja) | スタッド形態のキャッピング層を具備した半導体装置のビットライン及びその形成方法 | |
| US6214659B1 (en) | Method to crown capacitor for high density DRAM | |
| JP2008277434A (ja) | 半導体装置及びその製造方法 |