TW201535681A - 電容器、電容儲存節點及其製造方法 - Google Patents

Abstract

一種半導體結構，包含有一基材，其上設有至少一導電區域；複數個細柱狀電極設於該基材上，其中各該複數個細柱狀電極包含有一水平底部，直接接觸該導電區域，以及一細管狀的垂直部，連接至該水平底部；一上支撐結構，包含有一第一格柵結構層，位於一第一水平面，該第一水平面低於各該複數個細柱狀電極的頂端；以及一下支撐結構，包含有一第二格柵結構層，將各該複數個細柱狀電極的中段橋接在一起。

Description

電容器、電容儲存節點及其製造方法

本發明係有關於一種半導體結構，特別是有關於一種電容器或細柱狀電容儲存節點，其適合應用於高密度動態隨機存取記憶體(dynamic random access memory,DRAM)裝置。

隨著積體電路的集成度越來越高，電子元件的尺寸也越做越小。其中，電容器是積體電路中常用到的一種元件，可作為動態隨機存取記憶體(DRAM)的電荷存儲元件。

已知為了降低各個電容器所佔晶片面積，目前趨勢是將電容器設計成又高又細。當前電容器的尺寸已相當接近製程所能做出的最小尺寸，故需要開發新的製程方法，使得電容器可能被縮放到更小。

容器狀電容存儲節點是常見的一種電容器結構。容器狀存儲節點係被形成於密集的、高深寬比的孔洞中，這些孔洞係以蝕刻形成在一模板層或支撐結構中。接著去除模板層，再形成電容介電材料及電容胞電極板。然而，上述高深寬比的容器狀存儲節點的結構薄弱，容易倒塌，扭曲和/或破損。

為了避免倒塌，業界於是發展出一種格柵式支撐方法，通常係在容器狀存儲節點結構的最上端處提供一單層的格柵式支撐層。

根據本發明一實施例，提供一種半導體結構，包含有一基材，其上設有至少一導電區域；複數個細柱狀電極設於該基材上，其中各該複數個細柱狀電極包含有一水平底部，直接接觸該導電區域，以及一細管狀的垂直 部，連接至該水平底部；一上支撐結構，包含有一第一格柵結構層，位於一第一水平面，該第一水平面低於各該複數個細柱狀電極的頂端；以及一下支撐結構，包含有一第二格柵結構層，將各該複數個細柱狀電極的中段橋接在一起。該上支撐結構以及該下支撐結構支撐該複數個細柱狀電極，避免其倒塌。

根據本發明一實施例，該上支撐結構另包含有一環形側壁子，其環繞著各該複數個細柱狀電極的頂端。該環形側壁子包含有氧化矽或多晶矽。

根據本發明一實施例，該環形側壁子、該上支撐結構，以及該下支撐結構具有相同的圖案。

根據本發明一實施例，該第一格柵結構層以及該第二格柵結構層包含有氮化矽。

根據本發明一實施例，各該複數個細柱狀電極的的周圍，設有複數個不連續的間隙。

根據本發明一實施例，該半導體結構另包含有一電容介電層，覆蓋在該複數個細柱狀電極、該上支撐結構以及該下支撐結構上。該半導體結構另包含有一電容電極，位於該電容介電層上。

10‧‧‧基材

12‧‧‧導電區域

12a‧‧‧上表面

18‧‧‧停止層

20‧‧‧模板層

22‧‧‧第一犧牲層

24‧‧‧第一格柵層

24a‧‧‧格柵結構層

26‧‧‧第二犧牲層

28‧‧‧第二格柵層

28a‧‧‧格柵結構層

29‧‧‧上蓋層

30‧‧‧孔洞

42‧‧‧儲存節點電極

42a‧‧‧水平底部

42b‧‧‧垂直部

43‧‧‧犧牲層

44‧‧‧電容介電層

46‧‧‧電容上電極

52‧‧‧環形側壁子

60‧‧‧間隙

62‧‧‧通孔

64‧‧‧通孔

102‧‧‧上支撐結構

104‧‧‧下支撐結構

第1圖至第6圖為依據本發明一實施例所繪示的製作墊容器結構的方法的剖面示意圖。

第7圖例示環形側壁子、不連續的間隙以及模板層中的孔洞的佈局，其中第3圖的剖面係沿著第7圖的切線I-I’所視。

在下文中，將參照附圖說明細節，該些附圖中之內容亦構成說明 書細節描述的一部份，並且以可實行該實施例之特例描述方式來繪示。下文實施例已描述足夠的細節俾使該領域之一般技藝人士得以具以實施。當然，亦可採行其他的實施例，或是在不悖離文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此，下文之細節描述不應被視為是限制，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。

同樣地，圖示所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。

文中所提及的「半導體基材」、「半導體結構」或「基材」等名稱可以是在表面上已有材料層或積體電路元件層的半導體基底，其中，基材可以被理解為包括半導體晶圓。基材也可以指在製作過程中的半導體基底或晶圓，其上形成有不同材料層。舉例而言，晶圓或基材可以包括摻雜或未摻雜半導體、在絕緣材或半導體底材上形成的磊晶半導體、及其它已知的半導體結構。

文中所提及的「水平」，如本文所用被定義為平行於半導體基板的主要平面或表面上，而不管其晶格方向。文中所提及的「垂直」係垂直剛才定義的水平方向。其它位置用詞，如“上”，“上方”，“下方”，“底部”，“頂部”，“側”(如在“側壁”)，“更高”，“下”，“上方”和“下“，均相對於前述的水平面。

第1圖至第6圖為依據本發明一實施例所繪示的製作墊容器結構的方法的剖面示意圖。首先，如第1圖所示，提供一基材10作為元件或電路之基底。基材10可以包含單晶矽、半導體基材或半導體基材的一部。雖然圖式中基材10顯示為單一材質所構成，然而，基材10也可以包含不同的材料。例如，基材10可以是已含有積體電路製程中所用到的至少一種或多種材料層的半導體基材，例如，金屬材料層、阻障材料層、擴散材料層或絕緣材料層 等。

根據本發明實施例，基材10中設有至少一導電區域12，例如，導電區域12可以是汲極/源極摻雜區，或者一接墊。舉例來說，若導電區域12為一接墊，該接墊下方可以形成有一接觸插塞，可以將接墊電連接至一汲極/源極摻雜區。導電區域12的上表面12a一開始可以被一停止層18覆蓋住，例如，一蝕刻停止層。在後續的製程步驟中，如下將描述者，導電區域12的上表面12a將會被顯露出來。根據本發明實施例，停止層18可以包含有氮化矽或氮氧化矽等，但不限於此。

在停止層18上，形成有一模板層20。根據本發明實施例，模板層20可以包含有第一犧牲層22，其直接形成在停止層18上、一第一格柵層24，設於第一犧牲層22上、一第二犧牲層26，設於第一格柵層24上、一第二格柵層28，設於第二犧牲層26上，以及一上蓋層29，設於第二格柵層28上。根據本發明實施例，第一犧牲層22及第二犧牲層26可以包含有相同的介電材料，例如，氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或旋塗介電材(SOD)。第一格柵層24及第二格柵層28可以包含有相同的介電材料，例如，氮化矽。

根據本發明實施例，第一犧牲層22及第二犧牲層26的組成與第一格柵層24及第二格柵層28的組成不相同，以提供足夠的蝕刻選擇比。上蓋層29可以包含有使其能選擇性的從其下方的第二格柵層28被去除的介電層材料，例如，上蓋層29可以包含有氧化矽。根據本發明實施例，模板層20的厚度可約略介於15000埃至20000埃之間。

仍然參閱第1圖，接著進行微影及蝕刻製程，於模板層20中形成深及其全部厚度的高密度排列的孔洞30。根據本發明實施例，各個孔洞30的直徑可以接近曝光機台的曝光極限，或甚至更小。孔洞30的位置係相對應於下方的導電區域12，使得各個孔洞30顯露出各個導電區域12的至少部分的上表面12a。

如第2圖所示，在高密度排列、高深寬比的孔洞30內形成細柱狀的儲存節點電極42。形成細柱狀的儲存節點電極42的方法，可以先於基材10上沈積一均厚的導電層，例如氮化鈦層，使其覆蓋上蓋層29的上表面以及孔洞30內壁，藉著進行化學機械研磨製程，移除在孔洞30外位於上蓋層29表面多餘的導電層，顯露出上蓋層29表面。在進行化學機械研磨製程之前，可以在孔洞30內形成一犧牲層43，例如光阻、多晶矽或旋塗材料。根據本發明實施例，各細柱狀的儲存節點電極42包含有一水平底部42a以及一細管狀的垂直部42b，其連接至水平底部42a。根據本發明實施例，細管狀的垂直部42b的高度約略等於模板層20的整體厚度。

如第3圖所示，接著於細柱狀的儲存節點電極42的最上端形成一環形側壁子52，其中環形側壁子52係直接形成在第二格柵層28上。環形側壁子52之間形成有不連續的間隙60。形成環形側壁子52的方法，可以先去除上蓋層29，然後沈積一均厚的側壁子材料層(圖未示)，接著進行非等向性蝕刻，蝕刻側壁子材料層，直到顯露出下方的第二格柵層28，如此即完成環形側壁子52。根據本發明實施例，環形側壁子52的組成可以與第二格柵層28的組成不相同，以提供足夠的蝕刻選擇比。例如，環形側壁子52的組成可以包含有氧化矽、氮氧化矽、碳化矽或多晶矽，而第二格柵層28的組成可以包含有氮化矽。第7圖例示環形側壁子52、不連續的間隙60以及孔洞30的佈局。在第7圖中，可見到各個孔洞30的周圍，形成有六個不連續的間隙60。第3圖的剖面係沿著第7圖的切線I-I’所視。

如第4圖所示，在形成環形側壁子52及不連續的間隙60後，進行一非等向性乾蝕刻製程，經由不連續的間隙60，選擇性的蝕刻掉未被環形側壁子52覆蓋的第二格柵層28，如此形成格柵結構層28a及通孔62。環形側壁子52係作為蝕刻硬遮罩。格柵結構層28a及通孔62的圖案與環形側壁子52及不連續的間隙60相同，如第7圖所示。通孔62顯露出部分的第二犧牲層26。接著，經由通孔62將第二犧牲層26全部去除，例如，利用濕蝕刻 方式。環形側壁子52及格柵結構層28a共同構成一上支撐結構102，將細柱狀的儲存節點電極42的上端部橋接在一起。

如第5圖所示，接著利用環形側壁子52作為蝕刻硬遮罩，進行另一非等向性乾蝕刻製程，經由通孔62蝕刻第一格柵層24，如此形成格柵結構層24a及通孔64。同樣的，格柵結構層24a及通孔64的圖案與環形側壁子52及不連續的間隙60相同，如第7圖所示。接著，經由通孔62及通孔64將第一犧牲層22全部去除，例如，利用濕蝕刻方式。格柵結構層24a作為一下支撐結構104，將細柱狀的儲存節點電極42的中段橋接在一起。接著，去除犧牲層43。在其它實施例中，環形側壁子52可以與犧牲層43一起被去除。

如第6圖所示，接著在細柱狀的儲存節點電極42的內、外壁上均勻的沈積一電容介電層44，且電容介電層44覆蓋上支撐結構102、下支撐結構104，以及停止層18的上表面。最後，在電容介電層44上形成一電容上電極46，作為電容胞電極板。電容上電極46可以填滿各細柱狀的儲存節點電極42的中央部位以及細柱狀的儲存節點電極42之間的空間。

根據本發明實施例，電容介電層44可以包含有任何合適的組成，例如氮化矽、氧化矽、高介電常數材料或超高介電常數材料。電容上電極46可以是包含有任何合適的金屬組成，例如鈦、鎢等金屬，或含金屬組成，例如氮化鈦、矽化金屬等，或導電摻雜的半導體材料，例如導電摻雜的矽、導電摻雜的鍺等。形成電容介電層44及電容上電極46的方法可以包含有原子層沈積法(ALD)化學氣相沈積法(CVD)或物理氣相沈積法(PVD)等。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧基材

12‧‧‧導電區域

12a‧‧‧上表面

18‧‧‧停止層

24a‧‧‧格柵結構層

28a‧‧‧格柵結構層

42‧‧‧儲存節點電極

42a‧‧‧水平底部

42b‧‧‧垂直部

44‧‧‧電容介電層

46‧‧‧電容上電極

52‧‧‧環形側壁子

104‧‧‧下支撐結構

Claims (12)

1. 一種半導體結構，包含有：一基材，其上設有至少一導電區域；複數個細柱狀電極設於該基材上，其中各該複數個細柱狀電極包含有一水平底部，直接接觸該導電區域，以及一細管狀的垂直部，連接至該水平底部；一上支撐結構，包含有一第一格柵結構層，位於一第一水平面，該第一水平面低於各該複數個細柱狀電極的頂端；以及一下支撐結構，包含有一第二格柵結構層，將各該複數個細柱狀電極的中段橋接在一起。
2. 如申請專利範圍第1項所述的半導體結構，其中該上支撐結構另包含有一環形側壁子，其環繞著各該複數個細柱狀電極的頂端。
3. 如申請專利範圍第2項所述的半導體結構，其中該環形側壁子包含有氧化矽或多晶矽。
4. 如申請專利範圍第2項所述的半導體結構，其中該環形側壁子、該上支撐結構，以及該下支撐結構具有相同的圖案。
5. 如申請專利範圍第1項所述的半導體結構，其中該上支撐結構以及該下支撐結構具有相同的圖案。
6. 如申請專利範圍第1項所述的半導體結構，其中該上支撐結構以及該下支撐結構支撐該複數個細柱狀電極，避免其倒塌。
7. 如申請專利範圍第1項所述的半導體結構，其中另包含有一停止層，覆蓋該基材的上表面。
8. 如申請專利範圍第7項所述的半導體結構，其中該停止層包含有氮化矽。
9. 如申請專利範圍第1項所述的半導體結構，其中該第一格柵結構層以及該第二格柵結構層包含有氮化矽。
10. 如申請專利範圍第1項所述的半導體結構，其中各該複數個細柱狀電極的的周圍，設有複數個不連續的間隙。
11. 如申請專利範圍第1項所述的半導體結構，其中另包含有一電容介電層，覆蓋在該複數個細柱狀電極、該上支撐結構以及該下支撐結構上。
12. 如申請專利範圍第11項所述的半導體結構，其中另包含有一電容電極，位於該電容介電層上。