TWI549280B - 具有單層支撐結構的圓柱狀存儲節點 - Google Patents

具有單層支撐結構的圓柱狀存儲節點 Download PDF

Info

Publication number
TWI549280B
TWI549280B TW103142671A TW103142671A TWI549280B TW I549280 B TWI549280 B TW I549280B TW 103142671 A TW103142671 A TW 103142671A TW 103142671 A TW103142671 A TW 103142671A TW I549280 B TWI549280 B TW I549280B
Authority
TW
Taiwan
Prior art keywords
layer
strip portions
container
semiconductor structure
cylindrical container
Prior art date
Application number
TW103142671A
Other languages
English (en)
Other versions
TW201545331A (zh
Inventor
洪海涵
郭炳宏
莊弋緯
Original Assignee
華亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華亞科技股份有限公司 filed Critical 華亞科技股份有限公司
Publication of TW201545331A publication Critical patent/TW201545331A/zh
Application granted granted Critical
Publication of TWI549280B publication Critical patent/TWI549280B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Description

具有單層支撐結構的圓柱狀存儲節點
本發明總體上涉及一種半導體結構。更具體地，本發明涉及一種電容器或具有單層支撐結構的電容器的圓柱狀存儲節點。此外，本發明還公開了一種自對準方法，以形成這種單層支撐結構。
隨著積體電路的積集度不斷提高，電子元件的尺寸也被越做越小，例如，積體電路中常被利用到的電容器，它可作為動態隨機存取記憶體(DRAM)裝置的電荷存儲元件。
為了盡量減少各個電容器所佔晶片面積，而另一方面又要保持一定的電容值，目前的電容器結構已變得又高又細。然而，當前電容器尺寸已接近製程極限，故需要開發新的製程技術，使得電容器能被進一步縮放到更小的尺寸。
目前常見的電容器結構是所謂的容器狀的存儲節點裝置。形成該等容器狀的存儲節點被的方法是先在一模板層或支撐結構形成高縱寬比的通孔，然後均勻沉積存儲節點層。接著去除模板層，然後於容器狀的存儲節點層上沉積介電材料及電容器單元板。缺點是，高縱寬比的容器狀存儲節點在結構上顯得特別薄弱、易倒塌、扭曲或從底層破裂。
為了避免高縱寬比容器狀存儲節點倒塌，業界已開發出一種網型支撐結構。然而，現有技術有幾個缺點，例如，仍需要額外的光罩或微影步驟，以打開支撐網氮化物層，用於形成雙側DRAM電容器。此外，由於臨界尺寸繼續縮小，對不準或微影疊對偏差亦是待克服的問題。
本發明的主要目的是提供一種具有單層支撐結構的電容器的筒狀的存儲節點，以解決上述現有技術的問題和缺點。
根據本發明的一實施例，一種半導體結構包括其上具有至少一個導電區域的基底、多個設置在所述基底上的筒狀容器電極，其中，每個所述筒狀容器電極具有一個水平部，其與所述至少一個導電區域直接接觸，和連接該水平部的垂直側部，以及一支撐結構，包含有多個條狀部，彼此平行排列，以及多個固定環，介於相鄰的兩條所述多個條狀部之間，其中各個所述固定環箝制固定住每個所述筒狀容器電極，且所述多個條狀部及多個固定環係位於同一水平面上。
根據本發明的一個實施例中，多個筒狀容器電極排成複數列，並且其中，所述筒狀容器電極中各列兩個相鄰的條帶夾在中間。
根據本發明的一個實施例中，所述多個條形部和多個卡環是由一單一均質材料層製成。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
10‧‧‧基底
12‧‧‧導電區域
14‧‧‧介電層
18‧‧‧停止層
20‧‧‧USG層
22‧‧‧PSG層
24‧‧‧氮化矽層
24a‧‧‧環形的氮化矽側壁子
26‧‧‧未摻雜的多晶矽層
26a‧‧‧摻雜層
28‧‧‧氧化矽層
30‧‧‧容器開孔
32‧‧‧容器
34‧‧‧阻擋層
36‧‧‧落差
40‧‧‧斜角度離子佈植製程
42‧‧‧條狀區域
43‧‧‧陰影區域
52‧‧‧矽氧層
52a‧‧‧環形的矽氧側壁子
66‧‧‧電容介電層
68‧‧‧導電層
80‧‧‧單層的支撐結構
R1、R2、R3‧‧‧列
以下附圖提供進一步理解本發明實施例的參考，並且被併入並構成本說明書的一部分。附圖例示出了一些實施例，並與說明書一起用來解釋其原理。在附圖中：第1圖到第10圖例示出一種自對準形成方法，是在結構上由一個單一層的支撐結構支撐的圓筒狀存儲節點的電容器的容器，其中：第2A圖例示出部分記憶體陣列和容器開口的上視圖，第2B圖是沿第2A圖的線I-I'截取的剖視圖； 第3A圖顯示出除去頂部氧化矽層之後的容器的俯視圖，第3B圖是沿第3A圖的線I-I'截取的剖視圖；第4A圖顯示出斜角度離子佈植製程之後的容器的俯視圖，第4B圖是沿第4A圖的線I-I'截取的剖視圖；第5A圖顯示出在選擇性去除未摻雜的多晶矽層之後的容器的俯視圖，第5B圖是沿第5A圖的線I-I'截取的剖視圖，第5C圖是沿第5A圖的線II-II'截取的剖視圖；第6A圖顯示出在全面沉積ALD氧化層之後的容器的俯視圖，第6B圖是沿第6A圖的線I-I'截取的剖視圖，第6C圖是沿第6A圖的線II-II'截取的剖視圖；第7A圖顯示出在形成環形側壁子之後的容器的俯視圖，第7B圖是沿第7A圖的線I-I'截取的剖視圖，第7C圖是沿第7A圖的線II-II'截取的剖視圖；第8A圖顯示出在去除阻擋層及摻雜層之後的容器的俯視圖，第8B圖是沿第8A圖的線I-I'截取的剖視圖；第9A圖是表示去除PSG層之後的容器的俯視圖。第9B圖是沿第9A圖的線I-I'截取的剖視圖。第9C圖是沿第9A圖線II-II'截取的剖視圖；以及第10圖例示本發明電容器結構的剖面圖。
但應注意的是，所有這些圖式僅為示意圖。附圖中的部件的相對尺寸和比例可能被誇大或縮小，為求清楚和方便說明。在不同實施例，相同的附圖標記通常用於表示相應的或相似的特徵。
在下面的描述中，給出許多具體細節，以提供徹底理解本發明。然而，很明顯的，本領域技術人員亦能在沒有這些具體細節下仍可實施本發明。此外，某些公知的系統配置或處理步驟沒有被詳細披露，因為這些應是本領域技術人員所熟知的。
同樣地，例示出該裝置的實施例的附圖是半示意性的，不是按比 例繪製，附圖中有些尺寸被誇大以為了清楚呈現。還有，為便於說明和描述，在多個實施例中若具有共同的特徵，則以相同或類似的附圖標記描述。
文中術語“半導體基板”，“半導體構造”和本文所用的“半導體基底”包括任何半導體材料，包括，但不限於，單塊半導體材料，例如半導體晶圓(單獨或在包括其它材料的組合件)及半導體材料區域(無論是單獨使用或以包含其它材料的組合件)。文中術語“基底”是指任何支撐結構，包括，但不限於，以上所述的半導體基底。
文中術語“水平”，如本文所用被定義為平行於該半導體基底的主要表面，而不管其方向的平面。術語“垂直”則垂直如前定義的水平方向。術語，如“上”，“上方”，“下方”，“底部”，“頂部”，“側”(如在“側壁”)，“更高”，“下”，“上方”和“下“，均相對於如前定義的水平面。
請參閱第1圖至第10圖，首先如第1圖所示，提供一基底10，其上可形成積體電路元件或電路。基底10可包括單晶矽，或基本上由單晶矽所構成，以下亦稱為半導體基底，或者基底10可以是半導體基底的一部分。雖然在本實施例中，基底10被繪示出為均勻的，然而在其它實施例中基底10可以包括在不同材料。例如，基底10可以對應於包含一個或多個與積體電路製造相關的材料的半導體基底或基材。在這些實施例中，上述材料可以是金屬材料、阻擋層材料、擴散材料或絕緣材料等。
根據本發明實施例，至少一個導電區域12被設置在基底10，例如，所述導電區域12可以是接觸件、源/汲極摻雜區，或轉接墊區域。例如，當所述導電區域12是接觸件的情況下，導電區域12被嵌入在介電層14，如氧化矽層。最初，導電區域12與介電層14可以覆蓋有停止層18，例如氮化物蝕刻停止層。未摻雜的矽酸鹽玻璃(USG)層20沉積在停止層18上。接著在USG層20上沉積一磷矽玻璃(PSG)層22，作為一個模板層，用以形成電容容器電極。然後在PSG層22上沉積氮化矽層24。未摻雜的多晶矽層26被沉積在氮化矽層24上，然後在未摻雜的多晶矽層26上沉積氧化矽層 28。
如第2A圖及第2B圖所示，先進行一微影及蝕刻製程，於氧化矽 層28、未摻雜的多晶矽層26、氮化矽層24、PSG層22、USG層20以及停止層18中蝕刻出多個密集排列的高縱寬比的容器開孔30。第2A圖中為簡化說明，僅例示出3x3陣列的容器開孔30。如第2B圖所示，各個容器開孔30均貫通氧化矽層28、未摻雜的多晶矽層26、氮化矽層24、PSG層22、USG層20以及停止層18，顯露出部分的導電區域12。
接著，在氧化矽層28上及各個容器開孔30內均勻沉積均厚的導 電層，例如鈦或氮化鈦。上述的導電層共形的覆蓋住各個容器開孔30的內表面。接著，在導電層上形成一阻擋層34，並使阻擋層34完全填滿容器開孔30。再利用化學機械研磨(CMP)製程將氧化矽層28上方的導電層移除，顯露出氧化矽層28的上表面。剩餘的位在容器開孔30內的導電層則構成一筒狀儲存節點容器(下簡稱”容器”)32，其作為電容器的下電極。
如第3A圖及第3B圖所示，接著，將氧化矽層28完全去除，顯 露出未摻雜的多晶矽層26的上表面。此時，容器32的一尖端部位突出於未摻雜的多晶矽層26的上表面，構成一落差36，此落差36由氧化矽層28的厚度來決定。舉例來說，可以利用氫氟酸系蝕刻液，以濕蝕刻方式選擇性的去除掉氧化矽層28，而不會明顯蝕刻到下方的未摻雜的多晶矽層26、容器32以及阻擋層34。
如第4A圖及第4B圖所示，繼續進行一斜角度離子佈植製程40， 將預定的摻質，例如硼，植入條狀區域42，這些區域42不會被容器32的突出的尖端部位所遮蔽，如此構成一摻雜層26a。如第4A圖中所示，條狀區域42彼此間隔的且互相平形的，沿著參考x軸方向延伸。各個條狀區域42係位於相鄰的兩列的容器開孔30之間。在第4A圖中，僅繪示出三列R1、R2、R3的容器開孔30，其沿著參考x軸方向排列。
沿著參考x軸方向，在容器開孔30之間的陰影區域43，則布會 被植入上述預定摻質。熟習該項技藝者應理解上述斜角度離子佈植製程40可包含至少一次的離子佈植步驟或多次的離子佈植步驟，其中各離子佈植步驟可以是相同或不同的佈植條件，包括佈植角度、能量、劑量等。在某些實施例中，可以將晶圓旋轉180度，俾進行另一次的斜角度離子佈植製程。較佳者，容器32的突出的尖端部位具有足夠的落差，以遮蔽上述斜角度離子佈植。
第5A圖顯示出在選擇性去除未摻雜的多晶矽層26之後的容器的俯視圖，第5B圖是沿第5A圖的線I-I'截取的剖視圖，第5C圖是沿第5A圖的線II-II'截取的剖視圖。如第5A圖、第5B圖及第5C圖所示，在陰影區域43內的未摻雜的多晶矽層26已去除，而留下條狀區域42內的摻雜層26a。選擇性去除陰影區域43內的未摻雜的多晶矽層26的方式可以利用稀釋氨水(dilute NH4OH)、氫氧化四甲基銨(tetramethylammonium hydroxide，TMAH)或氫氧化鉀溶液。在去除陰影區域43內的未摻雜的多晶矽層26之後，顯露出部分的氮化矽層24上表面。如第5A圖及第5C圖所示，條狀區域42內的摻雜層26a。選擇性去除陰影區域43內的未摻雜的多晶矽層26的方式可以利用稀係直接接觸到容器32的外側壁表面。
第6A圖顯示出在全面沉積ALD氧化層之後的容器的俯視圖，第6B圖是沿第6A圖的線I-I'截取的剖視圖，第6C圖是沿第6A圖的線II-II'截取的剖視圖。如第6A圖、第6B圖及第6C圖所示，接著全面沉積一薄的矽氧層52。上述矽氧層52可以利用原子層沉積(ALD)法或其它類似方法形成。上述矽氧層52共形的覆蓋住容器32的突出的尖端部位、氮化矽層24的顯露出來的上表面，以及條狀區域42內的摻雜層26a的上表面。
第7A圖顯示出在形成環形側壁子之後的容器的俯視圖，第7B圖是沿第7A圖的線I-I截取的剖視圖，第7C圖是沿第7A圖的線II-II'截取的剖視圖。如第7A圖、第7B圖及第7C圖所示，進行一非等向性乾蝕刻製程，蝕刻矽氧層52，以形成一環形的矽氧側壁子52a，其環繞著容器32的突出的 尖端部位。接著，繼續上述的非等向性乾蝕刻製程，蝕刻未被摻雜層26a覆蓋的氮化矽層24，以形成環形的氮化矽側壁子24a，其位於環形的矽氧側壁子52a下方。上述環形的氮化矽側壁子24a可在第7B圖中明顯看到。此時，部分的PSG層22已被顯露出來。
如第7C圖所示，條狀區域42內的氮化矽層24係被摻雜層26a 所遮蓋住。在上述非等向性乾蝕刻製程中，摻雜層26a作為一蝕刻抵擋層，保護住條狀區域42內的氮化矽層24，使其不被蝕刻。當然，摻雜層26a的一部份上層可能在上述非等向性乾蝕刻製程中被消耗掉。上述的環形的氮化矽側壁子24a在結構上仍與條狀區域42內的氮化矽層24相連結。
第8A圖顯示出在去除阻擋層及摻雜層之後的容器的俯視圖，第 8B圖是沿第8A圖的線I-I'截取的剖視圖。如第8A圖及第8B圖所示，接著將容器開孔30內的阻擋層34完全去除，顯露出容器32的內表面。可以利用一乾蝕刻製程來去除阻擋層34。接著，環形的矽氧側壁子52a以及剩下的摻雜層26a也被完全去除。環形的矽氧側壁子52a以及剩下的摻雜層26a可以利用濕蝕刻方式去除，例如，利用氨水溶液及稀釋氫氟酸溶液。上述氨水溶液可以選擇性的去除剩下的摻雜層26a，而不會攻擊金屬、氧化矽及氮化矽。
如第8A圖所示，箝住容器32頸部的環形的氮化矽側壁子24a在結構上與條狀區域42內的氮化矽層24相連結，形成一單層的支撐結構80。上述環形的氮化矽側壁子24a作為一卡環，與沿著參考x軸延伸，在條狀區域42內的氮化矽層24共同牢固的夾住容器32。值得注意的是，上述環形的氮化矽側壁子24a與在條狀區域42內的氮化矽層24係位於同一水平面上，且是一體成型，亦即，由單一均質材料層所構成。例如，在此實施例中，是由單一層氮化矽層所構成的。上述環形的氮化矽側壁子24a與在條狀區域42內的氮化矽層24均同時與容器32頸部直接接觸。值得注意的是，上述單層的支撐結構80不會與容器32的尖端部位的最頂部接觸，而僅接觸到容器32頸部。
第9A圖顯示出在去除PSG層之後的容器的俯視圖，第9B圖是沿第9A圖的線I-I'截取的剖視圖，第9C圖是沿第9A圖的線II-II'截取的剖視圖。如第9A圖、第9B圖、第9C圖所示，接著利用一氫氟酸系的濕蝕刻液以完全去除PSG層22，以顯露出容器32的外側壁。熟習該項技藝者應理解，環形的氮化矽側壁子24a的厚度可能因為氫氟酸系的濕蝕刻液的攻擊而變薄。有可能在上述濕蝕刻過程中，環形的氮化矽側壁子24a全部被消耗掉，如此一來，各列的容器主要由在相鄰區域42內條狀的氮化矽層24來負責支撐。
第10圖例示本發明電容器結構的剖面圖。如第10圖所示，接著進行一化學氣相沉積(CVD)製程，在容器32的內側壁及外側壁上共形的沉積一電容介電層66。上述電容介電層66亦均勻的覆蓋環形的氮化矽側壁子24a以及USG層20的上表面。舉例來說，上述電容介電層66可以包含氧化鋯(ZrOx)，但不限於此。接著，在電容介電層66上沉積一導電層68，作為電容器的上電盤。舉例來說，上述導電層68可以包含氮化鈦、鎢、N+摻雜多晶矽，或以上組合。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基底
12‧‧‧導電區域
14‧‧‧介電層
18‧‧‧停止層
20‧‧‧USG層
24a‧‧‧環形的氮化矽側壁子
32‧‧‧容器
66‧‧‧電容介電層
68‧‧‧導電層

Claims (9)

  1. 一種半導體結構，包含有：一基底，其上具有至少一個導電區域；多個設置在所述基底上的筒狀容器電極，其中，每個所述筒狀容器電極具有一個水平部，其與所述至少一個導電區域直接接觸，以及連接該水平部的一垂直側部；以及一支撐結構，包含有多個條形部，彼此平行排列，以及多個卡環，介於相鄰的兩條所述多個條形部之間，其中各個所述卡環箝制固定住每個所述筒狀容器電極，且所述多個條形部及多個卡環係位於同一水平面上。
  2. 如申請專利範圍第1項所述的半導體結構，其中所述筒狀容器電極排列成多列，又其中各列的筒狀容器電極係被相鄰兩條的所述多個條形部夾設其中。
  3. 如申請專利範圍第1項所述的半導體結構，其中所述多個條形部和多個卡環是由一單一均質材料層製成。
  4. 如申請專利範圍第3項所述的半導體結構，其中單一均質材料層係為氮化矽層。
  5. 如申請專利範圍第1項所述的半導體結構，其中所述多個條形部和多個卡環是一體成型的。
  6. 如申請專利範圍第1項所述的半導體結構，其中所述多個條形部和多個卡環均與該垂直側部的一頸部直接接觸。
  7. 如申請專利範圍第6項所述的半導體結構，其中該支撐結構不會直接接觸到該垂直側部的最頂端部位。
  8. 如申請專利範圍第1項所述的半導體結構，其中所述至少一個導電區域包含鎢金屬接觸元件。
  9. 一種半導體結構，包含有：一基底，其上具有一導電區域；至少一筒狀容器電極，設於該導電區域上；以及一支撐結構，包含有至少兩個條形部，彼此平行排列，以及至少一卡環，介於所述兩個條形部之間，其中所述卡環箝制固定住所述筒狀容器電極，且所述兩個條形部及所述卡環係位於同一水平面上。
TW103142671A 2014-05-30 2014-12-08 具有單層支撐結構的圓柱狀存儲節點 TWI549280B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/290,987 US20150348963A1 (en) 2014-05-30 2014-05-30 Cylinder-shaped storage node with single-layer supporting structure

Publications (2)

Publication Number Publication Date
TW201545331A TW201545331A (zh) 2015-12-01
TWI549280B true TWI549280B (zh) 2016-09-11

Family

ID=54702694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142671A TWI549280B (zh) 2014-05-30 2014-12-08 具有單層支撐結構的圓柱狀存儲節點

Country Status (3)

Country Link
US (1) US20150348963A1 (zh)
CN (1) CN105280619A (zh)
TW (1) TWI549280B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180070973A (ko) * 2016-12-19 2018-06-27 삼성전자주식회사 미세 패턴 형성 방법, 커패시터 및 그의 형성 방법, 반도체 소자 및 그의 제조 방법, 반도체 소자를 포함하는 전자 시스템
CN108550568B (zh) * 2018-04-26 2020-04-10 长鑫存储技术有限公司 电容器阵列及其形成方法、半导体器件
US10964475B2 (en) * 2019-01-28 2021-03-30 Micron Technology, Inc. Formation of a capacitor using a sacrificial layer
US11011523B2 (en) * 2019-01-28 2021-05-18 Micron Technology, Inc. Column formation using sacrificial material
US10978553B2 (en) * 2019-01-28 2021-04-13 Micron Technology, Inc. Formation of a capacitor using a hard mask
US11342333B2 (en) * 2019-09-26 2022-05-24 Nanya Technology Corporation Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536811B (en) * 2001-03-13 2003-06-11 Fujitsu Ltd Semiconductor device and method for fabricating the same
TW200509403A (en) * 2003-08-18 2005-03-01 Samsung Electronics Co Ltd Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device
US20050048717A1 (en) * 2001-11-06 2005-03-03 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
TW200524140A (en) * 2003-11-27 2005-07-16 Samsung Electronics Co Ltd A semiconductor device having a capacitor with a stepped cylindrical structure and method of manufacturing the same
TW200531146A (en) * 2003-12-10 2005-09-16 Micron Technology Inc Semiconductor constructions, and methods of forming capacitor devices
TW200625605A (en) * 2004-10-08 2006-07-16 Samsung Electronics Co Ltd Semiconductor memory devices including offset active regions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
KR100752642B1 (ko) * 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR101610826B1 (ko) * 2009-03-18 2016-04-11 삼성전자주식회사 커패시터를 갖는 반도체 장치의 형성방법
US9018733B1 (en) * 2014-03-10 2015-04-28 Inotera Memories, Inc. Capacitor, storage node of the capacitor, and method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536811B (en) * 2001-03-13 2003-06-11 Fujitsu Ltd Semiconductor device and method for fabricating the same
US20050048717A1 (en) * 2001-11-06 2005-03-03 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
TW200509403A (en) * 2003-08-18 2005-03-01 Samsung Electronics Co Ltd Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device
TW200524140A (en) * 2003-11-27 2005-07-16 Samsung Electronics Co Ltd A semiconductor device having a capacitor with a stepped cylindrical structure and method of manufacturing the same
TW200531146A (en) * 2003-12-10 2005-09-16 Micron Technology Inc Semiconductor constructions, and methods of forming capacitor devices
TW200625605A (en) * 2004-10-08 2006-07-16 Samsung Electronics Co Ltd Semiconductor memory devices including offset active regions

Also Published As

Publication number Publication date
TW201545331A (zh) 2015-12-01
US20150348963A1 (en) 2015-12-03
CN105280619A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
TWI549280B (zh) 具有單層支撐結構的圓柱狀存儲節點
US10847518B2 (en) Semiconductor devices, memory dies and related methods
US8343845B2 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
CN108231772A (zh) 半导体器件及制造其的方法
KR102656866B1 (ko) 반도체 장치
CN110890373B (zh) 半导体器件
US11444086B2 (en) Capacitor and its formation method and a dram cell
US9018733B1 (en) Capacitor, storage node of the capacitor, and method of forming the same
KR20190083169A (ko) 지지 패턴을 포함하는 반도체 장치
CN110707084B (zh) 电容结构及其制作方法
CN115241372A (zh) 存储器件、半导体结构及其形成方法
US20210358917A1 (en) Semiconductor memory device and method of producing same
US20180166447A1 (en) Semiconductor device
TWI794092B (zh) 具有雙面電容器的記憶體元件
US20240008247A1 (en) Semiconductor structure, method for forming semiconductor structure, and memory
US20230200042A1 (en) Method of manufacturing memory device having double sided capacitor
US9887088B1 (en) Method for fabricating semiconductor device
CN118042833A (zh) 半导体器件的制作方法
CN116669533A (zh) 一种半导体器件的制作方法
CN116940109A (zh) 存储器、半导体结构及其形成方法
CN114695356A (zh) 一种半导体结构及其制备方法
TW404052B (en) A manufacture method of the capacitor bottom electrode in the DRAM cell
CN116828841A (zh) 半导体结构及其制备方法
CN115223945A (zh) 半导体结构的制造方法、半导体结构与存储器