CN114695356A - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN114695356A CN114695356A CN202011606826.4A CN202011606826A CN114695356A CN 114695356 A CN114695356 A CN 114695356A CN 202011606826 A CN202011606826 A CN 202011606826A CN 114695356 A CN114695356 A CN 114695356A
- Authority
- CN
- China
- Prior art keywords
- upper electrode
- dielectric layer
- capacitor
- semiconductor structure
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 but not limited to Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体结构及其制备方法。一种半导体结构包括：半导体衬底；位于半导体衬底上的电容，电容包括下电极和上电极，以及隔离下电极和上电极的电容介质层；覆盖上电极的上表面和侧壁的第二介质层；上电极的侧壁呈斜坡状。制备方法：半导体衬底包括存储区和外围区；在外围区上形成晶体管以及其上的第一介质层；在存储区上形成电容，电容包括下电极、电容介质层和上电极，其中上电极延伸到第一介质层上；在上电极上形成光刻胶图案，光刻胶图案的边界位于第一介质层上，对上电极进行离子注入；对上电极进行刻蚀。本发明提供的半导体结构中上电极与介质层的侧边接触界面为斜面，可以减少应力集中，从而减轻膜裂缝现象。
Description
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种半导体结构及其制备方法。
背景技术
电容器是一种以静电场形式储存能量的无源电子元件。在最简单的形式，电容器包括两个导电极板，且两个导电板之间通过称之为电介质的绝缘材料隔离。电容器的电容与极板的表面面积成正比，与极板间的距离成反比。电容器的电容还取决于分离极板的物质的介电常数。电容器可以制造于集成电路(IC)芯片上。以在动态随机存取存储器(dynamicrandom access memory，简称DRAM)为例，电容通常用于与晶体管连接，有助于保持存储器的内容。由于其微小的物理尺寸，这些组件具有低电容。他们必须以每秒数千次的频率再充电，否则，DRAM将丢失数据。电容器的基本结构是三明治结构，包含下电极、介质层及上电极。在DRAM、Flash、逻辑器件等设有电容器的半导体器件中，上电极的表面通常覆盖有介质层，并且介质层与上电极界面上的膜间应力经常引发膜裂缝(上电极或介质层出现裂缝)，进而导致器件不良。
为此，特提出本发明。
发明内容
本发明的主要目的在于提供一种半导体结构，该结构中上电极与介质层的侧边接触界面为斜面，可以减少应力集中，从而减轻膜裂缝现象。
本发明的另一目的在于提供上述半导体结构的制备方法，该方法结合掩膜、离子注入(IMP)、刻蚀等手段使上电极具有斜坡侧面，从而实现上电极与介质层的斜面接触。
为了实现以上目的，本发明提供了以下技术方案。
一种半导体结构，包括：
半导体衬底；
位于半导体衬底上的电容，所述电容包括下电极和上电极，以及隔离所述下电极和所述上电极的电容介质层；
第二介质层，所述第二介质层覆盖所述上电极的上表面和侧壁；
其中，所述上电极的所述侧壁呈斜坡状。
一种半导体结构制备方法，包括：
提供半导体衬底，所述半导体衬底包括存储区和外围区；
在所述外围区上形成晶体管以及其上的第一介质层；
在所述存储区上形成电容，所述电容包括下电极、电容介质层和上电极，其中上电极延伸到所述第一介质层上；
在所述上电极上形成光刻胶图案，所述光刻胶图案的边界位于所述第一介质层上，对所述上电极进行离子注入；
对所述上电极进行刻蚀。
与现有技术相比，本发明达到了以下技术效果：
(1)上电极与介质层的接触界面上，往往在侧壁界面应力较为集中，裂缝现象严重，为此，本发明将上电极的侧壁设置为斜坡，从而使其与介质层的侧边接触界面呈斜面，这样有利于减少应力集中，减轻膜裂缝现象；
(2)本发明利用掩膜、离子注入(IMP)、刻蚀等手段结合实现上电极与介质层的斜面接触，由于这些手段采用已有设备可实现，并且本身操作简单，对常见的半导体器件具有普适性，因此，更利于本发明半导体结构的推广。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为现有技术中DRAM电容的部分结构图；
图2为本发明提供的DRAM电容的部分结构图；
图3为利用本发明工艺形成上电极后的半导体结构示意图；
图4为图3结构上遮挡光阻剂及注入离子后的示意图；
图5为图4结构刻蚀上电极的部分表面后的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1所示的DRAM中电容结构(图为电容的部分截图)。半导体衬底上包括存储区和外围区。存储区上可以形成有BCAT(掩埋沟道阵列晶体管)，晶体管的两个有源区分别连接到位线和存储节点接触，存储节点接触将通过接触焊盘连接到电容。外围区上可以形成有逻辑器件，作为控制部分，例如可以是MOSFET，逻辑器件上可以形成有第一介质层105。存储区上形成有电容孔，在电容孔内壁和外壁设有下电极102和上电极103，以及隔离所述下电极102和所述上电极103的介质层；下电极102的底部有接触焊盘101电连接，上电极103的表面设有第二介质层104，上电极采用常规的沉积手段(例如低压化学气相沉积(LPCVD)方式或原子层沉积(ALD)方式或原子层种子(Seed)沉积结合LPCVD的复合方式或等离子体增强化学气相沉积(PECVD)方式)形成，不作其他处理，该电极的侧壁103a通常呈直角面，在此基础上形成的第二介质层104与上电极侧壁的界面自然为直角面，由于直角面的路径短，膜应力集中，导致膜裂缝现象严重。
为此，本发明提出以下结构的DRAM电容，如图2所示：
所述半导体衬底上包括存储区和外围区，所述外围区上覆盖有第一介质层205；在存储区上形成有电容孔，在电容孔内设有下电极201和上电极202，以及隔离所述下电极201和所述上电极202的电容介质层；下电极201的底部设有接触点，上电极202的侧壁202a位于第一介质层205上，并且侧壁202a为斜坡面，因此第二介质层203与上电极侧壁202a的界面必然为斜面，路径延长，应力集中度降低，膜裂缝现象减轻。
如图2所示的结构的形成方法是多样的，本发明提供了以下方式。
第一步，在半导体衬底的存储区上形成电容孔。半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等；或者是已经形成其他结构的半导体衬底。可以按照常规的DRAM形成方法，在存储区上形成BCAT，接着继续在BCAT的两个有源区上分别形成位线结构和存储器节点接触以及其上的接触焊盘。在接触焊盘以上形成模制氧化层和支撑层，并刻蚀形成电容孔。可以在外围区上形成控制用的逻辑晶体管，并在其上覆盖第一介质层205。
第二步，在所述电容孔内依次形成下电极201、电容介质层和上电极202，得到如图3所示的形貌。可以在电容孔内先形成下电极，例如可以采用沉积手段形成，下电极201可选用包括但不限于氮化钽、氮化钛、钨、金、铝等金属或者多晶硅等。接着将电容孔外的剩余的模制氧化层和大部分支撑层去除，保留少量支撑层作为支撑件。然后在电容孔内外壁上沉积电容介质层，电容介质层可选用包括但不限于氧化硅、氧化钛或者其他常见金属氧化物等材料。最后形成上电极202，上电极可以包括阻挡层和导体层，阻挡层可以包括但不限于氮化钽、氮化钛等材料，导体层可以包括钨、金、铝等金属或者掺杂多晶硅等材料。另外，下电极201、电容介质层和上电极202都可以为多层堆叠材料，例如上电极202可以是单层掺杂多晶硅(poly Si)或者单层掺杂多晶硅与其他材料(优选氮化钛)堆叠而成。
第三步，用光刻胶(PR)204对所述上电极上远离其侧壁的表面进行掩膜遮挡，然后向剩余表面注入离子，得到如图4所示的形貌，此处的剩余表面指靠近上电极侧壁的外围表面202b。注入离子的目的是使外围表面被刻蚀的难度因离侧壁距离不同而差异化，离侧壁越远，刻蚀难度越大。注入离子的类型优选质量较大的，例如As、Ge离子。注入的工艺条件通常根据斜坡角度、离子类型、上电极材料等因素而定，斜坡的角度优选20°～70°。
第四步，对注入有离子的表面进行刻蚀，使该表面形成斜坡，即上电极202的侧壁202a为斜坡，如图5所示的形貌，刻蚀的条件及刻蚀剂应上电极材料而定。例如，若上电极为多晶硅，则优选含有氯气Cl2的刻蚀剂进行干法刻蚀；若上电极含有多层材料，则需要分步刻蚀，以多晶硅和氮化钛堆叠而成的上电极为例，刻蚀多晶硅后，优选用SF6刻蚀氮化钛层。
第五步，去除光刻胶204。
第六步，在第五步形成的上电极的表面沉积第二介质层203，覆盖所述上电极和表面及侧壁，得到如图2所示的形貌。
后续可以以常规进行DRAM的其他后续步骤。
本发明提供了一种具有斜坡侧壁上电极的实施例，流程如下。
第一步，在半导体衬底上形成电容孔。
第二步，在所述电容孔内依次形成下电极、电容介质层和上电极；上电极的材料为多晶硅(poly Si)。
第三步，用光刻胶(PR)对所述上电极上远离其侧壁的表面进行掩膜遮挡，然后向剩余表面注入As或Ge离子，注入离子的条件为：5KeV～30KeV、5E14～5E15/cm3。
第四步，以Cl2刻蚀剂，对注入有离子的表面进行干法刻蚀，使该表面形成斜坡，斜坡角度在20°～70°之间。
第五步，去除光刻胶，得到具有斜坡状侧壁的上电极。
第六步，在第五步形成的上电极的表面沉积介质层，覆盖所述上电极和表面及侧壁，再经过后续工艺制成DRAM，经测试，该结构相比现有的直角界面的产品电特性明显改善。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (12)
1.一种半导体结构，其特征在于，包括：
半导体衬底；
位于半导体衬底上的电容，所述电容包括下电极和上电极，以及隔离所述下电极和所述上电极的电容介质层；
第二介质层，所述第二介质层覆盖所述上电极的上表面和侧壁；
其中，所述上电极的所述侧壁呈斜坡状。
2.根据权利要求1所述的半导体结构，其特征在于，所述上电极为单层电极材料或多层堆叠材料。
3.根据权利要求1所述的半导体结构，其特征在于，所述上电极至少包含多晶硅层。
4.根据权利要求3所述的半导体结构，其特征在于，所述上电极还包括氮化钛层。
5.根据权利要求1所述的半导体结构，其特征在于，所述斜坡的角度为20°～70°。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述半导体结构为DRAM器件；
所述半导体衬底上包括存储区和外围区，所述外围区上包括第一介质层；
所述侧壁位于所述第一介质层上。
7.一种半导体结构制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括存储区和外围区；
在所述外围区上形成晶体管以及其上的第一介质层；
在所述存储区上形成电容，所述电容包括下电极、电容介质层和上电极，其中上电极延伸到所述第一介质层上；
在所述上电极上形成光刻胶图案，所述光刻胶图案的边界位于所述第一介质层上，对所述上电极进行离子注入；
对所述上电极进行刻蚀。
8.根据权利要求7所述的制备方法，其特征在于，对所述上电极进行刻蚀之后还包括：
形成第二介质层覆盖所述上电极和表面及侧壁。
9.根据权利要求7所述的制备方法，其特征在于，所述离子注入的类型为As、Ge中的至少一种。
10.根据权利要求7所述的制备方法，其特征在于，所述离子注入的条件为：5KeV～30KeV、5E14～5E15/cm3。
11.根据权利要求7所述的制备方法，其特征在于，所述上电极含有多晶硅层，所述多晶硅层采用含有氯气Cl2的刻蚀剂进行所述刻蚀。
12.根据权利要求11所述的制备方法，其特征在于，所述上电极还含有氮化钛层，所述氮化钛层采用SF6进行所述刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011606826.4A CN114695356A (zh) | 2020-12-28 | 2020-12-28 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011606826.4A CN114695356A (zh) | 2020-12-28 | 2020-12-28 | 一种半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114695356A true CN114695356A (zh) | 2022-07-01 |
Family
ID=82132557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011606826.4A Pending CN114695356A (zh) | 2020-12-28 | 2020-12-28 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114695356A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403601A (zh) * | 2019-01-03 | 2020-07-10 | 长鑫存储技术有限公司 | 嵌入式电容结构及其制备方法、存储装置 |
-
2020
- 2020-12-28 CN CN202011606826.4A patent/CN114695356A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403601A (zh) * | 2019-01-03 | 2020-07-10 | 长鑫存储技术有限公司 | 嵌入式电容结构及其制备方法、存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634869B (zh) | 存储器阵列及其制造方法 | |
| US8664075B2 (en) | High capacitance trench capacitor | |
| US6048763A (en) | Integrated capacitor bottom electrode with etch stop layer | |
| CN100559579C (zh) | 具有自对准接触的半导体器件及其制造方法 | |
| US20140042509A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| US20140159131A1 (en) | Reservoir capacitor of semiconductor device and method for fabricating the same | |
| TWI553780B (zh) | 接觸結構以及採用該接觸結構的半導體記憶元件 | |
| US10840125B2 (en) | Memory structure and method for forming the same | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| CN114695356A (zh) | 一种半导体结构及其制备方法 | |
| US7476923B2 (en) | Memory device and fabrication thereof | |
| CN114256153B (zh) | 半导体结构形成方法以及半导体结构 | |
| US20210398983A1 (en) | Dram and manufacturing method therefore | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
| WO2023040134A1 (zh) | 一种半导体结构及其制作方法 | |
| KR101139461B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| KR100871955B1 (ko) | 반도체 소자의 저장 캐패시터 및 그의 형성 방법 | |
| US7413951B2 (en) | Stacked capacitor and method for producing stacked capacitors for dynamic memory cells | |
| JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
| KR20060107130A (ko) | 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법 | |
| CN118540931A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN117677178A (zh) | 半导体结构及其形成方法、存储器 | |
| CN114078782A (zh) | 形成半导体装置的方法 | |
| CN116648057A (zh) | 半导体装置和其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |