CN116828841A - 半导体结构及其制备方法 - Google Patents

Abstract

本公开是关于半导体技术领域，涉及一种半导体结构及其制备方法，本公开的制备方法包括在一衬底上形成堆叠膜层，堆叠膜层包括多个间隔分布的电容孔，电容孔贯穿堆叠膜层；在电容孔的侧壁及底部形成下电极层；在堆叠膜层背离衬底的一侧形成保护层，保护层与堆叠膜层中距离衬底最远的膜层的材料相同，堆叠膜层在衬底上的正投影在保护层在衬底上的正投影内；在保护层背离衬底的表面形成掩膜层；以掩膜层为掩膜对保护层及堆叠膜层进行选择性蚀刻。本公开的制备方法可避免在后续蚀刻工艺对顶部支撑层造成损伤，提高产品良率。

Description

半导体结构及其制备方法

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。电容器作为动态随机存储器的核心部件，主要用于存储电荷。

通常在制造电容器的过程中，需要在衬底上形成交叠设置的支撑层和牺牲层，蚀刻支撑层和牺牲层以形成用于容纳电容器的电容孔，在电容孔中形成电容器的上电极后再去除牺牲层。然而，在去除牺牲层的过程中易对顶层的膜层造成损伤，使得电容边角不规整，产品良率较低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种半导体结构及其制备方法，可避免在后续蚀刻工艺对电容边角形貌造成损伤，提高产品良率。

根据本公开的一个方面，提供一种半导体结构的制备方法，包括：

在一衬底上形成堆叠膜层，所述堆叠膜层包括多个间隔分布的电容孔，所述电容孔贯穿所述堆叠膜层；

在所述电容孔的侧壁及底部形成下电极层；

在所述堆叠膜层背离所述衬底的一侧形成保护层，所述保护层与所述堆叠膜层中距离所述衬底最远的膜层的材料相同，所述堆叠膜层在所述衬底上的正投影在所述保护层在所述衬底上的正投影内；

在所述保护层背离所述衬底的表面形成掩膜层；

以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻。

在本公开的一种示例性实施例中，所述堆叠膜层包括沿垂直于所述衬底的方向交替分布的支撑层和牺牲层，所述堆叠膜层中距离所述衬底最远的膜层为支撑层。

在本公开的一种示例性实施例中，所述堆叠膜层包括沿垂直于所述衬底的方向依次分布的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层及第三支撑层，所述第三支撑层位于所述第二牺牲层背离所述衬底的表面；所述保护层位于所述第三支撑层背离所述衬底的表面，所述第三支撑层的厚度为所述保护层的厚度的2倍～3倍。

在本公开的一种示例性实施例中，所述保护层的厚度为70nm～150nm。

在本公开的一种示例性实施例中，以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻，包括：

在所述掩膜层背离所述衬底的表面形成光阻层；

对所述光阻层进行曝光并显影，以形成显影区，所述显影区在所述衬底上的正投影与所述第二牺牲层在所述衬底上的正投影部分重合；

在所述显影区对所述掩膜层进行蚀刻，以形成掩膜图案；

以所述掩膜层为掩膜对所述下电极层、所述保护层及所述第三支撑层进行选择性蚀刻，以将所述掩膜图案转移至所述保护层及所述第三支撑层内，所述保护层及所述第三支撑层内的掩膜图案露出所述第二牺牲层。

在本公开的一种示例性实施例中，所述制备方法还包括：

去除所述第二牺牲层；

以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻。

在本公开的一种示例性实施例中，所述保护层和所述第一支撑层、所述第二支撑层以及所述第三支撑层的材料均相同，且与所述下电极层的材料蚀刻比大于或等于10:1。

在本公开的一种示例性实施例中，以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻，包括：

采用蚀刻气体对所述下电极层、所述第二支撑层及所述第一牺牲层进行蚀刻，所述蚀刻气体包括氯气、氧气和氩气。

在本公开的一种示例性实施例中，所述氯气、所述氧气和所述氩气的蚀刻配比为：(1.9～4.1)：1：(1.5～2.8)。

在本公开的一种示例性实施例中，以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻的源功率为650W～750W，偏置功率为400W～500W。

在本公开的一种示例性实施例中，采用脉冲模式对所述下电极层、所述第二支撑层及所述第一牺牲层进行蚀刻。

在本公开的一种示例性实施例中，所述脉冲模式的蚀刻周期为50％～60％。

在本公开的一种示例性实施例中，所述下电极层的材料为氮化钛，所述保护层和第一支撑层、第二支撑层以及第三支撑层的材料为氮化硅。

在本公开的一种示例性实施例中，所述衬底包括多个并排分布的导电接触结构，所述下电极层一一对应的与所述导电接触结构接触连接。

在本公开的一种示例性实施例中，所述制备方法还包括：

去除所述第一牺牲层；

在所述下电极层和各所述支撑层共同构成的结构的表面形成电容介质层；

在所述电容介质层背离所述下电极层的表面形成上电极层。

根据本公开的一个方面，提供一种半导体结构，所述半导体结构由上述任意一项所述的半导体结构的制备方法制成。

本公开的半导体结构及其制备方法，堆叠膜层中的电容孔可用于形成电容结构，以便于存储电荷。在对堆叠膜层进行蚀刻的过程中，可通过保护层保护堆叠膜层的表面，避免在后续蚀刻过程中对堆叠膜层的表面造成损伤，在此过程中，保护层可为可以牺牲的保护层，在蚀刻过程中可将保护层及堆叠膜层表面形貌不规整的部分一并蚀刻掉，使得最终形成的产品中的堆叠膜层具有平整且形貌规则的表面，且可在一定程度上提高产品良率。除此之外，在电容孔中形成下电极层后，可对保护层和掩膜层进行选择性蚀刻，进而去除堆叠膜层中的部分膜层，有助于形成双面电容，增加电容结构存储量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施方式中半导体结构的制备方法的流程图；

图2为本公开实施方式中完成步骤S110后的结构示意图；

图3为本公开实施方式中保护层的示意图；

图4为本公开实施方式中步骤S150的流程图；

图5为本公开实施方式中显影区的俯视图；

图6为本公开实施方式中完成步骤S1502后的结构示意图；

图7为本公开实施方式中完成步骤S1504后的结构示意图；

图8为本公开另一实施方式中半导体结构的制备方法的流程图；

图9为本公开实施方式中完成步骤S210后的结构示意图；

图10为本公开实施方式中完成步骤S220后的结构示意图；

图11为本公开实施方式中完成步骤S220后电容矩阵与电容矩阵之间的顶部支撑层的形貌图；

图12为本公开实施方式中完成步骤S220后单独矩阵边缘的顶部支撑层的形貌图；

图13为本公开另一实施方式中半导体结构的制备方法的流程图；

图14为本公开实施方式中完成步骤S310后的结构示意图；

图15为本公开实施方式中完成步骤S330后的结构示意图。

附图标记说明：

1、衬底；11、基底；12、导电接触结构；13、绝缘层；2、堆叠膜层；21、第一支撑层；22、第一牺牲层；23、第二支撑层；24、第二牺牲层；25、第三支撑层；201、电容孔；3、电容结构；31、下电极层；32、电容介质层；33、上电极层；4、保护层；5、掩膜层；6、光阻层；61、显影区。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

动态随机存取存储器(Dynamic Random Access Memory，DRAM)主要包括用于存储电荷的电容器和存取电容的晶体管。DRAM以电容器上的电荷的形式存储数据。电容孔深度越深，在其内部形成的电容高度就越高，存储的电荷越多，器件容量越大。在制造过程中，通常需要在衬底上形成交替分布的支撑层和牺牲层，对支撑层和牺牲层进行蚀刻，进而形成电容孔。在电容孔中形成电容的下电极层，为了提高电容存储容量可采用蚀刻工艺去除牺牲层，以便形成双面电容。

基于此，本公开实施方式提供了一种半导体结构的制备方法，如图1所示，该制备方法包括步骤S110-步骤S150，其中：

步骤S110，在一衬底上形成堆叠膜层，所述堆叠膜层包括多个间隔分布的电容孔，所述电容孔贯穿所述堆叠膜层；

步骤S120，在所述电容孔的侧壁及底部形成下电极层；

步骤S130，在所述堆叠膜层背离所述衬底的一侧形成保护层，所述保护层与所述堆叠膜层中距离所述衬底最远的膜层的材料相同，所述堆叠膜层在所述衬底上的正投影在所述保护层在所述衬底上的正投影内；

步骤S140，在所述保护层背离所述衬底的表面形成掩膜层；

步骤S150，以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻。

本公开的半导体结构的制备方法，堆叠膜层中的电容孔可用于形成电容结构，以便于存储电荷。在对堆叠膜层进行蚀刻的过程中，可通过保护层保护堆叠膜层的表面，避免在后续蚀刻过程中对堆叠膜层的表面造成损伤，在此过程中，保护层可为可以牺牲的保护层，在蚀刻过程中可将保护层及堆叠膜层表面形貌不规整的部分一并蚀刻掉，使得最终形成的产品中的堆叠膜层具有平整且形貌规则的表面，且可在一定程度上提高产品良率。除此之外，在电容孔中形成下电极层后，可对保护层和掩膜层进行选择性蚀刻，进而去除堆叠膜层中的部分膜层，有助于形成电容结构，增加电容存储量。

下面对本公开实施方式的半导体结构的制备方法的具体细节做详细说明：

如图1所示，在步骤S110中，在一衬底上形成堆叠膜层，所述堆叠膜层包括多个间隔分布的电容孔，所述电容孔贯穿所述堆叠膜层。

如图2所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。

如图2所示，衬底1可包括基底11和形成于基底11上的绝缘层13，绝缘层13内形成有多个并排分布的导电接触结构12，可通过绝缘层13将各导电接触结构12隔开，避免各导电接触结构12之间发生耦合，或产生寄生电容。导电接触结构12可由导体或半导体材料构成，例如，其材料可以是钨、铜或多晶硅等。

举例而言，绝缘层13内可设有多个呈阵列分布的过孔，各过孔均可为通孔，可在过孔内形成导电接触结构12，例如，可通过真空蒸镀、磁控溅射或化学气相沉积等方式在过孔内形成导电接触结构12，当然，还可以通过其他方式形成导电接触结构12，在此不再一一列举。

可在衬底1上形成堆叠膜层2，堆叠膜层2可以包括单层膜层，也可以包括多层膜层，在此不做特殊限定。在一实施方式中，堆叠膜层2可包括多层膜层，举例而言，其可包括沿垂直于衬底1的方向交替分布支撑层和牺牲层，在一实施方式中，堆叠膜层2中距离衬底1最远的膜层为支撑层。

在本公开的一种示例性实施方式中，堆叠膜层2可包括沿垂直于衬底1的方向依次分布的第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24及第三支撑层25，其中，第三支撑层25可位于第二牺牲层24背离衬底1的表面。

可通过真空蒸镀或磁控溅射等方式在绝缘层13的表面依次形成第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24及第三支撑层25，当然，也可通过其他方式形成叠层分布的第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24及第三支撑层25，在此不做特殊限定。

第一支撑层21可形成于绝缘层13的表面，其材料可以是氮化硅或SiCN；第一牺牲层22可形成于第一支撑层21背离衬底1的表面，其材料可以是SiO2；第二支撑层23可以是形成于第一牺牲层22背离衬底1的一侧的薄膜，并可与第一支撑层21的材料相同；第二牺牲层24可形成于第二支撑层23背离衬底1的一侧，并可与第一牺牲层22的材料相同；第三支撑层25可形成于第二牺牲层24背离衬底1的一侧，其可与第一支撑层21的材料相同。

可对堆叠膜层2进行蚀刻，以在堆叠膜层2中形成多个间隔分布的电容孔201，各电容孔201均可贯穿堆叠膜层2，并可一一对应的露出衬底1中的各导电接触结构12。

电容孔201可沿垂直于衬底1的方向延伸，且其横截面的形状可以是圆形或矩形等，还可以是不规则形状，在此不对电容孔201的形状做特殊限定。

可采用掩膜版进行掩膜，进而对堆叠膜层2进行蚀刻，以便形成电容孔201。举例而言，掩膜版可具有掩膜图案，掩膜图案的形状和尺寸可与电容孔201所需的图案和尺寸相同，可根据掩膜图案对堆叠膜层2进行非等向蚀刻，举例而言，可通过干法蚀刻工艺在掩膜图案的显影区对堆叠膜层2进行蚀刻，并以衬底1作为蚀刻停止层，在堆叠膜层2内形成多个电容孔201。

如图1所示，在步骤S120中，在所述电容孔的侧壁及底部形成下电极层。

可在电容孔201内形成随形贴合于电容孔201底部及侧壁表面的下电极层31，为了工艺方便，可在电容孔201内和其顶表面同时形成下电极层31，随后可去除电容孔201顶表面的下电极层31，只保留其底部及侧壁上的下电极层31。此外，下电极层31可通过电容孔201与导电接触结构12一一对应的接触连接，以将下电极层31存储的电荷输入至导电接触结构12，从而实现电容存储。

举例而言，可采用化学气相沉积工艺在电容孔201中形成下电极层31，当然，还可通过其他工艺形成下电极层31，下电极层31的材料可以是氮化钛，当然，也可以是其他可以作为电极的材料，在此不对下电极层31的材料及形成工艺做特殊限定。

如图1和图3所示，在步骤S130中，在所述堆叠膜层背离所述衬底的一侧形成保护层，所述保护层与所述堆叠膜层中距离所述衬底最远的膜层的材料相同，所述堆叠膜层在所述衬底上的正投影在所述保护层在所述衬底上的正投影内。

如图3所示，可在堆叠膜层2的表面形成保护层4，保护层4可铺满堆叠膜层2的整个表面，进而通过保护层4对堆叠膜层2的表层进行全方位保护。举例而言，堆叠膜层2在衬底1上的正投影可在保护层4在衬底1上的正投影内。

在本公开的一种示例性实施方式中，可采用化学气相沉积、物理气相沉积或原子层沉积等方式在堆叠膜层2的表面形成保护层4，当然，也可以通过其他方式形成保护层4，在此不对保护层4的形成方式做特殊限定。

保护层4的材料可与堆叠膜层2中距离衬底1最远的膜层的材料相同，例如，保护层4的材料可与堆叠膜层2中的支撑层的材料相同，进而在蚀刻堆叠膜层2的过程中，刻蚀的选择性相同，从而不会影响后续的刻蚀制程，增加工艺负担，同时，即便会对该材料有所消耗，其消耗的也是保护层4的材料，不会损伤其下方的支撑层的形貌，使得堆叠膜层2中顶部的支撑层，特别是在电容矩阵和电容矩阵之间，以及单独电容矩阵处，受保护层4的保护，始终保持平整且规则的形貌，从而进行后续刻蚀时不会影响电容矩阵的边角形貌规整，利于后续电容其他金属或非金属靶材的沉积，提高产品良率。举例而言，保护层4的材料可为氮化硅。

在本公开的一种示例性实施方式中，保护层4可位于第三支撑层25背离衬底1的表面，即：可采用化学气相沉积、物理气相沉积或原子层沉积等方式在第三支撑层25的表面形成保护层4。第三支撑层25的厚度可为保护层4的厚度的2倍～3倍，例如，第三支撑层25的厚度可为保护层4的厚度的2倍，也可为保护层4的厚度的2.5倍，还可以是保护层4的厚度的3倍，当然，其也可以是保护层4的厚度的其他倍数，在此不再一一列举。

保护层4的厚度可为70nm～150nm，该厚度范围在对第三支撑层25起到保护作用的同时不会增加后续蚀刻难度，可保证能够顺利的将掩膜图案转移至第三支撑层25内。举例而言，其可为70nm、90nm、110nm、130nm或150nm，当然，保护层4也可为其他厚度，在此不再一一列举。

如图1所示，在步骤S140中，在所述保护层背离所述衬底的表面形成掩膜层。

如图3所示，可通过化学气相沉积、物理气相沉积、真空蒸镀、磁控溅射、原子层沉积或其它方式在保护层4的表面形成掩膜层5，掩膜层5可以有多层，也可以为单层结构，其材料可以是聚合物、SiO₂、SiN、poly和SiCN中至少一种，当然，也可以是其它材料，在此不再一一列举。

在一实施方式中，掩膜层5可为多层，其可以包括聚合物层、氧化层和硬掩膜层，其中，聚合物层可形成于保护层4背离衬底1的表面，氧化层可位于硬掩膜层和聚合物层之间。可通过化学气相沉积工艺在保护层4的表面形成聚合物层，通过真空蒸镀工艺在聚合物层的表面形成氧化层，通过原子层沉积工艺在氧化层的表面形成硬掩膜层。

如图1所示，在步骤S150中，以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻。

可对掩膜层5进行蚀刻，以在掩膜层5中形成掩膜图案，在掩膜图案处对保护层4及堆叠膜层2进行选择性蚀刻，进而将堆叠膜层2中的牺牲层去除。

在本公开的另一种示例性实施方式中，以所述掩膜层5为掩膜对所述保护层4及所述堆叠膜层2进行选择性蚀刻，即步骤S150可包括步骤S1501-步骤1504，如图4所示，其中：

步骤S1501，在所述掩膜层背离所述衬底的表面形成光阻层。

可通过旋涂或其它方式在掩膜层5背离衬底1的表面形成光阻层6，光阻层6材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。

步骤S1502，对所述光阻层进行曝光并显影，以形成显影区，所述显影区在所述衬底上的正投影与所述第二牺牲层在所述衬底上的正投影部分重合。

可采用掩膜版对光阻层6进行曝光，该掩膜版的图案可与堆叠膜层2所需的图案匹配。随后，可对曝光后的光阻层6进行显影，从而形成多个显影区61，如图5所示，每个显影区61可露出掩膜层5，且显影区61的图案可与堆叠膜层2所需的图案相同，显影区61的尺寸可与所需的图案的尺寸相同。在一实施方式中，显影区61在衬底1上的正投影可与第二牺牲层24在衬底1上的正投影部分重合。在本公开制备方法的实施方式中，完成步骤S1502后的结构如图6所示。

步骤S1503，在所述显影区对所述掩膜层进行蚀刻，以形成掩膜图案。

可通过等离子蚀刻工艺在显影区61对掩膜层5进行蚀刻，蚀刻区域可露出堆叠膜层2，从而在掩膜层5上形成所需的掩膜图案。需要说明的是，当掩膜层5为单层结构时，可采用一次蚀刻工艺形成掩膜图案，当掩膜层5为多层结构时，可对各膜层进行分层蚀刻，即：一次蚀刻工艺可蚀刻一层，可采用多次蚀刻工艺将掩膜层5刻透，以形成掩膜图案。

需要说明的是，在完成上述蚀刻工艺后，可通过清洗液清洗或通过灰化等工艺去除光阻层6，使掩膜层5不再被光阻层6覆盖，将形成的掩膜层5暴露出来，得到硬掩膜结构。

步骤S1504，以所述掩膜层为掩膜对所述下电极层、所述保护层及所述第三支撑层进行选择性蚀刻，以将所述掩膜图案转移至所述保护层及所述第三支撑层内，所述保护层及所述第三支撑层内的掩膜图案露出所述第二牺牲层。

可根据掩膜图案对堆叠膜层2进行非等向蚀刻，举例而言，可通过干法蚀刻工艺在掩膜图案的显影区61对下电极层31、保护层4及第三支撑层25进行选择性蚀刻，进而露出第二牺牲层24。随后，可去除掩膜层5，进而将保护层4露出来，在本公开制备方法的实施方式中，完成步骤S1504后的结构如图7所示。

在蚀刻过程中，可适当的增加蚀刻时间，以确保掩膜图案能够顺利的转移到第三支撑层25上，且保证掩膜图案的各区域都能露出第二牺牲层24，例如，可使蚀刻的秒数增加原有蚀刻秒数的三分之一～二分之一。在上述过程中，可通过保护层4对第三支撑层25中不需要被蚀刻的表面进行保护，即便在蚀刻过程中会对表层薄膜有所消耗，其消耗的也是保护层4，不会对第三支撑层25的表面造成损伤。使得第三支撑层25始终保持平整且规则的表面形貌，有助于提高产品良率。

在本公开的另一种示例性实施方式中，本公开的制备方法还可包括步骤S210及步骤S220，如图8所示，其中：

步骤S210，去除所述第二牺牲层。

可去除第二牺牲层24，而保留剩余的第三支撑层25，既可增大电容存储密度，又可对下电极层31的顶部进行支撑，避免下电极层31顶部向外发生形变，降低短路风险。在本公开制备方法的实施方式中，完成步骤S210后的结构如图9所示。

可通过湿法刻蚀工艺对第二牺牲层24进行非等向蚀刻，以便去除第二牺牲层24，进而将第二牺牲层24下方的第二支撑层23裸露出来。举例而言，可采用酸性溶液对第二牺牲层24进行选择性蚀刻。该酸性溶液可以是氢氟酸，举例而言，其可以是缓冲氢氟酸(BHF)、浓度为49％的氢氟酸或稀氢氟酸(DHF)，当采用DHF作为酸性溶液时，氢氟酸与去离子水的配制比例可以是1:1～1:10，在此不对酸性溶液的配比及浓度做特殊限定。

步骤S220，以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻。可以保护层4为掩膜对下电极层31、第二支撑层23及第一牺牲层22进行非等向蚀刻，举例而言，可采用蚀刻气体对第二支撑层23及第一牺牲层22进行干法蚀刻；在此过程中，保护层4可作为可以牺牲的保护层，在蚀刻过程中可将保护层4及第三支撑层25表面形貌不规整的部分一并蚀刻掉，同时还可通过采用脉冲模式及偏置功率的设置改善第二支撑层23的开口形貌，从外，在对第二牺牲层23进行蚀刻的过程中还可将其下方的第一牺牲层22蚀刻一部分，使得第一牺牲层22打开的更多，以便于后续去除第一牺牲层22。

进而增大对第一牺牲层22的蚀刻深度，保证各蚀刻区域中的第一牺牲层22均被露出，以便于去除第一牺牲层22。在本公开制备方法的实施方式中，完成步骤S220后的结构如图10所示。在本公开制备方法的实施方式中，完成步骤S220后电容矩阵与电容矩阵之间的顶部支撑层的形貌如图11所示，完成步骤S220后单独矩阵边缘的顶部支撑层的形貌如图12所示。

在上述过程中，对氮化钛的消耗较大，可通过保护层4对第三支撑层25的表面进行保护，即便在蚀刻过程中会对表层薄膜有所消耗，其消耗的也是保护层4，不会对第三支撑层25的表面造成损伤，进而使得第三支撑层25始终保持平整且规则的表面形貌，有助于提高产品良率。且在蚀刻后，保护层4基本被消耗殆尽，无需额外的工艺去除保护层4，对器件性能无负面影响。

在本公开的一种示例性实施方式中，在对下电极层31、第二支撑层23及第一牺牲层22进行选择性蚀刻时，第二支撑层23和下电极层31的选择蚀刻比可大于或等于10:1，详细而言，例如可以是保护层和第一支撑层、第二支撑层以及第三支撑层的材料相同，与所述下电极层的材料蚀刻比大于或等于10:1，进而可在蚀刻过程中保护下电极层31，防止下电极层31被过度消耗，同时可以在第二支撑层23表面快速形成规整开口，使得电容矩阵内部形貌保持不变，并能够快速移除剩余的第一牺牲层22；同时，可对电容矩阵边缘的支撑层的形貌进行优化。举例而言，这些保护层4、第三支撑层25，以及第二支撑层23的材料，和下电极层31的材料选择蚀刻比可大于或等于10:1，例如，可为10:1、11:1、12:1、13:1、14:1或15:1，当然，也可以是其他，在此不再一一列举。

在本公开的一种示例性实施方式中，在对保护层4和第二支撑层23材料，以及下电极层31进行选择性蚀刻的过程中可将蚀刻的源功率设置为650W～750W，例如，其可为650W、700W或750W，偏置功率可为400W～500W，例如，其可为400W、450W或500W，并可采用脉冲模式进行蚀刻，且脉冲模式下的蚀刻周期，即在一个脉冲循环内，通电时间相对于总时间所占的比例可为50％～60％，例如，其可为55％、58％或60％，当然，也可以是其他功率或蚀刻周期，在此不再一一列举。

需要说明的是，可通过源功率、偏置功率、脉冲模式及蚀刻周期的配合调节物理轰击和化学蚀刻之间的平衡，进而保证在执行步骤S220时的蚀刻选择比大于或等于10:1，从而不仅可以将上面的保护层4和需要形成开口处的第二支撑层23同时移除掉，还可以使得第二支撑层23上开口形貌规整。

在本公开的一种示例性实施方式中，蚀刻气体可包括氯气、氧气和氩气，可采用氯气、氧气和氩气作为蚀刻气体进行干法蚀刻，且在干法蚀刻过程中可根据实际需要调节氯气、氧气和氩气的配比，进而达到控制蚀刻速率的目的。

在本公开的一种示例性实施方式中，氯气、氧气和氩气的蚀刻配比可为：(1.9～4.1)：1：(1.5～2.8)。举例而言，氯气、氧气和氩气的蚀刻配比为1.9：1：1.5、2.5：1：2.0、3.0：1：2.5或4.1：1：2.8，当然，氯气、氧气和氩气的蚀刻配比也可为其他配比，在此不再一一列举。

在本公开的一种示例性实施方式中，本公开的制备方法还可包括步骤S310-步骤S330，如图13所示，其中：

步骤S310，去除所述第一牺牲层。

可去除第一牺牲层22，而保留第二支撑层23和第一支撑层21，既可增大电容存储密度，又可对下电极层31的底部和中部进行支撑，避免下电极层31底部和中部向外发生形变，进一步降低短路风险。在本公开制备方法的实施方式中，完成步骤S310后的结构如图14所示。

可通过湿法刻蚀工艺对第一牺牲层22进行非等向蚀刻，以便去除第一牺牲层22，进而将第一牺牲层22下方的第一支撑层21裸露出来。举例而言，可采用酸性溶液对第一牺牲层22进行选择性蚀刻。该酸性溶液可与对第二牺牲层24进行蚀刻的酸性溶液的材料相同，溶液中各成分的配比可与对第二牺牲层24进行蚀刻的酸性溶液的成分配比相同，也可以不同，在此不对酸性溶液的成分配比做特殊限定。

步骤S320，在所述下电极层和各所述支撑层共同构成的结构的表面形成电容介质层。

可在电容孔201内的下电极层31的表面形成电容介质层32，举例而言，电容介质层32可以是形成于下电极层31表面上的薄膜，可通过真空蒸镀或磁控溅射等工艺形成电容介质层32，当然，还可以通过其他工艺形成电容介质层32，在此不再一一列举。在一实施方式中，电容介质层32可形成于下电极层31的内表面和外表面，并可将蚀刻后剩余的第一支撑层21、第二支撑层23及第三支撑层25包覆在内。

电容介质层32可以是由同一种材料构成的单层膜结构，也可以是由不同材质的膜层构成的混合膜层结构。举例而言，其可包括具有较高介电常数的材料，例如，其可以是氧化铝、氧化铪、氧化镧、氧化钛、氧化锆、氧化钽、氧化铌、氧化锶或其混合物，当然，还可以是其他材料，在此不再一一列举。

步骤S330，在所述电容介质层背离所述下电极层的表面形成上电极层。

可采用化学气相沉积、物理气相沉积或原子层沉积等工艺在电容介质层32的表面形成上电极层33，使得下电极层3、电容介质层32及上电极层33共同构成电容结构3。当然，还可通过其他工艺形成上电极层33，在此不做特殊限定。上电极层33的材料可以是氮化钛，当然，还可以是其他材料，在此不再一一列举。在本公开制备方法的实施方式中，完成步骤S330后的结构如图15所示。

本公开实施例通过保护层4可以改善在执行步骤S150的过程中，对电容表面形貌造成损伤，详细而言，保护层4可以在向下刻蚀第二支撑层23的过程，减少对第三支撑层25的损伤，避免潜在风险，还可以保护电容孔侧边的下电极层31，减少下电极层31消耗，为后续制程提供更多容忍度，此外还可以在同步向下蚀刻第二支撑层23时，形成规整的开口，以及提高对第二支撑层23下层第一牲牺层22蚀刻深度，为后续移除第一牺牲层和填充其他膜层提供更多容忍度。

需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的制备方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本公开实施还提供一种半导体结构，该半导体结构可由上述任一实施方式的半导体结构的制备方法制备而成。

上述半导体结构中各部分的具体细节及制造工艺已经在对应的半导体结构的制备方法中进行了详细描述，因此，此处不再赘述。

该半导体结构可以是存储芯片，例如，DRAM(Dynamic Random Access Memory，动态随机存取存储器)，当然，还可以是其它半导体结构，在此不再一一列举。该半导体结构的有益效果可参考上述的半导体结构的制备方法的有益效果，在此不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种半导体结构的制备方法，其特征在于，包括：

在一衬底上形成堆叠膜层，所述堆叠膜层包括多个间隔分布的电容孔，所述电容孔贯穿所述堆叠膜层；

在所述电容孔的侧壁及底部形成下电极层；

在所述堆叠膜层背离所述衬底的一侧形成保护层，所述保护层与所述堆叠膜层中距离所述衬底最远的膜层的材料相同，所述堆叠膜层在所述衬底上的正投影在所述保护层在所述衬底上的正投影内；

在所述保护层背离所述衬底的表面形成掩膜层；

以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻。

2.根据权利要求1所述的制备方法，其特征在于，所述堆叠膜层包括沿垂直于所述衬底的方向交替分布的支撑层和牺牲层，所述堆叠膜层中距离所述衬底最远的膜层为支撑层。

3.根据权利要求2所述的制备方法，其特征在于，所述堆叠膜层包括沿垂直于所述衬底的方向依次分布的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层及第三支撑层，所述第三支撑层位于所述第二牺牲层背离所述衬底的表面；所述保护层位于所述第三支撑层背离所述衬底的表面，所述第三支撑层的厚度为所述保护层的厚度的2倍～3倍。

4.根据权利要求1所述的制备方法，其特征在于，所述保护层的厚度为70nm～150nm。

5.根据权利要求3所述的制备方法，其特征在于，以所述掩膜层为掩膜对所述保护层及所述堆叠膜层进行选择性蚀刻，包括：

在所述掩膜层背离所述衬底的表面形成光阻层；

对所述光阻层进行曝光并显影，以形成显影区，所述显影区在所述衬底上的正投影与所述第二牺牲层在所述衬底上的正投影部分重合；

在所述显影区对所述掩膜层进行蚀刻，以形成掩膜图案；

以所述掩膜层为掩膜对所述下电极层、所述保护层及所述第三支撑层进行选择性蚀刻，以将所述掩膜图案转移至所述保护层及所述第三支撑层内，所述保护层及所述第三支撑层内的掩膜图案露出所述第二牺牲层。

6.根据权利要求5所述的制备方法，其特征在于，所述制备方法还包括：

去除所述第二牺牲层；

以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻。

7.根据权利要求6所述的制备方法，其特征在于，所述保护层和所述第一支撑层、所述第二支撑层以及所述第三支撑层的材料均相同，且与所述下电极层的材料蚀刻比大于或等于10:1。

8.根据权利要求7所述的制备方法，其特征在于，以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻，包括：

采用蚀刻气体对所述下电极层、所述第二支撑层及所述第一牺牲层进行蚀刻，所述蚀刻气体包括氯气、氧气和氩气。

9.根据权利要求7所述的制备方法，其特征在于，所述氯气、所述氧气和所述氩气的蚀刻配比为：(1.9～4.1)：1：(1.5～2.8)。

10.根据权利要求7所述的制备方法，其特征在于，以所述保护层为掩膜对所述下电极层、所述第二支撑层及所述第一牺牲层进行选择性蚀刻的源功率为650W～750W，偏置功率为400W～500W。

11.根据权利要求7所述的制备方法，其特征在于，采用脉冲模式对所述下电极层、所述第二支撑层及所述第一牺牲层进行蚀刻。

12.根据权利要求11所述的制备方法，其特征在于，所述脉冲模式的蚀刻周期为50％～60％。

13.根据权利要求7所述的制备方法，其特征在于，所述下电极层的材料为氮化钛，所述保护层和第一支撑层、第二支撑层以及第三支撑层的材料为氮化硅。

14.根据权利要求6所述的制备方法，其特征在于，所述衬底包括多个并排分布的导电接触结构，所述下电极层一一对应的与所述导电接触结构接触连接。

15.根据权利要求14所述的制备方法，其特征在于，所述制备方法还包括：

去除所述第一牺牲层；

在所述下电极层和各所述支撑层共同构成的结构的表面形成电容介质层；

在所述电容介质层背离所述下电极层的表面形成上电极层。

16.一种半导体结构，其特征在于，所述半导体结构由权利要求1-15任一项所述的半导体结构的制备方法制成。