CN113161483B - 半导体器件的制备方法和半导体器件 - Google Patents
半导体器件的制备方法和半导体器件 Download PDFInfo
- Publication number
- CN113161483B CN113161483B CN202110371659.8A CN202110371659A CN113161483B CN 113161483 B CN113161483 B CN 113161483B CN 202110371659 A CN202110371659 A CN 202110371659A CN 113161483 B CN113161483 B CN 113161483B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial layer
- sacrificial
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims abstract description 69
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 229920000642 polymer Polymers 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021385 hard carbon Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
该发明公开了一种半导体器件的制备方法和半导体器件，所述制备方法包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同；于所述堆叠结构内形成贯穿所述堆叠结构的电容孔；于所述电容孔内形成覆盖其内壁表面的第一导电层；去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层。根据本发明实施例的半导体器件的制备方法，能够提高产品良率。
Description
技术领域
本发明涉及半导体领域，具体涉及一种半导体器件的制备方法和半导体器件。
背景技术
现有的半导体器件尤其是在制备动态随机存取存储器中的电容的制备过程中，由于电容孔是具有高深宽比的孔，在形成的过程中，容易出现各种缺陷，从而降低产品良率。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，能够避免由于刺穿缺陷而导致半导体器件失效，提高产品良率。
根据本发明实施例的半导体器件的制备方法，包括：提供衬底；于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同，所述第一牺牲层与所述第二牺牲层的选择比为：1:10-100:1；
于所述堆叠结构内形成贯穿所述堆叠结构的电容孔，同时形成聚合物层，所述聚合物层为形成于所述第三支撑层、第二牺牲层、所述第二支撑层和所述第一牺牲层的侧壁的固态副产物；于所述电容孔内形成覆盖其内壁表面的第一导电层，所述第一导电层位于所述第一牺牲层侧壁部分形成有穿孔，所述聚合物层覆盖所述穿孔且所述聚合物层形成在所述第一牺牲层的部分向下超出所述穿孔；
去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层时去除所述聚合物层；沿暴露所述第一牺牲层的开口和所述穿孔刻蚀所述第一牺牲层以去除所述第一牺牲层；于所述第一支撑层、所述第二支撑层和所述第一导电层的表面形成介电层；于所述介电层表面形成第二导电层。
根据本发明的一些实施例，所述第一牺牲层为掺硼的氧化硅层，所述第二牺牲层为硬碳层和聚酰亚胺层中的至少一种。
根据本发明的一些实施例，在采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层的步骤中，采用干法刻蚀去除所述第二牺牲层。
根据本发明的一些实施例，采用氮气、氢气或两种气体的混合的等离子体的灰化工艺去除所述第二牺牲层。
根据本发明的一些实施例，在于所述堆叠结构内形成贯穿所述堆叠结构的电容孔步骤中包括：于所述堆叠结构表面形成掩膜图案；通过使用所述掩膜图案为掩膜刻蚀所述堆叠结构以形成所述电容孔。
根据本发明的一些实施例，在于所述堆叠结构表面形成掩膜图案的步骤中包括：于所述第三支撑层表面形成第一掩膜层；于所述第一掩膜层表面形成第二掩膜层；形成贯穿所述第一掩膜层和所述第二掩膜层的通孔，所述通孔与形成所述电容孔的位置对应；去除所述第一掩膜层且保留所述第二掩膜层以形成所述掩膜图案。
根据本发明的一些实施例，所述第一掩膜层为正硅酸乙酯层，所述第二掩膜层为多晶硅层。
根据本发明的一些实施例，所述第一支撑层、所述第二支撑层和所述第三支撑层为氮化硅层。
根据本发明的一些实施例，在去除所述第一牺牲层的步骤中，采用湿法刻蚀去除所述第一牺牲层。
本发明还提出了一种半导体器件。
根据本发明实施例的半导体器件，所述半导体器件由上述任一实施例的半导体器件的制备方法形成。
根据本发明实施例的半导体器件的制备方法，第二牺牲层和第一牺牲层具有高选择比，这样在采用高选择比的刻蚀工艺中，从而不会对位于下方的第一牺牲层造成过刻蚀，以保留第一牺牲层，进而在后续刻蚀第一牺牲层的工艺中，能够避免由于第一牺牲层被过刻蚀导致制备的半导体器件发生短路，以提高产品良率。
附图说明
图1为本发明的实施例的半导体器件的制备方法流程图；
图2-图13为根据本发明实施例的半导体器件的制备方法的各步骤的剖视图；
图14为现有技术的半导体器件的结构示意图。
附图标记：
1：衬底
2：堆叠结构，21：第一支撑层，22：第一牺牲层，23：第二支撑层，
231：开孔，24：第二牺牲层，25：第三支撑层，26：电容孔，
3：第一导电层，31：穿孔
41：第一掩膜层，42：第二掩膜层，43：掩膜图案，44：通孔，45：聚合物层；
51：介电层，52：第二导电层。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体器件的制备方法和半导体器件作进一步详细说明。
在集成电路以及电子元器件的制备过程，尤其是电容器的形成过程中，由于电容孔是高深宽比的孔，在沉积导电层时，由于沉积工艺的限制导致在下方牺牲层侧壁不容易被完全覆盖住而形成有暴露的穿孔。
发明人研究发现，如图14所示，由于上方牺牲层（图未示出，位于支撑层23'上方的牺牲层）和下方牺牲层22'的刻蚀选择比较小，例如上方牺牲层为氧化层，下方牺牲层22'为含有硼磷元素的氧化硅层（BPSG），在电容孔内形成导电层3'时，容易在位于下方牺牲层22'侧壁处的导电层3'形成穿孔31'这样在对上方牺牲层进行刻蚀时，刻蚀气体通过穿孔31'流向下方的牺牲层22'，从而会对下方牺牲层22'进行刻蚀，而导致下方牺牲层22'产生过刻蚀现象，这种过刻蚀的量是无法估计的，则半导体设备对下方牺牲层22'的刻蚀时间以及刻蚀气体等刻蚀参数无法根据下方牺牲层22'的过刻蚀进行调整，从而导致在对下方牺牲层22'执行刻蚀工艺时，容易对位于下方牺牲层22'的下方的支撑层21'造成过刻蚀，进而容易导致支撑层21'被刻穿，最终导致在其内形成的电容结构与下方的其它器件形成短路，使得最终形成的半导体器件产生缺陷而降低产品良率。
下面参考附图描述根据本发明实施例的半导体器件的制备方法，本发明实施例的制备方法能够避免造成半导体缺陷，提高产品良率。
如图1所示，根据本发明实施例的半导体器件的制备方法可以包括：提供衬底1；于所述衬底1表面形成堆叠结构2，所述堆叠结构2包括从下至上依次层叠设置的第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25，在同一刻蚀条件下，所述第一牺牲层22和所述第二牺牲层24的刻蚀速率不同；于所述堆叠结构2内形成贯穿所述堆叠结构2的电容孔26；于所述电容孔26的内形成覆盖其内壁表面的第一导电层3；去除部分所述第三支撑层25以形成暴露所述第二牺牲层24的开口；通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层24，保留所述第一牺牲层22。
图2-图13为根据本发明实施例的半导体器件的制备方法的各步骤的结构示意图。
具体来说，如图2所示，提供衬底1，所述衬底1可以为材料可以为硅（Si）、锗（Ge）、硅锗（GeSi）、或碳化硅（SiC）；也可以是绝缘体上硅（SOI）、绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
如图3-图4所示，在衬底1表面形成堆叠结构2，衬底1可以包括基底、晶体管及字线、位线等结构，其中基底可以为单晶硅、玻璃或者蓝宝石等材质；堆叠结构2可以包括多层支撑层和牺牲层的交替堆叠构成的多层结构；在本发明的一些具体实施例中，如图4所示，堆叠结构2可以包括第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25，第一支撑层21形成在衬底1表面，第一牺牲层22形成在第一支撑层21和第二支撑层23之间，第二牺牲层24形成在第二支撑层23和第三支撑层25之间且位于第一牺牲层22的上方，即在如附图所示的上下方向上，第一支撑层21、第一牺牲层22、第二支撑层23、第二牺牲层24和第三支撑层25层叠设置。在后续工艺中通过对堆叠结构2进行蚀刻并沉积导电层、介质层等以形成电容结构。
如图5-图9所示，对堆叠结构2进行刻蚀，以于堆叠结构2内形成贯穿所述堆叠结构2的电容孔26，以用于在后续工艺中于电容孔26内沉积形成电容结构。其中在刻蚀形成电容孔26的过程中，首先可于第三支撑层25表面形成掩膜结构，并采用光刻工艺于掩膜结构中定义形成电容孔26的刻蚀区域，然后，通过刻蚀气体或刻蚀液体对刻蚀区域进行刻蚀，以形成暴露衬底1的电容孔26。具体地，在于堆叠结构2内形成贯穿所述堆叠结构2的电容孔26步骤中包括：于所述堆叠结构2表面形成掩膜图案43；通过使用所述掩膜图案43为掩膜刻蚀所述堆叠结构2以形成所述电容孔26。
结合图5-图7所示，在形成掩膜图案43的步骤中包括：于第三支撑层25表面形成第一掩膜层41，于第一掩膜层41表面形成第二掩膜层42，由此可在第三支撑层25表面形成硬掩模复合结构层。具体如图5所示，第一掩膜层41覆盖第三支撑层25的表面，第二掩膜层42覆盖第一掩膜层41的表面，第一掩膜层41的厚度大于第二掩膜层42的厚度，所述第一掩膜层41可以为多晶硅层，所述第二掩膜层42可以为硅酸乙酯层（TEOS）
如图6所示，在第一掩膜层41和第二掩膜层42内形成贯穿第一掩膜层41和第二掩膜层42的通孔44，其中通孔44的位于与形成电容孔26的位置对应，如图7所示，去除第一掩膜层41且保留第二掩膜层42以形成掩膜图案43。具体地，可在第二掩膜层42的表面涂布光刻胶层以定义电容孔26的形成区域，然后对第一掩膜层41和第二掩膜层42进行光刻以暴露形成电容孔26区域的第三支撑层25部分表面的通孔44，然后对第二掩膜层42进行刻蚀以保留部分第一掩膜层41来形成掩膜图案43，通过掩膜图案43对堆叠结构2进行刻蚀以定义电容孔26的形成位置。
如图8所示，以所述掩膜图案43为掩膜对堆叠结构2进行刻蚀以形成多个电容孔26，在形成电容孔26的步骤中，形成聚合物层45，聚合物层45位于第三支撑层25、第二牺牲层24、第二支撑层23和第一牺牲层11的形成电容孔26的侧壁上，聚合物层45覆盖至少覆盖第三支撑层25、第二牺牲层24、第二支撑层23和部分第一牺牲层22的侧壁，且聚合物层45不形成于第一支撑层21的侧壁，具体地，由于电容孔26是高深宽比的孔，进行刻蚀时，通过控制调整刻蚀参数，从而会在第三支撑层25、第二牺牲层24、第二支撑层23和第一牺牲层22的侧壁形成固态副产物层即聚合物层45，由于刻蚀特性以及聚合物层形成具有向上堆积的特性，使得聚合物层45容易形成在电容孔26的上部，而不会形成在底部的第一支撑层21侧壁形成聚合物堆积，即聚合物层45不会延伸覆盖第一支撑层21的侧壁，这样在后续对刻蚀去除第二牺牲层24时，同时去除聚合物层45，聚合物层45具有一定的厚度，使得第一牺牲层22和后续形成的第一导电层3之间间隔开而不会直接接触，进而在后续去除聚合物层45后形成开孔231，从而能够去除位于第一导电层3和第二支撑层23接触拐角处的部分第一牺牲层22，进而使得第一牺牲层22能够完全被刻蚀干净，同时聚合物层45不会形成在第一支撑层21侧壁，则在去除聚合物层45，在第一支撑层21也不会形成刻穿的孔，也能够避免电容结构与下方的其它器件短路。
如图9所示，去除所述第三支撑层25表面的掩膜图案43。
如图10所示，于电容孔26内形成覆盖其内壁面的第一导电层3，具体地，在形成第一导电层3的步骤可以包括：于第三支撑层25的表面和电容孔26的内壁面沉积第一导电材料，刻蚀去除位于第三支撑层25表面的第一导电材料，保留位于第一通孔44内壁面的第一导电材料以形成第一导电层3。在本发明的其它实施方式中，可在电容孔26内填充第一导电材料，然后对电容孔26内的第一导电材料进行刻蚀且保留部分位于电容孔26侧壁和底壁的部分第一导电材料以形成第一导电层3；所述第一导电层3可形成为电容结构的下电极。
在形成第一导电层3的过程中，由于电容孔26是高深宽比的孔，位于下部的第一导电层3容易形成穿孔，如在第一牺牲层22的侧壁处形成穿孔31，在形成聚合物层45的步骤中，聚合物层45覆盖穿孔31，如图11所示，聚合物层45形成在所述第一牺牲层22的部分向下超出穿孔31。
如图11所示，去除部分所述第三支撑层25以形成暴露所述第二牺牲层24的开口，通过开口可传输刻蚀气体以对第二牺牲层24进行刻蚀。其在此步骤，可不需要将第三支撑层25完全去除，只要能够暴露第二牺牲层24即可，以便于对第二牺牲层24的刻蚀，这样不仅能够降低工艺要求，节省时间和成本，而且剩余的部分所述第三支撑层25也能够支撑第一导电层3。
如图12所示，通过开口采用高选择比的刻蚀工艺去除所述第二牺牲层24，保留所述第一牺牲层22。具体地，第二牺牲层24和第一牺牲层22具有高刻蚀选择比，在同一刻蚀条件下，第一牺牲层22和第二牺牲层24的刻蚀速率不同，即第一牺牲层22和第二牺牲层24具有刻蚀选择性，这样在对第二牺牲层24进行刻蚀时能够避免对第一牺牲层22造成过刻蚀而影响后续对第一牺牲层22刻蚀的效果。
具体地，第一导电层3位于第一牺牲层22的侧壁处形成有穿孔31，为了使得第一牺牲层22能够被刻蚀干净，在刻蚀电容孔26后，会电容孔26的侧壁会形成聚合物层45，在去除第二牺牲层24的同时去除聚合物层45，以使得位于第一导电层3和第二支撑层23接触拐角处的部分第一牺牲层22能够被刻蚀干净；如图12所示，为了避免影响半导体器件的性能，在此采用高选择比的刻蚀工艺去除所述第二牺牲层24，保留所述第一牺牲层22的步骤中，需要同时去除聚合物层45，即在刻蚀第二牺牲层24的同时刻蚀掉聚合物层45，而在去除聚合物层45后，在第二支撑层23、第一牺牲层22和第一导电层3之间形成刻蚀后造成的开孔231，开孔231贯穿第二支撑层23且暴露第一牺牲层22，第一牺牲层22和第二牺牲层24的刻蚀选择比较小时，刻蚀第二牺牲层24，通过开孔231不可避免对第一牺牲层22造成过刻蚀。
在去除第一牺牲层22时，参考去除第二牺牲层24的步骤，去除部分所述第三支撑层23以形成暴露所述第一牺牲层22的开口（图中未示出），通过开口对第一牺牲层22进行刻蚀。而且在第一导电层3也形成有穿孔31暴露第一牺牲层22，这样对第一牺牲层22进行刻蚀时，刻蚀源通过开孔231和穿孔31流向第一牺牲层22表面，刻蚀源可以采用气体刻蚀，也可以采用湿法刻蚀，如低浓度的氢氟酸等，通过设置第一牺牲层22的开口、穿孔31及开孔231可以将第一牺牲层完全去除干净。而本发明实施方式中，第二牺牲层24和第一牺牲层22具有高选择比，这样在采用高选择比的刻蚀工艺中，从而不会对位于下方的第一牺牲层22造成过刻蚀，以保留第一牺牲层22，进而在后续刻蚀第一牺牲层22的工艺中，能够避免由于第一牺牲层22被过刻蚀导致制备的半导体器件发生短路，以提高产品良率。
进一步地，在去除第二牺牲层24时可采用干法刻蚀去除第二牺牲层24，例如可采用灰化工艺来刻蚀去除第二牺牲层24和聚合物层45，从而能够进一步地防止对第一牺牲层22造成刻蚀缺陷。具体地，可采用氮气、氢气或两种气体的混合的等离子体的灰化工艺去除第二牺牲层24。
可选地，在同一刻蚀条件下，第一牺牲层22与所述第二牺牲层24的选择比可以满足1：10-100:1，从而使得在对第二牺牲层24进行刻蚀时，通过聚合物层45形成的开孔231以及第一导电层3形成的暴露第一牺牲的穿孔31，也不会对第一牺牲层22造成刻蚀；进一步地，第一牺牲层22可以为掺硼元素的氧化硅层（BPSG）等，第二牺牲层24可以为硬碳层和聚酰亚胺层等。
在本发明的一些实施例中，本发明实施例的半导体器件的制备方法可用于制备电容器件，这样在去除所述第二牺牲层24后，如图14所示，所述半导体器件的制备方法还包括：去除第一牺牲层22，于第一支撑层21、第二支撑层23和第一导电层3的表面形成介电层51；于介电层51表面形成第二导电层52，具体地，第一导电层3、第二导电层52和形成第一导电层3和第二导电层52之间的介电层51共同构成电容结构，第一导电层3形成为下电极，第二导电层52形成为上电极。在去除所述第一牺牲层22后可形成用于形成电容结构的空间；而且在此步骤中，可采用湿法刻蚀刻蚀所述第一牺牲层22，由于第一牺牲层22在上一步骤去除第二牺牲层24时未被刻蚀，从而在此刻蚀步骤中能够避免对下方的第一支撑层21造成刻蚀导致第一支撑层21被刻穿，进而避免电容结构与下方的其它器件发生短路连接而导致半导体器件失效。对于第一牺牲层22和第二牺牲层24的具体刻蚀方法，只要能够保证去除第二牺牲层24时，不损伤第一牺牲层22即可，例如在第二牺牲层24采用干法刻蚀的情况下，第一牺牲层22可采用湿法刻蚀。
本发明还提出了一种半导体器件。
如图12和图13所示，根据本发明实施例的半导体器件可以衬底1、堆叠层、第一支撑层21、第二支撑层23、第一牺牲层22和第一导电层3，所述第一支撑层21、第二支撑层23和第一牺牲层22依次层叠设置于所述衬底1上，所述第一支撑层21、第二支撑层23和第一牺牲层22内形成有垂直贯穿所述第一支撑层21、第二支撑层23和第一牺牲层22的电容孔26；
所述第一导电层3形成在所述电容孔26的内壁上，形成于所述电容孔26的侧壁上的部分所述第一导电层3垂直向上延伸且超出所述第二支撑层23的上表面，所述第一牺牲层22形成所述电容孔26的侧壁面形成为垂直平面且与所述第一导电层3接触。
由此，根据本发明实施例的半导体器件，覆盖所述第一牺牲层22侧壁的部分所述第一导电层3由于刻蚀形成有暴露第一牺牲层22的穿孔31，在去除位于第一牺牲层22上方的牺牲层后，位于底部的所述第一牺牲层22侧壁垂直平齐，这样在对第一牺牲层22进行刻蚀的过程中，从而能够避免对第一支撑层21过刻蚀，进而避免半导体器件与位于其下方的其它器件发生短路，提高半导体器件的良率。
如图12所示，在部分所述电容孔26内，所述第一牺牲层22与所述第二支撑层23的侧壁面不平齐，所述第二支撑层23和所述第一导电层3之间间隔开形成有暴露所述第一牺牲层22的开孔231。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
于所述衬底表面形成堆叠结构，所述堆叠结构包括从下至上依次层叠设置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，在同一刻蚀条件下，所述第一牺牲层和所述第二牺牲层的刻蚀速率不同，所述第一牺牲层与所述第二牺牲层的选择比为：1:10-100:1；
于所述堆叠结构内形成贯穿所述堆叠结构的电容孔，同时形成聚合物层，所述聚合物层为形成于所述第三支撑层、第二牺牲层、所述第二支撑层和所述第一牺牲层的侧壁的固态副产物；
于所述电容孔内形成覆盖其内壁表面的第一导电层，所述第一导电层位于所述第一牺牲层侧壁部分形成有穿孔，所述聚合物层覆盖所述穿孔且所述聚合物层形成在所述第一牺牲层的部分向下超出所述穿孔；
去除部分所述第三支撑层以形成暴露所述第二牺牲层的开口；
通过所述开口采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层，同时去除所述聚合物层；
沿暴露所述第一牺牲层的开口和所述穿孔刻蚀所述第一牺牲层以去除所述第一牺牲层；
于所述第一支撑层、所述第二支撑层和所述第一导电层的表面形成介电层；
于所述介电层表面形成第二导电层。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一牺牲层为掺硼的氧化硅层，所述第二牺牲层为硬碳层、聚酰亚胺层。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，在采用高选择比的刻蚀工艺去除所述第二牺牲层，保留所述第一牺牲层的步骤中，采用干法刻蚀去除所述第二牺牲层。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，采用氮气、氢气或两种气体的混合的等离子体的灰化工艺去除所述第二牺牲层。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，在于所述堆叠结构内形成贯穿所述堆叠结构的电容孔步骤中包括：
于所述堆叠结构表面形成掩膜图案；
通过使用所述掩膜图案为掩膜刻蚀所述堆叠结构以形成所述电容孔。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，在于所述堆叠结构表面形成掩膜图案的步骤中包括：
于所述第三支撑层表面形成第一掩膜层；
于所述第一掩膜层表面形成第二掩膜层；
形成贯穿所述第一掩膜层和所述第二掩膜层的通孔，所述通孔与形成所述电容孔的位置对应；
去除所述第二掩膜层且保留所述第一掩膜层以形成所述掩膜图案。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述第一掩膜层为正硅酸乙酯层，所述第二掩膜层为多晶硅层。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一支撑层、所述第二支撑层和所述第三支撑层为氮化硅层。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，在去除所述第一牺牲层的步骤中，采用湿法刻蚀去除所述第一牺牲层。
10.一种半导体器件，其特征在于，所述半导体器件为采用上述权利要求1-9中任一项所述的半导体器件的制备方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110371659.8A CN113161483B (zh) | 2021-04-07 | 2021-04-07 | 半导体器件的制备方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110371659.8A CN113161483B (zh) | 2021-04-07 | 2021-04-07 | 半导体器件的制备方法和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113161483A CN113161483A (zh) | 2021-07-23 |
| CN113161483B true CN113161483B (zh) | 2022-06-10 |
Family
ID=76888516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110371659.8A Active CN113161483B (zh) | 2021-04-07 | 2021-04-07 | 半导体器件的制备方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161483B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116685140A (zh) * | 2022-02-21 | 2023-09-01 | 长鑫存储技术有限公司 | 一种半导体器件的制造方法、半导体器件及堆叠器件 |
| CN116234312B (zh) * | 2023-05-05 | 2023-09-22 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140074655A (ko) * | 2012-12-10 | 2014-06-18 | 에스케이하이닉스 주식회사 | 반도체 장치의 캐패시터 제조 방법 |
| TW201535681A (zh) * | 2014-03-10 | 2015-09-16 | Inotera Memories Inc | 電容器、電容儲存節點及其製造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN110957304A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 一种电容器结构及其制造方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| WO2020215876A1 (zh) * | 2019-04-22 | 2020-10-29 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram单元 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716641B1 (ko) * | 2006-06-29 | 2007-05-09 | 주식회사 하이닉스반도체 | 비정질카본층을 이용한 실린더형 캐패시터 제조 방법 |
-
2021
- 2021-04-07 CN CN202110371659.8A patent/CN113161483B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140074655A (ko) * | 2012-12-10 | 2014-06-18 | 에스케이하이닉스 주식회사 | 반도체 장치의 캐패시터 제조 방법 |
| TW201535681A (zh) * | 2014-03-10 | 2015-09-16 | Inotera Memories Inc | 電容器、電容儲存節點及其製造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN110957304A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 一种电容器结构及其制造方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| WO2020215876A1 (zh) * | 2019-04-22 | 2020-10-29 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113161483A (zh) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI636524B (zh) | 在一對導線間側向地形成向上延伸導體之方法 | |
| CN113161483B (zh) | 半导体器件的制备方法和半导体器件 | |
| US7666698B2 (en) | Method for forming and sealing a cavity for an integrated MEMS device | |
| JP2004335526A (ja) | 半導体装置の製造方法 | |
| KR100270211B1 (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| US8946043B2 (en) | Methods of forming capacitors | |
| US20230189498A1 (en) | Semiconductor device | |
| CN114512446A (zh) | 电容器及其制备方法 | |
| US20050133846A1 (en) | Deep trench capacitor with buried plate electrode and isolation collar | |
| KR20180042591A (ko) | 반도체 소자의 제조 방법 | |
| KR20120004212A (ko) | 캐패시터 제조 방법 | |
| KR20020037684A (ko) | 반도체 장치의 제조방법 | |
| KR20020018025A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040031860A (ko) | 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법 | |
| KR20010059284A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| TWI849397B (zh) | 製造包括多孔介電層的半導體裝置的方法 | |
| KR100678298B1 (ko) | 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법 | |
| US11943909B2 (en) | Semiconductor memory device | |
| KR101076884B1 (ko) | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 | |
| KR20100074003A (ko) | 실린더형 커패시터 형성 방법 | |
| KR100265257B1 (ko) | 다이내믹 램의 제조 방법 | |
| US20080242096A1 (en) | Method for preparing bottle-shaped deep trenches | |
| KR100587032B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| CN115223874A (zh) | 半导体结构及其制备方法 | |
| CN117976663A (zh) | 半导体存储器、pip电容器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |