KR20120004212A - 캐패시터 제조 방법 - Google Patents
캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20120004212A KR20120004212A KR1020100064945A KR20100064945A KR20120004212A KR 20120004212 A KR20120004212 A KR 20120004212A KR 1020100064945 A KR1020100064945 A KR 1020100064945A KR 20100064945 A KR20100064945 A KR 20100064945A KR 20120004212 A KR20120004212 A KR 20120004212A
- Authority
- KR
- South Korea
- Prior art keywords
- support layer
- layer
- forming
- contact hole
- sacrificial layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 23
- 239000011241 protective layer Substances 0.000 claims 1
- 238000009835 boiling Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 오픈불량을 개선 및 안정적인 캐패시터를 형성하는 캐패시터 제조 방법을 제공하기 위한 것으로, 기판 상부에 제1희생층을 형성하는 단계; 상기 제1희생층 상에 제1지지층을 형성하는 단계; 상기 제1지지층 상에 제2지지층을 포함하는 제2희생층을 형성하는 단계; 제2희생층 상에 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴을 식각장벽으로 상기 제2희생층, 제2지지층 및 제1지지층을 식각하여 1차 콘택홀을 형성하는 단계; 상기 제1지지층을 선택적으로 측벽 식각하는 단계; 및 상기 1차 콘택홀 하부의 상기 제1희생층을 식각하여 상기 기판을 오픈시키는 2차 콘택홀을 형성하는 단계를 포함하여, 콘택홀의 오픈불량을 방지하는 효과, 하부전극의 쓰러짐 현상을 방지하는 효과 및 콘택홀의 보잉현상을 방지하는 효과가 있다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 제조 방법에 관한 것이다.
반도체 장치의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있다. 비록 반도체 장치가 고집적화 및 소형화되더라도 반도체 장치를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다. 최근에 반도체 장치의 크기가 nm급 극미세소자까지 작아짐에 따라 반도체 장치의 개발공정에서 캐패시터의 용량 확보를 위해 캐패시터의 높이가 높아지고 있다.
또한, 캐패시터의 용량 확보를 위해 콘케이브형 대신 내부와 외부를 모두 사용할 수 있는 실린더형 스토리지 노드가 적용되고 있다. 실린더형 스토리지 노드를 적용시 극미세소자에서도 스토리지 노드 내의 정전 용량 확보가 유리하다.
그러나, 캐패시터의 높이가 높아지면서 콘택홀의 오픈불량(Not open) 등의 식각 공정의 한계가 발생하는 문제점이 있다. 또한, 종횡비가 증가하여 실린더형 스토리지 노드 형성을 위한 딥아웃 공정에서 습식 세정에 의한 장력에 의해 쓰러짐(Leaning) 또는 부러짐 현상이 발생하는 문제점이 있다.
도 1은 캐패시터의 오픈불량을 설명하기 위한 TEM사진이다.
도 1을 참조하면, 캐패시터의 종횡비가 높아짐에 따라 상부에 비해 하부에서 콘택홀의 선폭이 급격히 줄어들면서 콘택홀이 완전히 오픈되지 않는 오픈불량(Not Open)이 발생한 것을 확인할 수 있다.
따라서, 캐패시터의 용량을 확보하면서도 안정적인 캐패시터를 형성할 수 있는 제조방법이 필요시 되고 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 캐패시터의 오픈불량을 개선하는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
또한, 실린더형 캐패시터 형성시 쓰러짐 없는 안정적인 캐패시터를 형성하는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐패시터 제조 방법은 기판 상부에 제1희생층을 형성하는 단계; 상기 제1희생층 상에 제1지지층을 형성하는 단계; 상기 제1지지층 상에 제2지지층을 포함하는 제2희생층을 형성하는 단계; 제2희생층 상에 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴을 식각장벽으로 상기 제2희생층, 제2지지층 및 제1지지층을 식각하여 1차 콘택홀을 형성하는 단계; 상기 제1지지층을 선택적으로 측벽 식각하는 단계; 및 상기 1차 콘택홀 하부의 상기 제1희생층을 식각하여 상기 기판을 오픈시키는 2차 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제1지지층을 선택적으로 측벽 식각하는 단계 전에, 식각된 상기 하드마스크 패턴 및 제2지지층의 측벽과 상기 제2희생층의 일부 측벽을 덮는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 보호막은 상기 제1지지층에 대해 식각선택비를 갖는 물질로 형성하되, 상기 제1지지층은 질화막으로 형성하고, 상기 보호막은 산화막으로 형성하며, 상기 보호막은 단차피복성(Step Coverage)이 좋지 않은 물질로 형성하되, 상기 보호막은 저온산화막(ULTO)으로 형성하는 것을 특징으로 한다.
또한, 상기 제1지지층을 선택적으로 측벽 식각하는 단계는, 습식식각으로 진행하되, 인산을 이용하여 진행하는 것을 특징으로 한다.
또한, 상기 제2지지층을 포함하는 제2희생층은, 산화막/제2지지층/산화막의 적층구조를 갖고, 상기 제1 및 제2지지층은 질화막으로 형성하는 것을 특징으로 한다.
또한, 상기 2차 콘택홀을 형성하는 단계 후, 상기 2차 콘택홀의 단차를 따라 상기 기판에 접촉되는 하부전극을 형성하는 단계; 및 딥아웃 공정을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 본 발명의 실시예에 따른 캐패시터 제조 방법은 희생층 사이에 일정간격 이격된 복수의 지지층을 형성하여 콘택 식각의 한계를 증가시킴으로써 콘택홀의 오픈불량을 방지하는 효과가 있다.
또한, 복수의 지지층이 상하부로 나누어 하부전극을 지지함으로써 딥아웃 공정시 보다 효과적으로 하부전극의 쓰러짐 현상을 방지하는 효과가 있다.
또한, 1차 콘택홀 형성 후 보호막을 형성하여 2차 콘택홀 형성시 콘택홀의 보잉현상을 방지하는 효과가 있다.
도 1은 캐패시터의 오픈 불량을 나타내는 TEM사진,
도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터 제조 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터 제조 방법을 설명하기 위한 공정 단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(10) 상에 제1희생층(11) 및 제2희생층(12)을 형성한다. 기판(10)은 소자분리막, 게이트 패턴 및 비트라인 등의 소정 공정이 완료된 기판이며, 도시되지 않았으나, 스토리지 노드 콘택 플러그 및 식각정지막을 포함한다. 스토리지 노드 콘택 플러그는 후속 캐패시터와 기판(10)을 연결하는 역할을 하며, 식각정지막은 후속 콘택홀 형성시 식각정지역할 및 딥아웃 공정시 하부층을 보호하는 역할을 한다.
제1희생층(11) 및 제2희생층(12)은 하부전극을 형성하기 위한 콘택홀을 제공하기 위한 것이다. 제1희생층(11) 및 제2희생층(12)은 산화막으로 형성할 수 있으며, 식각선택비가 다른 산화막으로 형성할 수 있다. 예컨대, 제1희생층(11)이 PSG(Phosphorus Silicate Glass)막인 경우, 제2희생층(12)은 PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막으로 형성할 수 있다.
이어서, 제2희생층(12) 상에 제1지지층(13)을 형성한다. 제1지지층(13)은 제1 및 제2희생층(11, 12)과 식각선택비를 갖는 물질로 형성하며, 특히 습식식각 선택비를 갖는 물질로 형성한다. 예컨대, 제1지지층(13)은 질화막으로 형성할 수 있다.
이어서, 제1지지층(13) 상에 제3희생층(14), 제2지지층(15) 및 제4희생층(16)을 적층한다. 제3희생층(14) 및 제4희생층(16)은 산화막으로 형성하고, 제2희생층(12)과 동일한 물질로 형성할 수 있다. 제2지지층(15)은 제1지지층(13)과 동일한 물질로 형성할 수 있으며, 예컨대 질화막으로 형성한다.
이어서, 제4희생층(16) 상에 하드마스크 패턴(17) 및 감광막 패턴(18)을 형성한다. 하드마스크 패턴(17) 및 감광막 패턴(18)은 콘택홀 영역이 오픈되도록 패터닝하는 것이 바람직하다.
하드마스크 패턴(17)을 형성하기 위해, 제4희생층(16) 상에 하드마스크층을 형성하고, 하드마스크층 상에 콘택홀 영역이 오픈되도록 패터닝된 감광막 패턴(18)을 형성한 후, 감광막 패턴(18)을 식각장벽으로 하드마스크층을 식각하는 공정을 진행한다.
하드마스크 패턴(17)은 콘택홀 형성시 감광막 패턴(18)으로 부족한 식각마진을 확보하기 위한 것으로, 비정질카본으로 형성할 수 있으며, 하드마스크 패턴(17)과 감광막 패턴(18) 사이에 반사방지막(도시생략)을 형성한다.
도 2b에 도시된 바와 같이, 하드마스크 패턴(17)을 식각장벽으로, 제4희생층(16, 도 2a 참조), 제2지지층(15, 도 2a 참조) 제3희생층(14, 도 2a 참조) 및 제1지지층(13, 도 2a 참조)을 차례로 식각하여 1차 콘택홀(19)을 형성한다.
식각된 제4희생층(16, 도 2a 참조), 제2지지층(15, 도 2a 참조) 제3희생층(14, 도 2a 참조) 및 제1지지층(13, 도 2a 참조)을 이하, "제4희생층(16A), 제2지지층(15A), 제3희생층(14A) 및 제1지지층(13A)"이라고 한다.
제4희생층(16A) 및 제3희생층(14A)과 제2지지층(15A) 및 제1지지층(13A)은 서로 다른 물질로 형성하므로, 각각의 막을 식각하기 위한 가스를 이용하여 식각공정을 진행한다.
예컨대, 제4희생층(16A) 및 제3희생층(14A)이 산화막인 경우, 산화막을 식각하는 가스로 식각을 진행하며, 제2지지층(15A) 및 제1지지층(13A)이 질화막인 경우, 질화막을 식각하는 가스로 식각을 진행한다.
특히, 막 간의 식각선택비를 이용하여 1차 콘택홀(19)은 제1지지층(13A)의 식각이 완료되는 시점 즉, 제2희생층(12)이 오픈되는 타겟으로 식각을 진행하는 거싱 바람직하다.
1차 콘택홀(19)은 제4희생층(16A), 제2지지층(15A), 제3희생층(14A) 및 제1지지층(13A)을 식각하면서 종횡비로 인해 하부로 내려갈수록 점차 선폭이 좁아질 수 있다.
1차 콘택홀(19)의 형성이 완료되는 시점에서 감광막 패턴(18)은 모두 제거되어, 하드마스크 패턴(17)만 잔류할 수 있다.
도 2c에 도시된 바와 같이, 하드마스크 패턴(17), 제4희생층(16A) 및 제2지지층(15A)의 측벽과 제3희생층(14A)의 일부 측벽에 보호막(20)을 형성한다. 보호막(20)은 단차 피복성(Step Coverage)이 좋지 않은 물질로 형성하는 것이 바람직하다.
보호막(20)은 하드마스크 패턴(17), 제4희생층(16A) 및 제2지지층(15A)의 측벽과 제3희생층(14A)의 일부 측벽에 형성되며, 적어도 제2지지층(15A)의 측벽을 모두 감싸도록 형성하는 것이 바람직하다.
보호막(20)은 제1지지층(13A)에 대해 식각선택비를 갖는 물질로 형성하며, 산화막으로 형성할 수 있다. 예컨대, 보호막(20)은 저온산화막(ULTO, Ultra Low Temperature Oxide)으로 형성할 수 있다.
도 2d에 도시된 바와 같이, 제1지지층(13A, 도 2c 참조)을 선택적으로 측벽식각한다. 즉, 제1지지층(13A, 도 2c 참조)의 측벽을 선택적으로 리세스 시켜 1차 콘택홀(19) 하부의 선폭을 증가시킨다.
식각된 제1지지층(13A, 도 2c 참조)을 이하, "제1지지층(13B)"이라고 한다.
제1지지층(13B)의 측벽 식각은 습식식각으로 진행하며, 제2 및 제3희생층(12, 14A)에 대해 습식식각선택비를 갖는 물질로 진행하는 것이 바람직하다.
예컨대, 습식식각은 산화막에 대해 습식식각선택비를 갖고, 질화막을 선택적으로 식각하는 인산(H3PO4)용액으로 진행할 수 있다.
따라서, 제2 및 제3희생층(12, 14A)의 손상없이 제1지지층(13B)만 선택적으로 식각이 가능하다.
제1지지층(13B)의 식각으로 1차 콘택홀(19) 하부의 선폭이 증가되면서 제2희생층(12)의 오픈 영역이 증가된다.
도 2e에 도시된 바와 같이, 1차 콘택홀(19, 도 2d 참조) 하부의 제2 및 제1희생층(12, 11, 도 2d 참조)을 식각하여 기판(10)을 오픈시키는 2차 콘택홀(19A)을 형성한다.
식각된 제2 및 제1희생층(12, 11, 도 2d 참조)을 이하, "제2 및 제1희생층(12A, 11A)"이라고 한다.
제2 및 제1희생층(12A, 11A)은 산화막 식각가스를 이용하여 식각을 진행하며, 제2 및 제1희생층(12A, 11A)의 식각과 동시에 산화막으로 형성된 보호막(20, 도 2d 참조)이 함께 제거된다.
또한, 도 2d에서 제1지지층(13B)의 측벽 식각으로 1차 콘택홀(19) 하부의 선폭이 증가되어 제2희생층(12)의 오픈영역 즉, 식각영역이 증가된다.
따라서, 2차 콘택홀(19A) 형성시 식각마진이 확보되어 콘택홀의 오픈불량(Not Open)을 방지할 수 있다.
위와 같이, 희생층 사이에 지지층을 추가로 형성함으로써 식각깊이가 증가하고, 콘택홀의 종횡비가 증가하더라도 콘택 식각(Contact Etch)의 한계를 증가시키는 것이 가능하여 콘택홀의 오픈불량을 방지할 수 있으며, 보다 높은 콘택홀의 형성이 가능하여 후속 캐패시터의 정전용량을 증가시키는 장점이 있다.
또한, 2차 콘택홀(19A) 형성시 보호막(20, 도 2d 참조)이 제4희생층(16A), 제2지지층(15A) 및 제3희생층(14A)의 측벽을 보호하여 보잉(Bowing) 현상을 방지하는 장점이 있다.
도 2f에 도시된 바와 같이, 2차 콘택홀(19A)의 단차를 따라 기판(10)에 접촉되는 하부전극(21)을 형성한다. 하부전극(21)은 2차 콘택홀(19A)의 단차를 따라 도전물질을 형성하고, 평탄화 공정을 통해 2차 콘택홀(19A) 내부에만 도전물질을 잔류시킴으로써 형성할 수 있다. 평탄화 공정은 에치백(Etch Back) 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 진행할 수 있으며, 제4희생층(16A)의 표면이 드러나는 타겟으로 진행할 수 있다.
도 2g에 도시된 바와 같이, 딥아웃 공정을 진행한다. 딥아웃 공정은 산화막을 제거하기 위한 습식식각 공정으로, 제1 내지 제4희생층(11A, 12A, 14A, 16A)이 모두 제거된다. 딥아웃 공정은 BOE(Buffered Oxide Etchant)로 진행할 수 있다.
딥아웃 공정을 통해 실린더형 하부전극(21)이 형성된다.
특히, 제1 및 제2지지층(13B, 15A)은 습식식각선택비에 의해 제거되지 않고 잔류하여 하부전극(21)의 쓰러짐(Leaning) 현상을 방지한다. 하부전극(21)의 상부뿐 아니라, 하부에도 제1지지층(13B)이 존재하여 보다 효과적으로 하부전극(21)의 쓰러짐 현상을 방지할 수 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10 : 기판 11 : 제1희생층
12 : 제2희생층 13 : 제1지지층
14 : 제3희생층 15 : 제2지지층
16 : 제4희생층 17 : 하드마스크 패턴
18 : 감광막 패턴 19 : 1차 콘택홀
19A : 2차 콘택홀 20 : 보호막
21 : 하부전극
12 : 제2희생층 13 : 제1지지층
14 : 제3희생층 15 : 제2지지층
16 : 제4희생층 17 : 하드마스크 패턴
18 : 감광막 패턴 19 : 1차 콘택홀
19A : 2차 콘택홀 20 : 보호막
21 : 하부전극
Claims (11)
- 기판 상부에 제1희생층을 형성하는 단계;
상기 제1희생층 상에 제1지지층을 형성하는 단계;
상기 제1지지층 상에 제2지지층을 포함하는 제2희생층을 형성하는 단계;
제2희생층 상에 하드마스크 패턴을 형성하는 단계;
상기 하드마스크 패턴을 식각장벽으로 상기 제2희생층, 제2지지층 및 제1지지층을 식각하여 1차 콘택홀을 형성하는 단계;
상기 제1지지층을 선택적으로 측벽 식각하는 단계; 및
상기 1차 콘택홀 하부의 상기 제1희생층을 식각하여 상기 기판을 오픈시키는 2차 콘택홀을 형성하는 단계
를 포함하는 캐패시터 제조 방법.
- 제1항에 있어서,
상기 제1지지층을 선택적으로 측벽 식각하는 단계 전에,
식각된 상기 하드마스크 패턴 및 제2지지층의 측벽과 상기 제2희생층의 일부 측벽을 덮는 보호막을 형성하는 단계
를 더 포함하는 캐패시터 제조 방법.
- 제2항에 있어서,
상기 보호막은 상기 제1지지층에 대해 식각선택비를 갖는 물질로 형성하는 캐패시터 제조 방법.
- 제2항에 있어서,
상기 제1지지층은 질화막으로 형성하고, 상기 보호막은 산화막으로 형성하는 캐패시터 제조 방법.
- 제2항에 있어서,
상기 보호막은 단차피복성(Step Coverage)이 좋지 않은 물질로 형성하는 캐패시터 제조 방법.
- 제2항에 있어서,
상기 보호막은 저온산화막(ULTO)으로 형성하는 캐패시터 제조 방법.
- 제2항에 있어서,
상기 제1지지층을 선택적으로 측벽 식각하는 단계는,
습식식각으로 진행하는 캐패시터 제조 방법.
- 제7항에 있어서,
상기 제1지지층을 선택적으로 측벽 식각하는 단계는,
습식식각은 인산을 이용하여 진행하는 캐패시터 제조 방법.
- 제1항에 있어서,
상기 제2지지층을 포함하는 제2희생층은,
산화막/제2지지층/산화막의 적층구조를 갖는 캐패시터 제조 방법.
- 제1항에 있어서,
상기 제1 및 제2지지층은 질화막으로 형성하는 캐패시터 제조 방법.
- 제1항에 있어서,
상기 2차 콘택홀을 형성하는 단계 후,
상기 2차 콘택홀의 단차를 따라 상기 기판에 접촉되는 하부전극을 형성하는 단계; 및
딥아웃 공정을 진행하는 단계
를 더 포함하는 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064945A KR20120004212A (ko) | 2010-07-06 | 2010-07-06 | 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064945A KR20120004212A (ko) | 2010-07-06 | 2010-07-06 | 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120004212A true KR20120004212A (ko) | 2012-01-12 |
Family
ID=45610870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100064945A KR20120004212A (ko) | 2010-07-06 | 2010-07-06 | 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120004212A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240441B2 (en) | 2012-08-29 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor devices including a support for an electrode and methods of forming semiconductor devices including a support for an electrode |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN113659075A (zh) * | 2020-05-12 | 2021-11-16 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
| US11302698B2 (en) | 2019-03-25 | 2022-04-12 | Samsung Electronics Co., Ltd. | Methods of forming a capacitor, semiconductor device, and fine pattern, and semiconductor device formed by the methods |
| US11355497B2 (en) | 2020-02-14 | 2022-06-07 | Samsung Electronics Co., Ltd. | Memory cell capacitor with varying width and supportive structures |
-
2010
- 2010-07-06 KR KR1020100064945A patent/KR20120004212A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240441B2 (en) | 2012-08-29 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor devices including a support for an electrode and methods of forming semiconductor devices including a support for an electrode |
| US9647056B2 (en) | 2012-08-29 | 2017-05-09 | Samsung Electronics Co., Ltd. | Semiconductor devices including a support for an electrode and methods of forming semiconductor devices including a support for an electrode |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| US11302698B2 (en) | 2019-03-25 | 2022-04-12 | Samsung Electronics Co., Ltd. | Methods of forming a capacitor, semiconductor device, and fine pattern, and semiconductor device formed by the methods |
| US11355497B2 (en) | 2020-02-14 | 2022-06-07 | Samsung Electronics Co., Ltd. | Memory cell capacitor with varying width and supportive structures |
| CN113659075A (zh) * | 2020-05-12 | 2021-11-16 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
| CN113659075B (zh) * | 2020-05-12 | 2023-07-11 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324049B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20120004217A (ko) | 반도체 장치의 콘택 홀 제조 방법 | |
| KR20080088276A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20120004212A (ko) | 캐패시터 제조 방법 | |
| WO2022012336A1 (zh) | 半导体结构制作方法 | |
| KR100744672B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100955941B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US20080160759A1 (en) | Method for fabricating landing plug contact in semiconductor device | |
| US20070015362A1 (en) | Semiconductor device having storage nodes and its method of fabrication | |
| US11862513B2 (en) | Manufacturing method of semiconductor structure | |
| KR20090044865A (ko) | 캐패시터 제조 방법 | |
| KR20080085557A (ko) | 반도체 소자의 제조 방법 | |
| KR101076884B1 (ko) | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| KR100935198B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20110000144A (ko) | 반도체 소자의 제조방법 | |
| KR20090001383A (ko) | 커패시터의 제조 방법 | |
| KR20090074470A (ko) | 반도체 소자의 제조방법 | |
| KR100913016B1 (ko) | 반도체 소자의 캐패시터 및 이의 형성 방법 | |
| KR20060004508A (ko) | 커패시터 제조 방법 | |
| US20120214304A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20120055153A (ko) | 반도체 장치 제조방법 | |
| KR100857853B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조방법 | |
| KR20080084159A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JP2011054676A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |