KR100857853B1 - 반도체 소자의 캐패시터 및 그의 제조방법 - Google Patents

Abstract

본 발명은 실린더형 캐패시터의 쓰러짐현상 방지 및 정전용량을 확보하기 위한 반도체 소자의 캐패시터 및 그의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판, 상기 반도체 기판 상부에 형성되고 하층과 상층이 일부 오정렬된 2층의 스토리지노드콘택을 포함하는 절연막, 상기 스토리지노드콘택의 일부를 관통하면서 연결된 실린더형 스토리지노드를 포함하고, 스토리지노드콘택이 형성된 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 식각하여 스토리지노드가 형성될 콘택홀을 형성하는 단계, 상기 콘택홀 아래의 스토리지노드콘택의 상부영역을 일부 식각하는 단계, 상기 스토리지노드콘택에 연결되는 스토리지노드를 형성하는 단계, 상기 절연막을 제거하는 단계를 포함하고, 상기한 본 발명은 캐패시터의 높이는 줄여 캐패시터의 쓰러짐현상을 방지하면서도, 동시에 스토리지노드콘택을 일부식각하여 캐패시터의 면적을 넓혀 정전용량을 확보함으로써 소자의 신뢰성을 확보할 수 있는 효과가 있다.

스토리지노드, 정전용량, 쓰러짐현상

Description

반도체 소자의 캐패시터 및 그의 제조방법{SEMICONDUCTOR DEVICE IN CAPACITOR AND METHOD FOR FABRICATING THE SAME}

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드의 제조방법을 설명하기 위한 공정 단면도,

도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 캐패시터를 설명하기 위한 TEM사진,

도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드를 설명하기 위한 단면도,

도 4a 내지 도 4h는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드 제조방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

31 : 반도체 기판 32a, 32b : 제1,2층간절연막

33a,33b : 제1,2스토리지노드콘택

34 : 식각방지막 35 : 제3층간절연막

36 : 하드마스크 37 : 감광막패턴

38a : 스토리지노드홀 39a : 스토리지노드

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 캐패시터 및 그의 제조방법에 관한 것이다.

반도체 소자의 고집적화로 인해 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 높은 정전용량(Capacitance)을 확보하여야 한다. 이를 위해, 캐패시터 사이에 형성된 절연막을 제거하는 실린더형 캐패시터의 제조방법이 제안되고 있다.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드의 제조방법을 설명하기 위한 공정 단면도이다.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 제1,2스토리지노드콘택(13a, 13b)을 포함하는 제1,2층간절연막(12a, 12b)을 형성한다. 여기서, 제1,2스토리지노드콘택(13a, 13b)은 하층(13a)과 상층(13b)이 일부 오정렬된 구조로 형성한다.

이어서, 제1,2층간절연막(12a, 12b) 상에 식각방지막(14)을 형성한 후, 식각방지막(14) 상에 제3층간절연막(15)을 형성한다. 이어서, 제3층간절연막(15)과 식 각방지막(14)을 선택적으로 식각하여 제2스토리지노드콘택(13b)의 표면을 오픈시키는 스토리지노드홀을 형성한 후, 제2스토리지노드콘택(13b)과 연결되는 스토리지노드(16)를 형성한다.

도 1b에 도시된 바와 같이, 습식딥아웃(Dip out)공정을 실시하여 제3층간절연막(15)을 제거한다. 이때, 실린더형 스토리지노드(16)는 h₁의 높이를 갖는다. 이후, 유전막과 상부전극을 형성하여 실린더 구조의 캐패시터를 완성한다.

위와 같이, 종래기술은 스토리지노드(16)를 h₁의 높이로 형성한 후, 스토리지노드(16) 사이에 형성된 제3층간절연막(15)을 제거한다.

그러나, 종래기술은 습식딥아웃 공정시에 실린더형 스토리지노드(16)가 쓰러지는 문제(Ａ)가 발생한다.

도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 캐패시터를 설명하기 위한 TEM사진이다.

도 2a 및 도 2b에 도시된 바와 같이, 습식딥아웃 공정시에 실린더형 스토리지노드가 쓰러지는 문제가 발생한다. 즉, 콘케이브형(Concave Type) 캐패시터 공정과는 달리 후속 유전막(Insulator) 및 상부전극 증착시까지 스토리지노드를 받쳐주는 절연막이 제거된 상태로 유지됨으로써, 본래의 패턴을 유지하지 못하고 쓰러짐(Leaning) 현상이 나타난다.

이러한 쓰러짐 현상을 방지하기 위해 스토리지노드의 높이를 낮추게 되면, 충분한 정전용량을 확보하기가 어려워 소자의 신뢰성 확보에 문제가 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 충분한 정전용량을 확보하면서도 습식딥아웃 공정시에 스토리지노드가 쓰러지는 것을 방지할 수 있는 반도체 소자의 캐패시터 및 그의 제조방법을 제공하는데 그 목적이 있다.

본 발명에 의한 반도체 소자의 캐패시터 및 그의 제조방법은 반도체 기판, 상기 반도체 기판 상부에 형성되고 하층과 상층이 일부 오정렬된 2층의 스토리지노드콘택을 포함하는 절연막, 상기 스토리지노드콘택의 일부를 관통하면서 연결된 실린더형 스토리지노드를 포함하는 것을 특징으로 한다.

또한, 스토리지노드콘택이 형성된 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 식각하여 스토리지노드가 형성될 콘택홀을 형성하는 단계, 상기 콘택홀 아래의 스토리지노드콘택의 상부영역을 일부 식각하는 단계, 상기 스토리지노드콘택에 연결되는 스토리지노드를 형성하는 단계, 상기 절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드를 설 명하기 위한 단면도이다.

도 3에 도시된 바와 같이, 반도체 기판(31) 상부에 제1스토리지노드콘택(33a)과 제2스토리지노드콘택(33b)의 2층이 일부 오정렬되어 수직연결된 스토리지노드콘택(33a, 33b)이 형성되고, 스토리지노드콘택(33a, 33b) 상부에 실린더형 스토리지노드(39a)가 형성된다.

그리고, 제1스토리지노드콘택(33a)은 제1층간절연막(32a)을 관통하고 있고, 제2스토리지노드콘택(33b)은 제2층간절연막(32b)을 관통하고 있으며, 제2층간절연막(32b) 상에는 식각방지막(34)이 형성되어 있다.

특히, 스토리지노드(39a)의 하부영역은 제2스토리지노드콘택(33b)을 관통하면서 제1스토리지노드콘택(33a)의 일부를 관통하는 형태로 형성되며, 이로써 제1,2스토리지노드콘택(33a, 33b)에 의해 지지강도가 증가된다. 그리고, 제1스토리지노드콘택(33a)의 일부를 관통하는 스토리지노드(39a)의 하부영역은 제1스토리지노드콘택(33a)과 제1스토리지노드콘택(33a) 주변의 제1층간절연막(32a)에 동시에 접촉하는 형태가 될 수 있다.

도 3에서 보는 바와 같이, 스토리지노드(39a)의 하부영역은 그 깊이가 제1스토리지노드콘택(33a)의 일부까지 연장되어 제1,2층간절연막(32a, 32b) 및 식각방지막(34)에 의해 지지됨에 따라 구조적강도가 우수하다. 이는 후술하겠지만, 습식딥아웃 공정시에 스토리지노드(39a)의 쓰러짐(Leaning)현상을 방지하는 것을 의미한다.

또한, 스토리지노드콘택(33a, 33b)이 제1과 제2의 수직연결구조로 되면서, 두 층이 일부 오정렬된 구조가 되어 스토리지노드콘택(33a, 33b)과 스토리지노드(39a) 간의 오버랩마진(Overlap Margin)을 확보한다.

그리고, 스토리지노드(39a)의 총 높이(h₂)는 제1,2층간절연막(32a, 32b)의 표면으로부터 스토리지노드끝부분까지의 높이(h₂₁)와 제1,2스토리지노드콘택(33a, 33b)을 추가식각한 높이(h₂₂)를 포함함으로써, 캐패시터로써 가져야할 충분한 정전용량 즉, 도 1a에서 원하는 h₁의 높이로 갖는 정전용량을 확보하면서 동시에 층간절연막(32a, 32b) 상부로 돌출되는 스토리지노드(39a)의 높이는 낮추어 쓰러짐현상을 방지할 수 있다.

도 4a 내지 도 4h는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드 제조방법을 설명하기 위한 공정 단면도이다. 설명의 편의를 돕기 위해 도 3과 같은 도면부호로 설명하기로 한다.

도 4a에 도시된 바와 같이, 반도체 기판(31) 상부에 제1층간절연막(32a)을 형성한다. 여기서, 제1층간절연막(32a)은 산화막으로 형성하되, 고밀도플라즈마(High Density Plasma;HDP)산화막 또는 PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막으로 형성할 수 있다.

이어서, 제1층간절연막(32a)을 선택적으로 식각하여 홀을 형성한 후, 홀을 매립하는 도전물질을 형성하여 제1스토리지노드콘택(33a)을 형성한다. 여기서, 제1스토리지노드콘택(33a)은 폴리실리콘(Poly Silicon)으로 형성할 수 있다.

도 4b에 도시된 바와 같이, 제1스토리지노드콘택(33a)을 포함한 제1층간절연막(32a) 상에 제2층간절연막(32b)을 형성한다. 여기서, 제2층간절연막(32b)은 상기 제1층간절연막(32a)과 동일한 물질 즉, 산화막으로 형성하되, 고밀도플라즈마(High Density Plasma;HDP)산화막 또는 PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막으로 형성할 수 있다.

이어서, 제2층간절연막(32b)을 선택적으로 식각하여 홀을 형성한 후, 홀을 매립하는 도전물질을 형성하여 제2스토리지노드콘택(33b)을 형성한다. 여기서, 제2스토리지노드콘택(33b)은 제1스토리지노드콘택(33a)과 일부분이 오정렬되면서 수직연결된 구조로 형성하되, 후속 스토리지노드홀을 형성하기 위한 식각공정시 제1스토리지노드콘택(33a)의 일부까지 원활히 식각하기 위한 마진확보를 위해 일반적인 높이보다 조금 낮게 형성한다.

또한, 제2스토리지노드콘택(33b)은 상기 제1스토리지노드콘택(33a)과 동일한 물질로 형성하되, 폴리실리콘으로 형성할 수 있다.

상기한 도 4a 및 도 4b와 같이, 제1,2스토리지노드콘택(33a, 33b)을 인위적으로 오정렬시키므로써, 반도체 소자의 고집적화로 인해 캐패시터간 충분한 간격을 확보할 수 있다. 즉, 캐패시터 제1스토리지노드콘택(33a)과 후속 캐패시터간의 오버랩마진(Overlap Margin)을 확보할 수 있다.

즉, 오정렬되면서 수직연결되는 2층의 제1,2스토리지노드콘택(33a, 33b)을 형성하는 이유는 반도체 소자의 고집적화로 인해 마름모형으로 형성되는 스토리지노드와 스토리지노드콘택간에 연결되지 않는 문제를 방지하기 위해, 종래의 스토리 지노드콘택 상에 스토리지노드콘택과 오정렬되면서 수직연결된 스토리지노드콘택을 한층 더 형성함으로써 스토리지노드와의 오버랩마진을 확보하기 위해서이다.

도 4c에 도시된 바와 같이, 제2스토리지노드콘택(33b)을 포함하는 제2층간절연막(32b) 상에 식각방지막(34)을 형성한다. 여기서, 식각방지막(34)은 질화막으로 형성함으로써, 산화막질의 층간절연막과 선택비를 확보한다.

이어서, 식각방지막(34) 상에 제3층간절연막(35)을 형성한다. 여기서, 제3층간절연막(35)은 후속 캐패시터를 제공하기 위한 것으로, PETEOS의 단일막 또는 PETEOS를 포함하는 다층막을 두꺼운 두께로 형성한다. 특히, 제3층간절연막(35)은 쓰러짐현상 방지를 위해 일반적인 캐패시터의 높이보다 낮게 형성한다. 일반적인 캐패시터의 높이보다 낮게 형성하여도, 후속 스토리지노드가 제1,2스토리지노드콘택(33a, 33b)를 일부관통함으로써 낮게 형성된 만큼의 정전용량을 확보하기 때문에 예정된 충분한 정전용량을 확보할 수 있다.

그러나, 제1,2스토리지노드콘택(33a, 33b) 식각시 하드마스크만으로는 식각마진이 부족하여 제3층간절연막(35)의 일부가 소실될 것을 감안하여 본 발명에서의 캐패시터의 예정높이보다 조금 더 두꺼운 두께로 형성한다.

이어서, 제3층간절연막(35) 상에 하드마스크(36)를 형성한다. 여기서, 하드마스크(36)는 감광막패턴의 식각마진을 확보하기 위한 것으로, 폴리실리콘(Poly Silicon)으로 형성할 수 있다.

이어서, 하드마스크(36) 상에 캐패시터 예정지역이 오픈된 감광막패턴(37)을 형성한다. 여기서, 감광막패턴(37)은 하드마스크(36) 상에 감광막을 형성하고, 노 광 및 현상으로 패터닝하여 형성한다.

도 4d에 도시된 바와 같이, 감광막패턴(37)을 식각마스크로 하드마스크(36)를 식각하고, 감광막패턴(37)과 하드마스크(36)를 식각마스크로 제3층간절연막(35)을 식각하여, 스토리지노드홀(38)을 형성한다.

스토리지노드홀(38)의 식각이 완료되는 시점에서 감광막패턴(37)은 모두 소실되고, 하드마스크(36)는 일부두께 잔류한다. 또한, 일반적인 제3층간절연막(35)의 높이보다 낮게 형성하였기 때문에, 감광막패턴(37)과 하드마스크(36)의 충분한 식각마진을 확보함으로써, 낫오픈(Not open)현상을 방지할 수 있다.

도 4e에 도시된 바와 같이, 스토리지노드홀(38) 아래의 식각방지막(34)을 식각한다.

이어서, 식각방지막(34) 아래의 제2스토리지노드콘택(33b)과 제1스토리지노드콘택(33a)의 일부 에지(Edge)측벽까지 식각하여 스토리지노드홀(38)의 깊이를 늘림으로써, 스토리지노드홀을 확장한다(38a). 이때, 제1,2스토리지노드콘택(33a, 33b)의 식각은 제1,2,3층간절연막(32a, 32b, 35)을 손상시키지 않도록, 산화막과의 선택비를 가지면서 폴리실리콘을 식각하는 Cl₂, HBr 또는 Cl₂ 와 HBr의 혼합가스로 실시한다.

따라서, 제1,2스토리지노드콘택(33a, 33b)을 식각할때, 제3층간절연막(35)은 손상되지 않고, 또한 제1스토리지노드콘택(33a)의 일부 에지측벽이 식각되어 제1층간절연막(32a)이 노출되어도 산화막과 폴리실리콘의 선택비로 인해 손상되지 않고, 제1,2스토리지노드콘택(33a, 33b)를 추가식각함으로써 후속 캐패시터의 정전용량을 충분히 확보하면서도, 후속 실린더형 캐패시터를 위한 층간절연막 제거 후, 식각방지층(34) 상부로 돌출되는 스토리지노드의 높이는 낮아서 쓰러짐현상을 방지할 수 있다.

또한, 제1스토리지노드콘택(33a)의 일부 에지측벽이 식각됨으로써, 후속 스토리지노드가 제1스토리지노드콘택(33a)의 측벽까지 접촉하여 전기적으로 연결되도록 형성됨으로써, 스토리지노드와 스토리지노드콘택간의 콘택(Contact)저항을 낮출 수 있고, 일반적인 제3층간절연막(35)의 높이보다 낮게 형성하였기 때문에, 감광막패턴(37)과 하드마스크(36)의 충분한 식각마진을 확보함으로써, 낫오픈(Not open)현상을 방지할 수 있다.

이하, 확장된 스토리지노드홀(38)을 '스토리지노드홀(38a)'이라 한다.

도 4f에 도시된 바와 같이, 스토리지노드홀(38a)을 제공하는 제3층간절연막(35a) 및 하부 제1,2스토리지노드콘택(33a, 33b) 상에 제1,2스토리지노드콘택(33a, 33b)와 연결되도록 스토리지노드 형성을 위한 도전물질(39)을 형성한다. 여기서, 도전물질(39)은 화학기상증착법(Chemical Vapor Deposition;CVD)으로 형성하되, 바람직하게는 TiN으로 형성한다.

도 4g에 도시된 바와 같이, 제3층간절연막(35)의 표면이 드러날때까지 화학적기계적연마(Chemical Mechanical Polishing;CMP) 또는 에치백(Etch Back)으로 도전물질을 식각하여 스토리지노드(39a)를 형성한다. 여기서, 스토리지노드(39a)는 제1,2스토리지노드콘택(33a, 33b)부분에서 스텝지는 버팅(Butting)구조로 형성한 다. 이로 인해, 스토리지노드(39a)의 표면적을 더욱 넓힐 수 있는 효과가 있다.

도 4h에 도시된 바와 같이, 제3층간절연막(35)을 제거하여 실린더형 스토리지노드를 형성한다. 여기서, 제3층간절연막(35)은 딥아웃(Dip out)공정으로 제거할 수 있다.

상술한 본 발명은, 층간절연막 상부로 돌출되는 스토리지노드의 높이를 낮추고 스토리지노드콘택의 일부를 식각하여 식각지지대 역할을 함으로써 후속 실린더형 캐패시터의 쓰러짐현상을 방지하면서, 하부 스토리지노드콘택을 추가로 식각하여 캐패시터의 충분한 정전용량을 확보할 수 있는 장점이 있다.

또한, 층간절연막의 높이가 일반적인 캐패시터 형성용 층간절연막의 높이보다 낮게 형성되기 때문에 식각마진을 충분히 확보하여 낫오픈현상을 방지할 수 있는 장점이 있다.

또한, 스토리지노드콘택을 인위적으로 오정렬되면서 수직연결된 2층구조로 형성함으로써, 스토리지노드와 스토리지노드콘택간의 오버랩마진을 확보할 수 있는 장점이 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명에 의한 반도체 소자의 캐패시터 및 그의 제조방법은 캐패시터의 높이는 줄여 실린더형 캐패시터의 쓰러짐현상을 방지하면서도, 동시에 스토리지노드콘택을 일부식각하여 캐패시터의 면적을 넓혀 정전용량을 확보함으로써 소자의 신뢰성을 확보할 수 있는 효과가 있다.

Claims (13)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 반도체 기판 상에 제1홀을 갖는 제1절연막을 형성하는 단계;

   상기 제1홀 내에 제1스토리지노드콘택을 매립하는 단계;

   상기 제1스토리지노드콘택과 오정렬된 제2홀을 갖는 제2절연막을 형성하는 단계;

   상기 제2홀에 제2스토리지노드콘택을 매립하는 단계;

   상기 제2스토리지노드콘택을 포함한 상기 제2절연막 상에 희생막을 형성하는 단계;

   상기 희생막을 식각한 후 상기 제2스토리지노드콘택과 상기 제1스토리지노드콘택의 상부 일부를 식각하여 스토리지노드홀을 형성하는 단계;

   상기 스토리지노드홀의 내벽에 스토리지노드를 형성하는 단계; 및

   상기 희생막을 제거하는 단계를 포함하고,

   상기 스토리지노드홀을 형성하는 단계에서,

   상기 제2스토리지노드콘택과 상기 제1스토리지노드콘택의 상부 일부를 식각할 때, 상기 희생막에 대해 선택비가 높은 가스로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
6. 제5항에 있어서,

   상기 선택비가 높은 가스는,

   Cl₂ 및 HBr의 단독 또는 혼합가스로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
7. 삭제
8. 삭제
9. 삭제
10. 반도체 기판 상에 제1홀을 갖는 제1절연막을 형성하는 단계;

    상기 제1홀 내에 제1스토리지노드콘택을 매립하는 단계;

    상기 제1스토리지노드콘택과 오정렬된 제2홀을 갖는 제2절연막을 형성하는 단계;

    상기 제2홀에 제2스토리지노드콘택을 매립하는 단계;

    상기 제2스토리지노드콘택을 포함한 상기 제2절연막 상에 희생막을 형성하는 단계;

    상기 희생막을 식각한 후 상기 제2스토리지노드콘택과 상기 제1스토리지노드콘택의 상부 일부를 식각하여 스토리지노드홀을 형성하는 단계;

    상기 스토리지노드홀의 내벽에 스토리지노드를 형성하는 단계; 및

    상기 희생막을 제거하는 단계를 포함하고,

    상기 희생막은 단층 또는 다층으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
11. 제10항에 있어서,

    상기 희생막은 PETEOS의 단일막 또는 PETEOS를 포함하는 다층막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
12. 반도체 기판 상에 제1홀을 갖는 제1절연막을 형성하는 단계;

    상기 제1홀 내에 제1스토리지노드콘택을 매립하는 단계;

    상기 제1스토리지노드콘택과 오정렬된 제2홀을 갖는 제2절연막을 형성하는 단계;

    상기 제2홀에 제2스토리지노드콘택을 매립하는 단계;

    상기 제2스토리지노드콘택을 포함한 상기 제2절연막 상에 희생막을 형성하는 단계;

    상기 희생막을 식각한 후 상기 제2스토리지노드콘택과 상기 제1스토리지노드콘택의 상부 일부를 식각하여 스토리지노드홀을 형성하는 단계;

    상기 스토리지노드홀의 내벽에 스토리지노드를 형성하는 단계; 및

    상기 희생막을 제거하는 단계를 포함하고,

    상기 희생막 형성 전에,

    식각방지막을 형성하는 단계

    를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
13. 제12항에 있어서,

    상기 식각방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

Images