TWI636524B - 在一對導線間側向地形成向上延伸導體之方法 - Google Patents

在一對導線間側向地形成向上延伸導體之方法 Download PDF

Info

Publication number
TWI636524B
TWI636524B TW106118835A TW106118835A TWI636524B TW I636524 B TWI636524 B TW I636524B TW 106118835 A TW106118835 A TW 106118835A TW 106118835 A TW106118835 A TW 106118835A TW I636524 B TWI636524 B TW I636524B
Authority
TW
Taiwan
Prior art keywords
conductor
sacrificial
forming
sacrificial material
wires
Prior art date
Application number
TW106118835A
Other languages
English (en)
Other versions
TW201803021A (zh
Inventor
楊廣軍
羅素 A 班森
布蘭特 吉爾金
艾力克斯 J 雪瑞斯基
山 D 唐
李時雨
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201803021A publication Critical patent/TW201803021A/zh
Application granted granted Critical
Publication of TWI636524B publication Critical patent/TWI636524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種在一對導線間側向地形成一向上延伸導體之方法包括在至少一個垂直剖面中形成彼此間隔之一對導線。導體材料經形成以在該至少一個垂直剖面中在該對導線間側向地向上延伸且向上橫跨該對導線。犧牲材料在該至少一個垂直剖面中側向介於該向上延伸導體材料與該對導線之各者之間。在該導體材料向上橫跨該對導線時自該向上延伸導體材料與該對導線之各者之間移除該犧牲材料以在該至少一個垂直剖面中該向上延伸導體材料與該對導線之各者之間側向地形成一空隙。

Description

在一對導線間側向地形成向上延伸導體之方法
本文中揭示之實施例係關於在一對導線間側向地形成一向上延伸導體之方法。
積體電路製造之一持續目標係製成更小且更緊密堆積之電路組件。隨著積體電路密度增大，相較於垂直尺寸，電路組件之水平尺寸往往存在更大縮減。在許多例項中，垂直尺寸已增大。向上延伸導體通常用於電耦合相對於彼此處於不同高度之電路組件。 很多時候，導體在兩條導線間向上延伸且具有極大高寬比(高度對寬度)。在歷史上，導體僅藉由固體介電材料與導線分離。最近，已提出一氣隙作為將一向上延伸導體之兩側與緊鄰導線分離之介電材料之部分。在形成並密封此等氣隙時維持高導體直立可為困難的。
本發明之實施例涵蓋在一對導線間側向地形成一向上延伸導體之方法。在此文件中，「向上延伸」係指遠離一主表面成至少45°角之一方向，在製造期間相對於主表面處理一基板且主表面可被認為定義一大致水平方向。此外，如本文中使用之「垂直」及「水平」係獨立於三維空間中之基板之定向而相對於彼此大致垂直之方向。此外，在此文件中，除非另有陳述，否則「向上(地)」、「更高」、「上」、「下」、「頂部」、「在…頂上」、「底部」、「在…上方」、「在…下方」、「在…之下」及「在…下面」通常參考垂直方向。 在一項實施例中，可形成記憶體電路，舉例而言，動態隨機存取記憶體(DRAM)。在一項此實施例中，該對導線係數位線且向上延伸導體使一電晶體作用區域與一記憶體單元之一電容器之一電容器儲存節點互連。參考圖1A至圖14E描述第一例示性此等實施例。關於本文中之全部圖，用「A」後綴指定之圖係製程中之一半導體基板之一部分之圖解俯視平面圖。關於本文中之全部圖，具有後綴「B」、「C」、「D」及「E」之圖係相對於如展示之其等對應編號俯視平面「A」視圖所截取之剖面圖。儘管主要關於DRAM電路之製造進行論述，然而本發明涵蓋在任一對導線間側向地形成任何向上延伸導體之方法，包含用於任何記憶體電路及/或非記憶體電路。 參考圖1A至圖1E，展示一例示性起始基板10之一部分，且其可包括一半導體基板。在此文件之背景內容中，術語「半導體基板」經定義以意謂包括半導電材料之任何構造，包含(但不限於)塊狀半導電材料，諸如一半導電晶圓(單獨或在其上包括其他材料之總成中)，及半導電材料層(單獨或在包括其他材料之總成中)。術語「基板」係指任何支撐結構，包含(但不限於)上文中描述之半導電基板。材料可在圖1A至圖1E描繪之材料之旁邊、向上內部或向上外部。舉例而言，積體電路之其他部分或全部製造組件可經提供在基板10上方、周圍或內之某處。基板10可包括導電/導體/傳導(即，本文中為導電)、半導電或絕緣性/絕緣體/絕緣(即，本文中為電絕緣)材料之任何一或多者。無論如何，本文中描述之材料、區域及結構之任一者可為同質或非同質的，且無論在此上覆之任何材料上方可為連續或不連續。此外，除非另有陳述，否則可使用任何適合或有待開發技術來形成各材料，其中原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入係實例。 基板10包括一基底基板12，其包括半導體材料13 (例如，適合摻雜單晶矽)，在半導體材料13內已形成溝槽隔離區域14 (例如，二氧化矽及/或氮化矽)。或許如圖1A中最佳觀察，基板10可被視為具有由互連溝槽隔離區域14之海包圍或海內之半導體材料13之縱向伸長作用區域島狀物15。在其周邊附近具有閘極絕緣體17 (例如，二氧化矽)之一系列凹入存取閘極線16展示為在半導體材料13及溝槽隔離區域14內水平延伸。任何適合導電材料可用於存取閘極線16，其中元素金屬、兩種或兩種以上元素金屬之一合金或混合物、導電金屬化合物及導電摻雜半導電材料係實例。存取閘極線16可使用任何適合現有或有待開發技術來形成，且具有或不具有間距倍增。用介電材料20 (例如，二氧化矽及/或氮化矽)封蓋存取閘極線16。為了清楚起見，閘極線16在圖1A中展示為具有影線，儘管如圖1C至圖1E中展示，閘極線16之導電材料經埋入在基底基板12及溝槽隔離區域14內，且在介電材料20下面。 半導體材料13之向上最外部分已適合地導電摻雜有(若干)導電性增強雜質以導電(例如，至少1×1020 個原子/cm3 之峰值p型或n型摻雜)以在個別作用區域島狀物15內形成三個電晶體源極/汲極區域18/18.1/18。在例示性實施例中，各島狀物15中之縱向外源極/汲極區域18將與一個別記憶體單元之一電容器之一儲存節點電耦合(在一項實施例中直接電耦合)。中心源極/汲極區域18.1將與向上通過其之一位元/數位線電耦合(在一項實施例中直接電耦合)。在此文件中，若在正常操作中電流能夠自一區域/材料/組件連續地流動至另一區域/材料/組件，且主要藉由亞原子正及/或負電荷在其等充分產生時之移動而如此做，則該等區域/材料/組件相對於彼此「電耦合」。另一電子組件可在區域/材料/組件之間且電耦合至區域/材料/組件。相比之下，當區域/材料/組件被稱為「直接電耦合」時，在直接電耦合之區域/材料/組件之間無中介電子組件(例如，無二極體、電晶體、電阻器、換能器、開關、熔絲等)。當將適合電壓施加至一存取線16時，一導電通道形成在半導體材料13內接近閘極絕緣體17使得電流能夠在一個別作用區域島狀物15內一存取線16下方之一縱向外源極/汲極區域18與中心源極/汲極區域18.1之間流動。因此，在例示性實施例中，各島狀物15包括其中各自共用中心源極/汲極區域18.1之兩個場效電晶體。 參考圖2A/圖2B/圖2E，介電材料21 (例如，二氧化矽及/或氮化矽)已經沈積且圖案化以形成在源極/汲極區域18.1上方通過其之數位線接觸開口27且使源極/汲極區域18覆蓋有介電材料21。接著，導線22、23、24及25已經形成在介電材料21上方，其中各導線在至少一個垂直剖面(例如，藉由且如圖2B展示之垂直剖面)中彼此間隔。如同存取閘極線16，任何適合導電材料可用於線22至25且此等可使用任何適合技術來形成。在一項實施例中，導線22至25經形成為水平延伸。導線22至25展示為在其上方形成有介電質/絕緣體罩蓋26 (例如，氮化矽及/或二氧化矽)。在圖2A中為了清楚起見，圖2A中及大多數後續「A」圖中未展示低於如圖2B中展示之線22至25之導電材料之不同材料。主要關於在一對導線23、24間形成一向上延伸導體(圖2A、圖2B及圖2E中未展示)進行論述。然而，在例示性實施例中將明白，向上延伸導體亦形成在其他緊鄰對導線之間且額外此等導體亦形成在導線23與24之間。 參考圖3A/圖3B且在一項實施例中，介電材料28及犧牲材料30已形成在所描繪之垂直剖面中該對導線23、24之側壁上方。在一項實施例中且如展示，如藉由材料26與28間之虛線介面例示，介電材料28具有與介電材料26之組合物相同之組合物。犧牲材料30可在後續處理中自基板完全移除且相應地若如此則可包括半導電、導電及/或介電材料之任一者。理想地，犧牲材料30具有與材料28之組合物不同之組合物，其中氮化矽及二氧化矽分別係材料28及30之一個實例。另一材料(未展示)可經放置在犧牲材料30上方，舉例而言，具有與介電材料26及/或28之組合物相同或不同之組合物之另一非犧牲介電材料。如本文中使用，舉例而言，若此等材料係非同質的，「不同組合物」僅要求可直接抵靠彼此之兩種所述材料之彼等部分在化學及/或物理上係不同。若此等材料非同質且若兩種所述材料不直接抵靠彼此，則「不同組合物」僅要求最接近彼此之兩種所述材料之彼等部分化學及/或物理不同。在此文件中，當所述材料或結構相對於彼此存在至少某一實體觸碰接觸時，一材料或結構係「直接抵靠」另一材料或結構。相比而言，前面未加「直接」之「在…上方」、「在…上」、「鄰近」、「沿著」及「抵靠」涵蓋「直接抵靠」以及其中(若干)中介材料或結構導致所述材料或結構相對於彼此之非實體觸碰接觸之構造。 材料28及30之例示性厚度分別為30埃及50埃。在此文件中，「厚度」本身(無前述方向形容詞)定義為自不同組合物之一緊鄰材料或一緊鄰區域之一最接近表面垂直通過一給定材料或區域之平均直線距離。此外，本文中描述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則除非另有指示，否則厚度係指平均厚度，且歸因於厚度係可變的，此材料或區域將具有某一最小厚度及某一最大厚度。 參考圖4A/圖4B，材料21、28及30已經受一適合各向異性蝕刻以實質上自水平表面上方移除此等材料，因此重新曝露源極/汲極區域18。 參考圖5A/圖5B，導體材料32已形成於基板12上方以在所描繪之垂直剖面中該對導線23、24間側向地且在犧牲材料30上方側向地向上(例如，沿著犧牲材料30向上)延伸且向上橫跨該對導線23、24。在材料26、28及30上方之導體材料32之一例示性向上厚度係500埃。可使用任何適合導體材料，其中一個理想實例係導電摻雜半導電材料(例如，導電摻雜多晶矽)。向上延伸導體材料32延伸以直接電耦合(在一項實施例中)至在所描繪之垂直剖面中側向介於該對導線23、24之間之一節點位置(例如，源極/汲極區域18之一者)。 參考圖6A至圖6C且在一項實施例中，導體材料32已經減成圖案化以形成一導體材料線34 (展示四條此等線34)，其具有向上延伸至該對導線23、24間之節點位置18之導體材料32，其中導體材料線34向上橫跨導線23、24。可使用任何適合減成圖案化技術(例如，光微影圖案化及蝕刻)且具有或不具有間距倍增。無論如何且如展示，線34之形成可曝露犧牲材料30之向上延伸橫向末端/邊緣(圖6A)。 上述處理僅為形成在至少一個垂直剖面中之一對導線(例如，23、24) 之間側向地向上延伸且橫跨該對導線之導體材料(例如，32)之一個例示性技術(即，無論導體材料32是否形成為一縱向延伸線之輪廓)。犧牲材料(例如，30)在垂直剖面中側向介於向上延伸導體材料與該對導線之各者之間(即，無論何時形成犧牲材料)。在一項實施例中且如展示，導體材料形成為包括一水平延伸導體材料線(例如，34)，其向上橫跨該對導線且具有在該對導線間側向地向上向內延伸之其導體材料。 參考圖7A至圖7C，當導體材料線34向上橫跨導線23、24時，犧牲材料30 (未展示)已自向上延伸至節點位置18之導體材料32與導線23、24之各者之間移除。此在所描繪之垂直剖面中在向上延伸至節點位置18之導體材料32與導線23、24之各者之間側向地形成一空隙35。犧牲材料之此移除可藉由任何適合技術(舉例而言，犧牲材料30 (未展示)相對於其他曝露材料之選擇性濕式各向同性蝕刻)發生。在此文件中，一選擇性蝕刻或移除係其中一材料按至少2.0:1之一比率相對於另一(些)所述材料予以移除之一蝕刻或移除。如展示，個別空隙35由導體材料32向上覆蓋且沿著其等各自橫向相對向上末端/邊緣敞開(圖7A)。用於相對於多晶矽(例如，導體材料32)及氮化矽(例如，材料26及28)選擇性地蝕刻二氧化矽(例如，犧牲材料30)之一例示性濕式各向同性蝕刻化學品係稀釋含水HF(H2 O與HF按體積計為100:1)。 上文描述處理僅為在導體材料向上橫跨該對導線時自向上延伸導體材料與該對導線之各者之間移除犧牲材料(即，無論導體材料是否呈一縱向延伸線之形式)以在至少一個垂直剖面中在向上延伸導體材料與該對導線之各者之間側向地形成一空隙之一個例示性技術。 在向上延伸導體材料之相對側壁上方側向地(例如，沿著相對側壁向上)形成介電材料以密封空隙35而不完全填充空隙35(若完全填充空隙)。作為一實例，圖8A至圖8D展示在向上延伸導體材料之相對側壁上方側向地形成一介電襯層38 (例如，二氧化矽及/或氮化矽)及介電材料40 (例如，氮化矽及/或二氧化矽)。在一項實施例中且如展示，介電材料38/40填充橫向介於導體材料線34之間之剩餘空間，及在一項實施例中側向介於導線23、24之間之剩餘空間。圖8A中為了清楚起見，材料38及40展示為圖8A中之一組合/單一材料。一例示性技術係沈積材料38、40以過填充此等空間，接著使材料38、40至少平坦化回至線34之導體材料32之向上最外表面。相較於若單獨沈積介電材料40可能以其他方式發生，作為一薄層之介電襯層38可能在介電材料40之前沈積以促進密封且保持空隙35。舉例而言，若材料40最初經沈積為一旋塗液體介電質，則此可非所要地填充空隙35之全部或大部分。 參考圖9A至圖9E，導體材料32已自向上橫跨該對導線23、24移除，同時留下向上延伸至節點位置18之至少一些導體材料32。用於如此做之一例示性技術係導體材料32相對於其他曝露材料之一選擇性定時乾式蝕刻。此可具有重新曝露(未密封)空隙35之效應，舉例而言如展示。如關於圖7A及圖7B之處理中展示之例示性向上橫跨導體材料可促進阻止在該對導線間向上延伸之導體材料在移除向上橫跨導體材料之前傾斜或傾倒。用於相對於氮化矽(例如，材料26及28)及二氧化矽選擇性地蝕刻多晶矽(例如，導體材料32)之一例示性乾式蝕刻係20 sccm之SF6 、150 sccm之Ar、10毫托壓力、600 W變壓器耦合電漿(TCP)功率及0 W偏壓。 參考圖10A至圖10C及圖10.1，舉例而言，已藉由沈積一介電材料42 (例如，35埃之氮化矽及/或二氧化矽)，接著進行其各向異性蝕刻以實質上自水平表面上方移除材料42而重新密封重新敞開之空隙35。如藉由材料42與28之間之虛線介面展示，一例示性介電材料42具有與材料28相同之組合物。空隙35可在曝露於室內環境時最終被密封(例如，圖10B及圖10.1)，藉此將空隙35形成為空氣空間或氣隙。替代地，此可最終密封在一真空中或包括除空氣以外之一氣體(舉例而言，一惰性氣體，諸如氮或氬)之一環境中。 參考圖11A/圖11B/圖11D，導電材料46 (例如，元素金屬、兩種或兩種以上元素金屬之一混合物或合金，及/或一導電金屬化合物)已經沈積在基板上方，且在一項實施例中直接抵靠導體材料32。一金屬矽化物(未展示)可形成在材料32與46間，其中一種材料係矽且另一種材料係金屬。 參考圖12A/圖12B，導電材料46已經圖案化(例如，藉由微影及減成蝕刻)至少回至如展示之材料26、28及42之向上最外表面。 參考圖13A/圖13B，介電材料50 (例如，二氧化矽及/或氮化矽)已經沈積且開口52經形成通過介電材料50且曝露導電材料46之向上最外表面。 參考圖14A/圖14B/圖14E，導電儲存節點材料54已經沈積至線開口52，且接著已經平坦化回至少至介電材料50之向上最外表面。接著，已沈積電容器介電質56及導電單元電容器材料58，因此形成根據僅一個實例描述實施例之一DRAM陣列之例示性習知DRAM單元。圖14A中為了清楚起見，在圖14A中未展示材料54、56及58。 接著參考圖104.1A至108D (使用100系列數字來識別圖)關於一替代實施例基板10a描述在一對導線間側向地形成一向上延伸導體之另一例示性方法。已在適當之情況下使用來自上述實施例之相同數字，其中用後綴「a」或用不同數字指示一些構造差異。為輔助讀者，關於在關於基板10之圖1A至圖14E之第一描述實施例之後之全部實施例之圖及描述中已使用共同連續數字序列。明確言之，緊接在一小數點之前之一最後阿拉伯數字(若有)在處理序列中對應於第一描述之實施例。舉例而言，圖106及圖206對應於藉由圖6展示之相同處理序列，且對應於彼此，此係因為其各者中在任何小數點之前之最後數字係數字6。其後具有阿拉伯數字之小數點用於指定不對應於第一描述實施例中展示之處理之替代及循序處理。舉例而言，在藉由圖206描繪之處理之後循序發生之圖206.1、圖206.2、圖206.3等仍不對應於在第一描述之實施例中藉由圖6展示或此後在圖7之前之處理。相應地，圖104.1A及圖104.1B展示緊接在第一描述實施例中藉由圖4A及圖4B展示之處理之後之處理。相應地，犧牲材料30已經形成在該對導線23、24之側壁上方且接著材料21、28及30已經蝕刻以實質上自水平表面移除。替代地，如關於下文中之額外實施例說明，犧牲材料30可經沈積而未經蝕刻以實質上自水平表面移除，或在一些替代實施例程序中此時可能完全未沈積犧牲材料30。無論如何，圖104.1A及圖104.1B展示已經形成在基板12上方之一第一犧牲材料62。在一項實施例中，犧牲材料30可被視為已形成在至少一個垂直剖面中之該對導線23、24之側壁上方之第二犧牲材料，且無關於此何時形成。關於本文中之不同組件或材料對「第一」及「第二」之引用僅為了在涉及不同組件、不同材料及/或在不同時間形成之相同材料或組件時方便描述。相應地且除非另有指示，否則「第一」及「第二」可獨立於完成之電路構造內之相對位置且獨立於製造序列而互換。第一犧牲材料62可為無機的，舉例而言包括二氧化矽或氮化矽之一者。替代地，此可為有機的，舉例而言包括碳與一或多個無機抗反射材料或基本上由碳與一或多個無機抗反射材料組成。在一項實施例中，第一犧牲材料62主要為碳(即，至少75原子%碳)。一個此實例係一堆疊，由下而上包括一有機底層(900埃)、元素碳(900埃)、無機富矽抗反射塗層(150埃)、有機底層(800埃)及無機抗反射塗層(200埃)。 參考圖104.2A至圖104.2C，第一犧牲材料62已經減成圖案化以形成在所描繪之垂直剖面中橫跨該對導線23、24之一第一犧牲材料線63 (展示四條線63)。第一犧牲材料線63包括在該對導線23、24間側向地向上延伸之第一犧牲材料62。可使用具有或不具有間距倍增之任何適合技術來形成線63。在一項實施例中，線63具有對應於待形成之導體材料線之縱向範圍及位置之一縱向範圍及位置。在一項實施例中，如將自關於多個不同實施例之連續論述明白，犧牲材料62亦可視為至少部分用於形成此一導體材料線中之預留位置材料。 參考圖104.3A/圖104.3C/圖104.3D，介電材料64 (例如，氮化矽及/或二氧化矽)已經形成在圖案化犧牲材料線63之相對側上方。如此做之一個技術係最初將材料64沈積在圖案化材料62 (例如，線63)之頂部上及側壁上方，接著向上向內移除介電材料64以曝露圖案化材料62之一向上最外表面且使介電材料64側向在圖案化材料62之側壁上方。 參考圖104.4A/圖104.4B/圖104.4D，圖案化材料62 (例如，線63，且該兩者皆未展示)已經移除以形成溝槽66。用於如此做之一例示性技術係蝕刻。其中材料62主要包括碳且材料64係氮化矽或二氧化矽之一例示性選擇性蝕刻化學品係電漿O2 或電漿O2 /SO2 。 參考圖106A至圖106D，溝槽66已用導體材料32填充。用於如此做之一例示性技術包含用導體材料32過填充溝槽66，包含在(未展示)介電材料64上方向上形成導體材料32。此後，可自介電材料64向上上方移除導體材料32，從而產生如展示之例示性構造。此處理僅為用導體材料32取代第一犧牲材料線63 (未展示)以形成向上橫跨該對導線23、24之一導體材料線34之一個例示性技術，其中導體材料線34具有在所描繪之垂直剖面中向上延伸至側向介於該對導線23、24之間之一節點位置之導體材料32。 參考圖106.1A/圖106.1C/圖106.1D，且在一項實施例中，介電材料64已相對於導體材料線34選擇性地向上向內且如展示般理想地蝕刻以留下介電材料64之一向上最外表面67，其向上高於該對導線23、24之導電材料之此一表面69 (圖106.1C) (例如，達至少約100埃)。在一項實施例中且如展示，材料26及28具有與介電材料64不同之組合物，且相對於材料26及28選擇性地進行材料64之蝕刻。替代地，介電材料26及64 (及或許28)可具有相對於彼此相同之組合物，其中各自理想地經回蝕刻以使介電材料26之上表面在導線23及24上方至少約100埃厚以保持其等上表面由介電質26覆蓋(未展示此替代蝕刻)。無論如何，在一項實施例中且如展示，第二犧牲材料30具有與介電材料64不同之組合物，且相對於材料30選擇性地進行材料64之圖解說明蝕刻。用於相對於多晶矽(例如，導體材料32)及二氧化矽選擇性地蝕刻氮化矽(例如，介電材料64)之一例示性乾式各向異性蝕刻化學品係電漿CH2 F2 /O2 /Ar，或電漿CH3 F/O2 /Ar。一例示性濕式含水化學品係90% (按體積計) H3 PO4 。 參考圖107A至圖107C，已在導體材料線34向上橫跨此對導線時自向上延伸至節點位置18之導體材料32與該對導線23、24之各者之間移除(例如，藉由選擇性濕式各向同性蝕刻)第二犧牲材料30 (未展示)以在所描繪之垂直剖面中在向上延伸至節點位置18之導體材料32與導線23、24之各者之間側向地形成一空隙35。在一項實施例中，如上文中描述且或許在圖106.1B及圖106.1C中最佳觀察之介電材料64之蝕刻可促進在圖107A至圖107C之處理中藉由起初將更多的第二犧牲材料30 (例如，其自側之一更大向上厚度)曝露於化學蝕刻且貫穿其移除藉由化學蝕刻而移除第二犧牲材料30。替代地，藉由實例，介電材料64可僅在藉由圖106.1描繪之處理中充分蝕刻以曝露極少(未展示)第二犧牲材料30或僅第二犧牲材料30之向上最外表面且使用一高度選擇性(即，至少一10:1移除速率)濕式各向同性蝕刻化學品/條件以相對於其他曝露材料選擇性地蝕刻材料30。 參考圖108A至圖108D，介電材料38、40接著側向地形成在向上延伸導體材料之相對側壁上方，且理想地密封空隙35。接著可如上文中描述或以其他方式進行處理(未針對基板10a展示)，舉例而言，包含自向上橫跨該對導線23、24移除導體材料32，同時留下向上延伸至節點位置之至少一些導體材料32。 如上文中展示及/或描述之(若干)任何其他屬性或態樣可與關於圖104.1A至圖108D展示且描述之實施例一起使用。 關於圖104.1A至圖108D之上述處理在形成第一犧牲材料線63之前在該對導線23、24之側壁上方形成第二犧牲材料30。替代地，可在形成第一犧牲材料線63之後在該對導線23、24之側壁上方形成第二犧牲材料30。在一些實施例中，可緊接在形成導體材料32之前形成第二犧牲材料30，舉例而言如關於圖204.1A至圖207.1 (使用200系列數字來識別圖)中之一基板10b之處理所展示。已在適當之情況下使用來自上述實施例之相同數字，其中用後綴「b」或用不同數字指示一些構造差異。 圖204.1A/圖204.1B展示緊接在藉由圖2A及圖2B展示之處理之後之處理且對應於藉由圖104.1A及圖104.1B展示之處理，其中第一犧牲材料62已形成在基板12上方。然而，基板10b與基板10a之不同之處在於介電材料28及第二犧牲材料30在圖204.1A/圖204.1B中之介電材料62之沈積之前尚未沈積(且相應地無法經蝕刻)。 接著，在圖204.2A/圖204.2B/圖204.2C、圖204.3A/圖204.3C/圖204.3D及圖204.4A/圖204.4B/圖204.4D/圖204.4E中展示分別對應於藉由圖104.2A/圖104.2B/圖104.2C、圖104.3A/圖104.3C/圖104.3D及圖104.4A/圖140.4B/圖140.4D描繪之處理之後續處理。為了進一步清楚起見，相較於100系列圖，在200系列圖中之一些位置添加額外「E」剖面圖，以圖204.4E開始。出於連續論述之目的，介電材料64可視為在圖204.4D及圖204.4E中(例如，在一橫向方向上)具有相對側65。 參考圖204.5A至圖204.5E，第二犧牲材料30 (及介電材料28)已經形成在介電材料64之相對側65上。此在導線22至25上方向上形成淺開口59且在導線22至25之間形成深開口61。如展示，淺開口59及深開口61沿著B-B剖面線在介電材料26上方其等各自縱向邊緣處結合/互連。在形成材料28及30之前，在圖204.3A/圖204.3C/圖204.3D之構造中之材料64 (及或許亦材料26)可能相對於其他曝露材料選擇性地各向同性濕式蝕刻以尤其在橫向(例如，y)方向上加寬/擴大(未展示)所得開口59及61。 參考圖204.6A至圖204.6E，材料28及30已經受一適合各向異性蝕刻以實質上自水平表面上方移除此等材料，類比於藉由圖4A及圖4B描繪之處理。 參考圖206A至圖206E，導體材料32已經沈積以過填充開口59及61且接著經平坦化回，因此形成導體材料線34b，類比於上文中關於圖106A/圖106B/圖106D展示且描述之處理。 參考圖206.1A/圖206.1C/圖206.1D/圖206.1E，且在一項實施例中，已相對於導體材料線34b及第二犧牲材料30選擇性地向上向內各向異性蝕刻介電材料64及28，舉例而言以使介電材料64之向上最外表面67高於導線23及24之此等表面69，如上文中關於圖106.1A/圖106.1C/圖106.1D之處理所描述。 參考圖207A至圖207E及圖207.1，第二犧牲材料30 (未展示)已經移除(例如，藉由相對於其他曝露材料選擇性地濕式各向同性蝕刻)以形成如上文中描述之空隙35。再者，在正交於一個垂直剖面(例如，圖207B之垂直剖面)之另一垂直剖面(例如，圖207D之垂直剖面)中，第二犧牲材料30已自向上延伸至節點位置18之導體材料32與相對於向上延伸導體材料32之相對側65之各者上之介電材料64之間移除，因此在另一垂直剖面中在導體材料32與相對側65之各者上之介電材料64之間側向地形成一第二空隙75。在一項實施例中，空隙35可視為一第一空隙且空隙75可視為一第二空隙，其中此等第一空隙及第二空隙一起結合成包圍向上延伸至節點位置18之導體材料32之該部分之一單一空隙，如放大圖207.1剖面圖中最佳可觀察。歸因於介電材料64之壁65上方之第二犧牲材料30 (及材料28)之添加沈積(圖204.5A至圖204.5E)，如圖207A/圖207D/圖207E/圖207.1中觀察之例示性導體材料32薄於上述實施例中之相同導體材料(例如，在所描繪「y」方向上)。可藉由緊接在圖204.5A至圖204.5E中形成材料28及30之前進行上文中提及之材料64之選用各向同性濕式蝕刻而使此導體材料在橫向/「y」方向上更寬。 接著可如上文中描述或以其他方式進行處理(未針對基板10b展示)，舉例而言包含在向上延伸導體材料之相對側壁上方側向地形成介電材料38、40，接著自向上橫跨該對導線23、24移除導體材料32，同時留下向上延伸至節點位置之至少一些導體材料32。 可在圖204.1A至圖207.1實施例中使用如上文中展示及/或描述之(若干)任何其他屬性或態樣。 接著參考圖306.1A至圖306.1D (使用300系列數字來識別圖)關於一替代實施例基板10c描述在一對導線間側向地形成一向上延伸導體之另一例示性方法。已在適當之情況下使用來自上述實施例之相同數字，其中用後綴「c」或用不同數字指示一些構造差異。此等圖展示緊接在藉由圖106A至圖106D及圖206A/圖206E展示之處理之後且替代藉由圖106.1A/圖106.1C/圖106.1D及圖206.1A至圖206.1E展示之處理之處理。圖306.1A至圖306.1D展示對應於圖106A至圖106D之基板10a之處理，但可進行對應於圖206A/圖206C/圖206D/圖206E之基板10b之相同處理。在基板10c中，如圖106A/圖106C/圖106D/圖106E中展示之犧牲材料30 (未展示)及介電材料64 (未展示)具有相同組合物且藉此已在此等材料相對於其他曝露材料之一單一/相同選擇性蝕刻(例如，濕式各向同性)中移除全部此等材料，因此再次形成空隙35。若緊接在沈積導體材料32之前沈積且各向異性蝕刻犧牲材料30，則亦將如上文中結合圖207A至圖207E描述般形成空隙75 (未展示)。可如上文中描述般發生後續處理(未針對基板10c展示)。 可在圖306.1A至圖306.1D實施例中使用如上文中展示及/或描述之(若干)任何其他屬性或態樣。 總結 在一些實施例中，一種在一對導線間側向地形成一向上延伸導體之方法包括在至少一個垂直剖面中形成彼此間隔之一對導線。導體材料經形成以在該至少一個垂直剖面中該對導線間側向地向上延伸且向上橫跨該對導線。犧牲材料在在至少一個垂直剖面中側向介於向上延伸導體材料與該對導線之各者之間。在導體材料向上橫跨該對導線時自向上延伸導體材料與該對導線之各者之間移除犧牲材料以在至少一個垂直剖面中在向上延伸導體材料與該對導線之各者之間側向地形成一空隙。 在一些實施例中，一種在一對導線間側向地形成一向上延伸導體之方法包括在至少一個垂直剖面中形成彼此間隔之一對導線。犧牲材料形成在該至少一個垂直剖面中該對導線之側壁上方。導體材料在該至少一個垂直剖面中在側向於犧牲材料上方之該對導線之間側向地向上延伸且向上橫跨該對導線。向上延伸導體材料在該至少一個垂直剖面中延伸以電耦合至側向介於該對導線之間之一節點位置。導體材料經減成圖案化以形成具有向上延伸至側向介於該對導線之間之節點位置之導體材料之一導體材料線，導體材料線向上橫跨該對導線。在導體材料線向上橫跨該對導線時自向上延伸至節點位置之導體材料與該對導線之各者之間移除犧牲材料以在至少一個垂直剖面中在向上延伸至節點位置之導體材料與該對導線之各者之間側向地形成一空隙。在形成空隙之後，自向上橫跨該對導線移除導體材料，同時留下向上延伸至節點位置之至少一些導體材料。 在一些實施例中，一種在一對導線間形成一向上延伸導體之方法包括在至少一個垂直剖面中形成彼此間隔之一對導線。在該至少一個垂直剖面中形成橫跨該對導線之一第一犧牲材料線。第一犧牲材料線包括在該對導線之間側向地向上延伸之第一犧牲材料。在第一犧牲材料線之相對側上形成介電材料。在該至少一個垂直剖面中該對導線之側壁上方形成第二犧牲材料。用導體材料取代第一犧牲材料線以形成向上橫跨該對導線之一導體材料線。導體材料線具有在該至少一個垂直剖面中向上延伸至側向介於該對導線之間之一節點位置之導體材料。在導體材料線向上橫跨該對導線時自向上延伸至節點位置之導體材料與該對導線之各者之間移除第二犧牲材料以在該至少一個垂直剖面中在向上延伸至節點位置之導體材料與該對導線之各者之間側向地形成一空隙。在形成空隙之後，自向上橫跨該對導線移除導體材料，同時留下向上延伸至節點位置之至少一些導體材料。 在一些實施例中，一種方法包括形成實質上彼此平行延伸且在其等之間具有一空間之第一導線及第二導線。第一導線包含面向第二導線之一第一側表面。第二導線包含面向第一導線之一第二側表面。形成第一犧牲材料使得該第一犧牲材料包含覆蓋第一導線之第一側表面之一第一部分之一第一部分且形成一第二犧牲材料使得該第二犧牲材料包含覆蓋第二導線之第二側表面之一第二部分之一第二部方。導體材料經形成以連續橫跨第一導線及第二導線使得導體材料包含填充第一犧牲材料之第一部分與第二犧牲材料之第二部分之間之空間之一部分之一導電部分。移除第一犧牲材料之第一部分及第二犧牲材料之第二部分，同時保持導體材料連續橫跨第一導線及第二導線以在導體材料之導電部分與第一導線之第一側表面之第一部分之間形成一第一氣隙，且在導體材料之導電部與第二導線之第二側表面之第二部分之間形成一第二氣隙。 根據法規，已或多或少地具體針對結構及方法特徵而用語言描述本文中所揭示之標的。然而，應理解，發明申請專利範圍不限於所展示且描述之特定特徵，此係因為本文中揭示之方法包括例示性實施例。因此，發明申請專利範圍應被賦予如字面上措辭之全範疇，且應根據等效物之教義來適當地加以解譯。
10‧‧‧基板
10a‧‧‧基板
10b‧‧‧基板
10c‧‧‧基板
12‧‧‧基底基板
13‧‧‧半導體材料
14‧‧‧溝槽隔離區域
15‧‧‧總成伸長作用區域島狀物
16‧‧‧存取閘極
17‧‧‧閘極絕緣體
18‧‧‧電晶體源極/汲極區域/節點位置
18.1‧‧‧電晶體源極/汲極區域
20‧‧‧介電材料
21‧‧‧介電材料
22‧‧‧導線
23‧‧‧導線
24‧‧‧導線
25‧‧‧導線
26‧‧‧介電質/絕緣體罩蓋/介電材料
27‧‧‧數位線接觸開口
28‧‧‧介電材料
30‧‧‧犧牲材料
32‧‧‧導體材料
34‧‧‧導體材料線
34b‧‧‧導體材料線
35‧‧‧空隙
38‧‧‧介電襯層/介電材料
40‧‧‧介電材料
42‧‧‧介電材料
46‧‧‧導電材料
50‧‧‧介電材料
52‧‧‧開口
54‧‧‧導電儲存節點材料
56‧‧‧電容器介電質
58‧‧‧導電單元電容器材料
59‧‧‧淺開口
61‧‧‧深開口
62‧‧‧第一犧牲材料
63‧‧‧第一犧牲材料線
64‧‧‧介電材料
65‧‧‧相對側
66‧‧‧溝槽
67‧‧‧向上最外表面
69‧‧‧表面
75‧‧‧第二空隙
圖1A係根據本發明之一實施例之程序中之一半導體基板之一圖解俯視圖。 圖1B係透過圖1A中之線B-B截取之一剖面圖。 圖1C係透過圖1A中之線C-C截取之一剖面圖。 圖1D係透過圖1A中之線D-D截取之一剖面圖。 圖1E係透過圖1A中之線E-E截取之一剖面圖。 圖2A係處於繼藉由圖1A展示之步驟之後之一處理步驟之圖1A基板之一視圖。 圖2B係透過圖2A中之線2B-2B截取之一剖面圖。 圖2E係透過圖2A中之線2E-2E截取之一剖面圖。 圖3A係處於繼藉由圖2A展示之步驟之後之一處理步驟之圖2A基板之一視圖。 圖3B係透過圖3A中之線3B-3B截取之一剖面圖。 圖4A係處於繼藉由圖3A展示之步驟之後之一處理步驟之圖3A基板之一視圖。 圖4B係透過圖4A中之線4B-4B截取之一剖面圖。 圖5A係處於繼藉由圖4A展示之處理步驟之後之一處理步驟之圖4A基板之一視圖。 圖5B係透過圖5A中之線5B-5B截取之一剖面圖。 圖6A係處於繼藉由圖5A展示之步驟之後之一處理步驟之圖5A基板之一視圖。 圖6B係透過圖6A中之線6B-6B截取之一剖面圖。 圖6C係透過圖6A中之線6C-6C截取之一剖面圖。 圖7A係處於繼藉由圖6A展示之步驟之後之一處理步驟之圖6A基板之一視圖。 圖7B係透過圖7A中之線7B-7B截取之一剖面圖。 圖7C係透過圖7A中之線7C-7C截取之一剖面圖。 圖8A係處於繼藉由圖7A展示之步驟之後之一處理步驟之圖7A基板之一視圖。 圖8B係透過圖8A中之線8B-8B截取之一剖面圖。 圖8C係透過圖8A中之線8C-8C截取之一剖面圖。 圖8D係透過圖8A中之線8D-8D截取之一剖面圖。 圖9A係處於繼藉由圖8A展示之步驟之後之一處理步驟之圖8A基板之一視圖。 圖9B係透過圖9A中之線9B-9B截取之一剖面圖。 圖9C係透過圖9A中之線9C-9C截取之一剖面圖。 圖9D係透過圖9A中之線9D-9D截取之一剖面圖。 圖9E係透過圖9A中之線9E-9E截取之一剖面圖。 圖10A係處於繼藉由圖9A展示之步驟之後之一處理步驟之圖9A基板之一視圖。 圖10B係透過圖10A中之線10B-10B截取之一剖面圖。 圖10C係透過圖10A中之線10C-10C截取之一剖面圖。 圖10.1係透過圖10B中之線10.1-10.1截取之圖10A基板之一部分之一放大剖面圖。 圖11A係處於繼藉由圖10A展示之步驟之後之一處理步驟之圖10A基板之一視圖。 圖11B係透過圖11A中之線11B-11B截取之一剖面圖。 圖11D係透過圖11A中之線11D-11D截取之一剖面圖。 圖12A係處於繼藉由圖11A展示之步驟之後之一處理步驟之圖11A基板之一視圖。 圖12B係透過圖12A中之線12B-12B截取之一剖面圖。 圖13A係處於繼藉由圖12A展示之步驟之後之一處理步驟之圖12A基板之一視圖。 圖13B係透過圖13A中之線13B-13B截取之一剖面圖。 圖14A係處於繼藉由圖13A展示之步驟之後之一處理步驟之圖13A基板之一放大視圖。 圖14B係透過圖14A中之線14B-14B截取之一標準尺度剖面圖。 圖14E係透過圖14A中之線14E-14E截取之一標準尺度剖面圖。 圖104.1A係根據本發明之一實施例之程序中之一半導體基板之一圖解俯視圖。 圖104.1B係透過圖104.1A中之線104.1B-104.1B截取之一剖面圖。 圖104.2A係處於繼藉由圖104.1A展示之步驟之後之一處理步驟之圖104.1A基板之一視圖。 圖104.2B係透過圖104.2A中之線104.2B-104.2B截取之一剖面圖。 圖104.2C係透過圖104.2A中之線104.2C-104.2C截取之一剖面圖。 圖104.3A係處於繼藉由圖104.2A展示之步驟之後之一處理步驟之圖104.2A基板之一視圖。 圖104.3C係透過圖104.3A中之線104.3C-104.3C截取之一剖面圖。 圖104.3D係透過圖104.3中之線104.3D-104.3D截取之一剖面圖。 圖104.4A係處於繼藉由圖104.3A展示之步驟之後之一處理步驟之圖104.3A基板之一視圖。 圖104.4B係透過圖104.4A中之線104.4B-104.4B截取之一剖面圖。 圖104.4D係透過圖104.4A中之線104.4D-104.4D截取之一剖面圖。 圖106A係處於繼藉由圖104.4A展示之步驟之後之一處理步驟之圖104.4A基板之一視圖。 圖106B係透過圖106A中之線106B-106B截取之一剖面圖。 圖106C係透過圖106A中之線106C-106C截取之一剖面圖。 圖106D係透過圖106A中之線106D-106D截取之一剖面圖。 圖106.1A係處於繼藉由圖106A展示之步驟之後之一處理步驟之圖106A基板之一視圖。 圖106.1C係透過圖106.1A中之線106.1C-106.1C截取之一剖面圖。 圖106.1D係透過圖106.1A中之線106.1D-106.1D截取之一剖面圖。 圖107A係處於繼藉由圖106.1A展示之步驟之後之一處理步驟之圖106.1A基板之一視圖。 圖107B係透過圖107A中之線107B-107B截取之一剖面圖。 圖107C係透過圖107A中之線107C-107C截取之一剖面圖。 圖108A係處於繼藉由圖107A展示之步驟之後之一處理步驟之圖107A基板之一視圖。 圖108B係透過圖108A中之線108B-108B截取之一剖面圖。 圖108C係透過圖108A中之線108C-108C截取之一剖面圖。 圖108D係透過圖108A中之線108D-108D截取之一剖面圖。 圖204.1A係根據本發明之一實施例之程序中之一半導體基板之一圖解俯視圖。 圖204.1B係透過圖204.1A中之線204.1B-204.1B截取之一剖面圖。 圖204.2A係處於繼藉由圖204.1A展示之步驟之後之一處理步驟之圖204.1A基板之一視圖。 圖204.2B係透過圖204.2A中之線204.2B-204.2B截取之一剖面圖。 圖204.2C係透過圖204.2A中之線204.2C-204.2C截取之一剖面圖。 圖204.3A係處於繼藉由圖204.2A展示之步驟之後之一處理步驟之圖204.2A基板之一視圖。 圖204.3C係透過圖204.3A中之線204.3C-204.3C截取之一剖面圖。 圖204.3D係透過圖204.3A中之線204.3D-204.3D截取之一剖面圖。 圖204.4A係處於繼藉由圖204.3A展示之步驟之後之一處理步驟之圖204.3A基板之一視圖。 圖204.4B係透過圖204.4A中之線204.4B-204.4B截取之一剖面圖。 圖204.4D係透過圖204.4A中之線204.4D-204.4D截取之一剖面圖。 圖204.4E係透過圖204.4A中之線204.4E-204.4E截取之一剖面圖。 圖204.5A係處於繼藉由圖204.4A展示之步驟之後之一處理步驟之圖204.4A基板之一視圖。 圖204.5B係透過圖204.5A中之線204.5B-204.5B截取之一剖面圖。 圖204.5C係透過圖204.5A中之線204.5C-204.5C截取之一剖面圖。 圖204.5D係透過圖204.5A中之線204.5D-204.5D截取之一剖面圖。 圖204.5E係透過圖204.5A中之線204.5E-204.5E截取之一剖面圖。 圖204.6A係處於繼藉由圖204.5A展示之步驟之後之一處理步驟之圖204.5A基板之一視圖。 圖204.6B係透過圖204.6A中之線204.6B-204.6B截取之一剖面圖。 圖204.6C係透過圖204.6A中之線204.6C-204.6C截取之一剖面圖。 圖204.6D係透過圖204.6A中之線204.6D-204.6D截取之一剖面圖。 圖204.6E係透過圖204.6A中之線204.6E-204.6E截取之一剖面圖。 圖206A係處於繼藉由圖204.6A展示之步驟之後之一處理步驟之圖204.6A基板之一視圖。 圖206B係透過圖206A中之線206B-206B截取之一剖面圖。 圖206C係透過圖206A中之線206C-206C截取之一剖面圖。 圖206D係透過圖206A中之線206D-206D截取之一剖面圖。 圖206E係透過圖206A中之線206E-206E截取之一剖面圖。 圖206.1A係處於繼藉由圖206A展示之步驟之後之一處理步驟之圖206A基板之一視圖。 圖206.1C係透過圖206.1A中之線206.1C-206.1C截取之一剖面圖。 圖206.1D係透過圖206.1A中之線206.1D-206.1D截取之一剖面圖。 圖206.1E係透過圖206.1A中之線206.1E-206.1E截取之一剖面圖。 圖207A係處於繼藉由圖206.1A展示之步驟之後之一處理步驟之圖206.1A基板之一視圖。 圖207B係透過圖207A中之線207B-207B截取之一剖面圖。 圖207C係透過圖207A中之線207C-207C截取之一剖面圖。 圖207D係透過圖207A中之線207D-207D截取之一剖面圖。 圖207E係透過圖207A中之線207E-207E截取之一剖面圖。 圖207.1係透過圖207D中之線207.1-207.1截取之圖207D基板之一部分之一放大剖面圖。 圖306.1A係根據本發明之一實施例之程序中之一半導體基板之一圖解俯視圖。 圖306.1B係透過圖306.1A中之線306.1B-306.1B截取之一剖面圖。 圖306.1C係透過圖306.1A中之線306.1C-306.1C截取之一剖面圖。 圖306.1D係透過圖306.1A中之線306.1D-306.1D截取之一剖面圖。

Claims (46)

  1. 一種在一對導線間側向地形成一向上延伸導體之方法，其包括：在至少一個垂直剖面中形成彼此間隔之一對導線；在該至少一個垂直剖面中形成在該對導線間側向地向上延伸且向上橫跨該對導線之導體材料，犧牲材料在該至少一個垂直剖面中側向介於該向上延伸導體材料與該對導線之各者之間；及在該導體材料向上橫跨該對導線時自該向上延伸導體材料與該對導線之各者之間移除該犧牲材料以在該至少一個垂直剖面中該向上延伸導體材料與該對導線之各者之間側向地形成一空隙。
  2. 如請求項1之方法，其中，該對導線經形成以水平延伸；且該導體材料經形成以包括一水平延伸導體材料線，其向上橫跨該對水平延伸導線且具有在該對導線間側向地向上向內延伸之該導體材料。
  3. 如請求項2之方法，其中形成該導體材料線包括該導體材料之減成圖案化。
  4. 如請求項2之方法，其中形成該導體材料線包括：形成一溝槽；及用該導體材料填充該溝槽。
  5. 如請求項4之方法，其中該溝槽經形成在介電材料內且用該導體材料填充該溝槽包括：用該導體材料過填充該溝槽且在該介電材料上方向上形成該導體材料；及自向上在該介電材料上方移除該導體材料。
  6. 如請求項5之方法，其中形成該溝槽包括：形成且減成圖案化預留位置材料以具有對應於該導體材料線之縱向範圍及位置之一縱向範圍及位置；在該圖案化預留位置材料之側壁頂部上及上方形成該介電材料；向上向內移除該介電材料以曝露該圖案化預留位置材料之一向上最外表面且使該介電材料側向在該圖案化預留位置材料之該等側壁上方；及在曝露該圖案化預留位置材料之該向上最外表面之後，移除該圖案化預留位置材料以形成該溝槽。
  7. 如請求項1之方法，其中，形成該空隙使其敞開，且進一步包括在移除該導體材料之步驟之前密封該空隙使之免於敞開，該移除該導體材料之步驟重新敞開該空隙，該重新敞開使該空隙向上敞開；且在該移除該導體材料之步驟之後自向上敞開重新密封該重新敞開之空隙。
  8. 一種在一對導線間側向地形成一向上延伸導體之方法，其包括：在至少一個垂直剖面中形成彼此間隔之一對導線；在該至少一個垂直剖面中該對導線之側壁上方形成犧牲材料；在該至少一個垂直剖面中形成在側向在該犧牲材料上方之該對導線間側向地向上延伸且向上橫跨該對導線之導體材料，該向上延伸導體材料在該至少一個垂直剖面中延伸以電耦合至側向介於該對導線之間之一節點位置；減成圖案化該導體材料以形成具有向上延伸至側向介於該對導線之間之該節點位置之導體材料之一導體材料線，該導體材料線向上橫跨該對導線；在該導體材料線向上橫跨該對導線時自向上延伸至該節點位置之該導體材料與該對導線之各者之間移除該犧牲材料以在該至少一個垂直剖面中在向上延伸至該節點位置之該導體材料與該對導線之各者之間側向地形成一空隙；及在形成該空隙之後，自向上橫跨該對導線移除該導體材料，同時留下向上延伸至該節點位置之至少一些該導體材料。
  9. 如請求項8之方法，其包括在形成該空隙之後，在該導體材料自向上橫跨該移除該導體材料之步驟之前在該向上延伸導體材料之相對側壁上方側向地形成介電材料。
  10. 如請求項9之方法，其中該減成圖案化該導體材料形成另一導體材料線，其與該導體材料線橫向間隔且具有向上向內延伸至側向介於該對導線之間之另一節點位置之導體材料，該另一導體材料線向上橫跨該對導線，該介電材料填充該導體材料線與該另一線之間之空間。
  11. 一種在一對導線間形成一向上延伸導體之方法，其包括：在至少一個垂直剖面中形成彼此間隔之一對導線；在該至少一個垂直剖面中形成橫跨該對導線之一第一犧牲材料線，該第一犧牲材料線包括在該對導線之間側向地向上延伸之第一犧牲材料；在該第一犧牲材料線之相對側上形成介電材料；在該至少一個垂直剖面中該對導線之側壁上方形成第二犧牲材料；用導體材料取代該第一犧牲材料線以形成向上橫跨該對導線之一導體材料線，該導體材料線具有在該至少一個垂直剖面中向上延伸至側向介於該對導線之間之一節點位置之導體材料；在該導體材料線向上橫跨該對導線時自向上延伸至該節點位置之該導體材料與該對導線之各者之間移除該第二犧牲材料以在該至少一個垂直剖面中在向上延伸至該節點位置之該導體材料與該對導線之各者之間側向地形成一空隙；及在形成該空隙之後，自向上橫跨該對導線移除該導體材料，同時留下向上延伸至該節點位置之至少一些該導體材料。
  12. 如請求項11之方法，其包括在形成該第一犧牲材料線之前在該對導線之該等側壁上方形成該第二犧牲材料。
  13. 如請求項11之方法，其包括在形成該第一犧牲材料線之後在該對導線之該等側壁上方形成該第二犧牲材料。
  14. 如請求項11之方法，其包括在該取代之後，在該移除該導體材料之步驟之前相對於該導體材料線選擇性地向上向內蝕刻該介電材料。
  15. 如請求項14之方法，其中該蝕刻使該介電材料之一向上最外表面向上高於該對導線之導體材料之向上最外表面。
  16. 如請求項15之方法，其中該對導線在其頂部上具有組合物不同於該介電材料之組合物之一介電材料。
  17. 如請求項11之方法，其中該空隙包括一第一空隙，且其進一步包括：在該取代之前在該介電材料之相對側上形成該第二犧牲材料，該移除該第二犧牲材料之步驟亦在正交於該一個垂直剖面之另一垂直剖面中自向上延伸至該節點位置之該導體材料與該向上延伸導體材料之相對側之各者上之該介電材料之間移除該第二犧牲材料，以在該另一垂直剖面中在向上延伸至該節點位置之該導體材料與該向上延伸導體材料之該等相對側之各者上之該介電材料之間側向地形成一第二空隙，該第一空隙及該第二空隙一起結合成包圍向上延伸至該節點位置之該導體材料之一單一空隙。
  18. 如請求項11之方法，其包括其中該第一犧牲材料主要為碳。
  19. 如請求項18之方法，其中該移除該第二犧牲材料以形成該空隙包括：相對於該導體材料及該介電材料選擇性地各向同性濕式蝕刻該第二犧牲材料。
  20. 如請求項18之方法，其中該第二犧牲材料及該介電材料在組合物上相同，該移除該第二犧牲材料以形成該空隙包括在相同蝕刻步驟中相對於該導體材料及該介電材料選擇性地各向同性濕式蝕刻該第二犧牲材料及該介電材料。
  21. 如請求項18之方法，其中該第二犧牲材料及該介電材料在組合物上不同；且進一步包括在該取代之後，在該移除該導體材料之步驟之前相對於該導體材料線選擇性地向上向內蝕刻該介電材料，該蝕刻使該介電材料之一向上最外表面向上高於該對導線之導體材料之向上最外表面。
  22. 一種在一對導線間側向地形成一向上延伸導體之方法，其包括：形成實質上彼此平行延伸且在其等之間具有一空間之第一導線及第二導線，該第一導線包含面向該第二導線之一第一側表面，該第二導線包含面向該第一導線之一第二側表面；形成第一犧牲材料使得該第一犧牲材料包含覆蓋該第一導線之該第一側表面之一第一部分之一第一部分且形成第二犧牲材料使得該第二犧牲材料包含覆蓋該第二導線之該第二側表面之一第二部分之一第二部分；形成導體材料以連續橫跨該第一導線及該第二導線使得該導體材料包含填充該第一犧牲材料之該第一部分與該第二犧牲材料之該第二部之間之該空間之一部分之一導電部分；及移除該第一犧牲材料之該第一部分及該第二犧牲材料之該第二部分，同時保持該導體材料連續橫跨該第一導線及該第二導線以在該導體材料之該導電部分與該第一導線之該第一側表面之該第一部分之間形成一第一氣隙，且在該導體材料之該導電部分與該第二導線之該第二側表面之該第二部分之間形成一第二氣隙。
  23. 如請求項22之方法，其中該第一犧牲材料沿著該第一側表面伸長使得該第一犧牲材料進一步包含覆蓋該第一側表面之一第三部分之一第三部分，且該第二犧牲材料沿著該第二側表面伸長使得該第二犧牲材料進一步包含覆蓋該第二側表面之一第四部分之一第四部分；其中該形成導體材料包括：在一整個表面上方形成一導體層；及圖案化該導體層使得曝露該第一犧牲材料之該第三部分及該第二犧牲材料之該第四部分；且其中該移除該第一犧牲材料之該第一部分及該第二犧牲材料之該第二部分包括使該第一犧牲材料之曝露第三部分及該第二犧牲材料之曝露第四部分經受用於犧牲材料之一蝕刻劑。
  24. 如請求項22之方法，其中該第一犧牲材料沿著該第一側表面伸長使得該第一犧牲材料進一步包含覆蓋該第一側表面之一第三部分之一第三部分且該第二犧牲材料沿著該第二側表面伸長使得該第二犧牲材料進一步包含覆蓋該第二側表面之一第四部分之一第四部分；其中該方法進一步包括：在形成該導體材料之前，形成介電材料以界定其中待形成該導體材料之一區域；及在形成該導體材料之後，移除該介電材料使得曝露該第一犧牲材料之該第三部分及該第二犧牲材料之該第四部分；且其中該移除該第一犧牲材料之該第一部分及該第二犧牲材料之該第二部分包括使該第一犧牲材料之曝露第三部分及該第二犧牲材料之曝露第四部分經受用於犧牲材料之一蝕刻劑。
  25. 如請求項22之方法，其中該方法進一步包括：在形成該第一犧牲材料及該第二犧牲材料之前，形成實質上彼此平行延伸以橫跨該第一導線及該第二導線之各者之第一介電材料及第二介電材料，該第一介電材料包含面向該第二介電材料之一第三側表面，且該第二介電材料包含面向該第一介電材料之一第四側表面；在形成該導體材料之前，形成覆蓋該第一介電材料之該第三側表面之一部分之第三犧牲材料及覆蓋該第二介電材料之該第四側表面之一部分之第四犧牲材料，該第三犧牲材料與該第一犧牲材料及該第二犧牲材料之各者合併且該第四犧牲材料與該第一犧牲材料及該第二犧牲材料之各者合併；及在形成該導體材料之後，移除該第一介電材料及該第二介電材料使得曝露該第三犧牲材料及該第四犧牲材料；且其中該移除該第一犧牲材料之該第一部分及該等第二犧牲材料之該第二部分包括使曝露第三及第四犧牲材料經受用於犧牲材料之一蝕刻劑。
  26. 一種形成一向上延伸導體之方法，該方法包括：在一半導體基板上方形成一導線，使得該導線在與一第二方向交叉之一第一方向上延伸，該第一導線包含相對於該半導體基板垂直地延伸之一第一側表面，且該半導體基板包含一第一擴散區域；在該導線及該半導體基板上方形成一犧牲層；選擇性地移除該犧牲層，以留下第一犧牲材料於該導線之該第一側表面之一第一部分上方，且曝露出該第一擴散區域之一部分；形成導體材料，使得該導體材料在該第二方向上連續地延伸以穿過該導線及形成與該第一擴散區域之該部分電性接觸之一導電部分，該導電部分藉由該第一犧牲材料與該導線之該第一側表面之該第一部分隔離；及移除該第一犧牲材料同時維持該導體材料在該第二方向上連續地延伸，以在該導體材料之該導電部分與該第一導線之該第一側表面之該第一部分之間形成一第一空隙。
  27. 如請求項26之方法，其進一步包括：在形成該犧牲層之前，在該導線之該第一側表面之該第一部分上方形成側壁介電材料，使得該側壁介電材料介於該導線之該第一側表面之該第一部分與該第一空隙之間。
  28. 如請求項26之方法，其中該導線罩蓋有(capped with)介電材料，使得該罩蓋介電材料介於該導線與該導體材料之間。
  29. 如請求項28之方法，其進一步包括：回蝕(etching back)該導體材料，直到該介電材料之一部分被曝露出來同時留下該導電部分。
  30. 如請求項26之方法，其進一步包括：選擇性地移除該導體材料以遺留該導體材料之一些部分，該導體材料之該些部分包括該導電部分。
  31. 如請求項30之方法，其進一步包括：形成與該該導體材料之一些部分電性接觸之一電容器。
  32. 如請求項30之方法，其中該半導體基板進一步包含一第二擴散區域；其中該方法進一步包括在該半導體基板中形成一經埋入存取線(buried access line)，使得該經埋入存取線在該第一及第二擴散區域之間定義一通道區域；及其中該導線形成為與該第二擴散區域電性接觸之一位元線(bit line)。
  33. 如請求項26之方法，其中該犧牲層被選擇性地移除，以在該導線之該第一側表面之一第二部分上方進一步包含第二犧牲層；其中該形成導體材料之步驟包括：在一整體表面上形成一導體層；及圖案化該導體層，使得該第二犧牲材料被曝露出來同時維持該第一犧牲材料覆蓋有該導體材料；且其中該移除該第一犧牲材料之步驟包括使該經曝露第二犧牲材料經受用於該第一犧牲材料之一蝕刻劑。
  34. 如請求項33之方法，其中藉由該蝕刻劑移除該第一犧牲材料通過該第二犧牲材料到達該第一犧牲材料。
  35. 如請求項34之方法，其進一步包含：在移除該第一犧牲材料之後，選擇性地移除該導體材料以遺留該導體材料之一些部分，該導體材料之該些部分包括該導電部分且該移除該導體材料敞開該第一空隙；及形成介電材料以重新密封該第一空隙。
  36. 如請求項35之方法，其進一步包含：形成與該導電部分電性接觸之導電材料。
  37. 如請求項26之方法，其中該犧牲層被選擇性地移除，以在該導線之該第一側表面之一第二部分上方進一步包含第二犧牲材料；其中該方法進一步包括：在形成該導體材料之前，形成第一介電材料以定義待形成該導體材料於其中之一區；及在形成該導體材料之後，選擇性地移除該第一介電材料以曝露該第二犧牲材料同時維持該第一犧牲材料覆蓋有該導體材料；且其中該移除該第一犧牲材料之步驟包括使該經曝露第二犧牲材料經受用於該第一犧牲材料之一蝕刻劑。
  38. 如請求項37之方法，其中藉由該蝕刻劑移除該第一犧牲材料通過該第二犧牲材料到達該第一犧牲材料。
  39. 如請求項38之方法，其進一步包含：在移除該第一犧牲材料之後，形成第二介電材料以填充由移除該第一介電材料所形成之一空間。
  40. 如請求項39之方法，其進一步包含：在形成該第二介電材料之後，選擇性地移除該導體材料以遺留該導體材料之一些部分，該導體材料之該些部分包括該導電部分且該移除該導體材料敞開該第一空隙；及形成第三介電材料以覆蓋該第一空隙之一頂部。
  41. 如請求項40之方法，其進一步包含：形成與該導電部分電性接觸之導電材料。
  42. 如請求項26之方法，其中該方法進一步包括：在形成該犧牲層之前，在第二方向上形成第一介電材料以跨越通過該導線，使得該犧牲層形成於該導線、該半導體基板及該第一介電材料上方，該第一介電材料包含相對於該半導體基板垂直地延伸之一第二側表面；其中該犧牲層被選擇性地移除以在該第一介電材料之該第二側表面之一第二部分上方進一步包含第二犧牲材料，該第二犧牲材料與該第一犧牲材料合併；其中該方法進一步包括：在形成該導體材料之後，選擇性地移除該第一介電材料以曝露該第二犧牲材料之至少一部分；且其中該移除該第一犧牲材料之步驟包括使該第二犧牲材料之該經曝露部分經受用於該第一犧牲材料之一蝕刻劑。
  43. 如請求項42之方法，其中藉由該蝕刻劑移除該第一犧牲材料通過該第二犧牲材料到達該第一犧牲材料。
  44. 如請求項43之方法，其進一步包含：形成第二介電材料以填充藉由選擇性移除該第一介電材料而形成之一空間。
  45. 如請求項44之方法，其進一步包含：在形成該第二介電材料之後，選擇性地移除該導體材料以遺留該導體材料之一些部分，該導體材料之該些部分包括該導電部分且該移除該導體材料敞開該第一空隙；及形成第三介電材料以覆蓋該第一空隙之一頂部。
  46. 如請求項45之方法，其進一步包含：形成與該導電部分電性接觸之導電材料。
TW106118835A 2016-07-14 2017-06-07 在一對導線間側向地形成向上延伸導體之方法 TWI636524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/210,511 2016-07-14
US15/210,511 US9754946B1 (en) 2016-07-14 2016-07-14 Methods of forming an elevationally extending conductor laterally between a pair of conductive lines

Publications (2)

Publication Number Publication Date
TW201803021A TW201803021A (zh) 2018-01-16
TWI636524B true TWI636524B (zh) 2018-09-21

Family

ID=59702247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118835A TWI636524B (zh) 2016-07-14 2017-06-07 在一對導線間側向地形成向上延伸導體之方法

Country Status (5)

Country Link
US (2) US9754946B1 (zh)
KR (1) KR102077418B1 (zh)
CN (1) CN109314111A (zh)
TW (1) TWI636524B (zh)
WO (1) WO2018013205A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794086B (zh) * 2022-01-24 2023-02-21 南亞科技股份有限公司 具有氣隙之半導體結構的製備方法
TWI836442B (zh) * 2021-07-21 2024-03-21 南韓商三星電子股份有限公司 半導體記憶體裝置
US12022648B2 (en) 2022-01-24 2024-06-25 Nanya Technology Corporation Semiconductor structure having air gap

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960114B1 (en) 2017-05-03 2018-05-01 Micron Technology, Inc. Structure of integrated circuitry and a method of forming a conductive via
WO2019050805A1 (en) * 2017-09-06 2019-03-14 Micron Technology, Inc. MEMORY BARRETTES COMPRISING VERTICALLY ALTERNATE STAGES OF INSULATING MATERIAL AND MEMORY CELLS AND METHODS OF FORMING A MEMORY BAR
US10361216B2 (en) * 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors
US10535378B1 (en) * 2018-07-19 2020-01-14 Micron Technology, Inc. Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
US10438953B1 (en) * 2018-07-24 2019-10-08 Micron Technology, Inc. Integrated circuitry construction, a DRAM construction, and a method used in forming an integrated circuitry construction
US10580791B1 (en) 2018-08-21 2020-03-03 Micron Technology, Inc. Semiconductor device structures, semiconductor devices, and electronic systems
US10707215B2 (en) * 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
US10957549B2 (en) 2018-10-08 2021-03-23 Micron Technology, Inc. Methods of forming semiconductor devices using mask materials, and related semiconductor devices and systems
KR20200074659A (ko) 2018-12-17 2020-06-25 삼성전자주식회사 집적회로 소자
US10607996B1 (en) 2018-12-26 2020-03-31 Micron Technology, Inc. Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
US10756093B1 (en) * 2019-03-06 2020-08-25 Micron Technology, Inc. Methods of forming integrated assemblies
US10770465B1 (en) * 2019-04-30 2020-09-08 Micron Technology, Inc. Method used in forming integrated circuitry
US11217587B2 (en) 2019-06-05 2022-01-04 Winbond Electronics Corp. Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
CN112563207B (zh) * 2019-09-25 2022-06-21 长鑫存储技术有限公司 半导体存储器件制作方法
US11195560B2 (en) * 2019-12-10 2021-12-07 Micron Technology, Inc. Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies
US11088142B2 (en) * 2019-12-26 2021-08-10 Micron Technology, Inc. Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
US11152372B2 (en) 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
US11812603B2 (en) 2020-08-13 2023-11-07 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems
US11501804B2 (en) * 2020-08-13 2022-11-15 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems
US11482525B2 (en) * 2020-12-21 2022-10-25 Nanya Technology Corporation Method for manufacturing semiconductor structure with capacitor landing pad

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101427A (en) * 2009-05-06 2011-01-01 Micron Technology Inc Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry
TW201212169A (en) * 2010-06-11 2012-03-16 Sandisk Technologies Inc Non-volatile memory with air gaps
TW201225213A (en) * 2010-06-19 2012-06-16 Sandisk Technologies Inc Air gap isolation in non-volatile memory
TW201340295A (zh) * 2012-03-20 2013-10-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW201401442A (zh) * 2012-06-27 2014-01-01 Powerchip Technology Corp 半導體元件的製造方法
TW201417188A (zh) * 2012-10-25 2014-05-01 Macronix Int Co Ltd 氣隙結構與其製造方法
TW201445702A (zh) * 2013-05-24 2014-12-01 Nanya Technology Corp 埋入式數位線存取元件及記憶體陣列
TW201505180A (zh) * 2013-07-31 2015-02-01 Sk Hynix Inc 具有氣隙之半導體裝置及其製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356775B1 (ko) * 2000-12-11 2002-10-18 삼성전자 주식회사 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자
US7170174B2 (en) * 2004-08-24 2007-01-30 Micron Technology, Inc. Contact structure and contact liner process
US8080460B2 (en) * 2008-11-26 2011-12-20 Micron Technology, Inc. Methods of forming diodes
KR101564052B1 (ko) 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US8492224B2 (en) 2010-06-20 2013-07-23 Sandisk Technologies Inc. Metal control gate structures and air gap isolation in non-volatile memory
US8530347B2 (en) * 2010-10-05 2013-09-10 Freescale Semiconductor, Inc. Electronic device including interconnects with a cavity therebetween and a process of forming the same
KR101202690B1 (ko) * 2010-12-09 2012-11-19 에스케이하이닉스 주식회사 반도체장치의 측벽콘택 형성 방법
KR101164972B1 (ko) * 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
JP5270703B2 (ja) 2011-02-17 2013-08-21 ヒロセ電機株式会社 電気コネクタ
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
KR20140086645A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102017613B1 (ko) 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9123778B2 (en) * 2013-03-13 2015-09-01 Macronix International Co., Ltd. Damascene conductor for 3D array
KR102059863B1 (ko) 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9099538B2 (en) * 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
KR102200342B1 (ko) 2014-03-17 2021-01-08 삼성전자주식회사 비트 라인 구조체의 측면들 상에 위치하는 에어 갭들을 포함하는 반도체 소자
US9306165B2 (en) * 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
CN105185711B (zh) * 2014-06-19 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9524904B2 (en) * 2014-10-21 2016-12-20 Sandisk Technologies Llc Early bit line air gap formation
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101427A (en) * 2009-05-06 2011-01-01 Micron Technology Inc Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry
TW201212169A (en) * 2010-06-11 2012-03-16 Sandisk Technologies Inc Non-volatile memory with air gaps
TW201225213A (en) * 2010-06-19 2012-06-16 Sandisk Technologies Inc Air gap isolation in non-volatile memory
TW201340295A (zh) * 2012-03-20 2013-10-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW201401442A (zh) * 2012-06-27 2014-01-01 Powerchip Technology Corp 半導體元件的製造方法
TW201417188A (zh) * 2012-10-25 2014-05-01 Macronix Int Co Ltd 氣隙結構與其製造方法
TW201445702A (zh) * 2013-05-24 2014-12-01 Nanya Technology Corp 埋入式數位線存取元件及記憶體陣列
TW201505180A (zh) * 2013-07-31 2015-02-01 Sk Hynix Inc 具有氣隙之半導體裝置及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836442B (zh) * 2021-07-21 2024-03-21 南韓商三星電子股份有限公司 半導體記憶體裝置
TWI794086B (zh) * 2022-01-24 2023-02-21 南亞科技股份有限公司 具有氣隙之半導體結構的製備方法
US12022648B2 (en) 2022-01-24 2024-06-25 Nanya Technology Corporation Semiconductor structure having air gap

Also Published As

Publication number Publication date
US10134741B2 (en) 2018-11-20
US20180019245A1 (en) 2018-01-18
WO2018013205A1 (en) 2018-01-18
US9754946B1 (en) 2017-09-05
KR102077418B1 (ko) 2020-04-08
CN109314111A (zh) 2019-02-05
KR20180135977A (ko) 2018-12-21
TW201803021A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI636524B (zh) 在一對導線間側向地形成向上延伸導體之方法
TWI392080B (zh) 具溝渠電容及溝渠電阻的半導體結構
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US11282841B2 (en) Method of manufacturing semiconductor device including spacer
US9076757B2 (en) Methods of forming a plurality of capacitors
US6194757B1 (en) Semiconductor device having contact hole and method of manufacturing the same
US9613967B1 (en) Memory device and method of fabricating the same
US20040016964A1 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US10937788B2 (en) Memory device having vertical structure
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
JP4646595B2 (ja) 半導体記憶装置
CN108666263B (zh) 接触孔的制造方法
KR20180042591A (ko) 반도체 소자의 제조 방법
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
US6159791A (en) Fabrication method of capacitor
CN109962052A (zh) 包括着落垫的半导体器件
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
JP2002110967A (ja) 半導体装置の製造方法および半導体装置
KR100678298B1 (ko) 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법
US20230108547A1 (en) Semiconductor device
KR100780616B1 (ko) 반도체 소자의 제조 방법
CN115223874A (zh) 半导体结构及其制备方法
JP2005051045A (ja) 半導体装置の製造方法および半導体装置
TW201707167A (zh) 連接結構及其製作方法
TW201624710A (zh) 半導體元件及其製造方法