CN105185711B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105185711B CN105185711B CN201410276112.XA CN201410276112A CN105185711B CN 105185711 B CN105185711 B CN 105185711B CN 201410276112 A CN201410276112 A CN 201410276112A CN 105185711 B CN105185711 B CN 105185711B
- Authority
- CN
- China
- Prior art keywords
- material layer
- sacrificial material
- strip lamination
- mask layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括提供半导体衬底，在所述半导体衬底上形成有若干鳍片，在所述鳍片的上方与所述鳍片延伸方向相垂直的方向上形成有若干个包括栅极材料层和掩膜层的条状叠层；沉积牺牲材料层，以填充所述条状叠层两侧的空隙；在所述条状叠层的方向上图案化所述牺牲材料层，以形成位于所述叠层两侧的沟槽，所述沟槽完全露出所述条状叠层的侧壁；沉积间隙壁材料层并平坦化至所述牺牲材料层，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁；去除所述牺牲材料层，以露出所述间隙壁。本发明的优点在于：(1)通过间隙壁图案化的方法，避免了间隙壁蚀刻和去除的步骤，扩大了工艺窗口。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于追求高器件密度、高性能和低成本的半导体工业已经发展到尺寸更小的技术工艺节点，来自制造和设计方面的挑战促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；其中，平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，能从三个面来控制静电，因此在静电控制方面的性能也更突出。
所述FinFET器件如图1所示，其中所述栅极结构102环绕所述鳍片101设置，并通过所述栅极结构侧壁上的间隙壁103来控制LDD扩散长度，但是在形成所述间隙壁103的过程中，所述鳍片101的侧壁上也会形成，而且残留间隙壁103ˊ不易去除，去除的同时还会对所述栅极结构102侧壁上的间隙壁103造成损坏，由于所述残留间隙壁103ˊ的存在，在所述鳍片101上形成外延半导体层104时很容易发生桥连，使器件性能和良率降低。
因此，需要对现有技术中所述FinFET器件的制备方法做进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种半导体器件的制备方法，包括：
提供半导体衬底，在所述半导体衬底上形成有若干鳍片，在所述鳍片的上方与所述鳍片延伸方向相垂直的方向上形成有若干个包括栅极材料层和掩膜层的条状叠层；
沉积牺牲材料层，以填充所述条状叠层两侧的空隙；
在所述条状叠层的方向上图案化所述牺牲材料层，以形成位于所述叠层两侧的沟槽，所述沟槽完全露出所述条状叠层的侧壁；
沉积间隙壁材料层并平坦化至所述牺牲材料层，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁；
去除所述牺牲材料层，以露出所述间隙壁。
可选地，形成所述条状叠层的方法包括：
在所述半导体衬底上形成由浅沟槽隔离结构相互隔离的所述鳍片；
在所述鳍片上形成栅极介电层、所述栅极材料层和所述掩膜层；
图案化所述栅极材料层和所述掩膜层，以形成所述条状叠层。
可选地，所述掩膜层包括依次形成的氮化物硬掩膜层和氧化物硬掩膜层。
可选地，在形成所述沟槽的同时或者之后去除所述氧化物硬掩膜层，以露出所述氮化物硬掩膜层。
可选地，填充所述条状叠层两侧的空隙的方法包括：
沉积牺牲材料层，以覆盖所述条状叠层和所述半导体衬底；
平坦化所述牺牲材料层至所述条状叠层的顶部，以填充所述条状叠层两侧的空隙。
可选地，形成所述沟槽的方法包括：
在所述牺牲材料层上形成第二掩膜层，以覆盖所述牺牲材料层和所述条状叠层；
图案化所述第二掩膜层，形成开口，以露出所述条状叠层和部分所述牺牲材料层；
以所述第二掩膜层为掩膜，蚀刻所述牺牲材料层，以形成所述沟槽。
可选地，所述开口的关键尺寸大于所述条状叠层的宽度。
可选地，所述牺牲材料层选用与所述掩膜层和所述间隙壁材料层具有较大蚀刻选择比的材料。
可选地，所述牺牲材料层选用Si或HSQ薄膜。
可选地，当所述牺牲材料层选用Si时，选用TMAH或者KOH去除所述牺牲材料层。
本发明还提供了一种上述方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述方法制备得到的所述的半导体器件。
本发明为了解决现有技术中所述鳍片两侧残留间隙壁不易去除的问题，提供了一种新的半导体器件制备方法，在所述方法中通过牺牲材料层覆盖所述鳍片，并通过图案化的方法得到间隙壁图案，最后进行填充以得到间隙壁，避免了现有技术中去除残留间隙壁时对所述鳍片以及间隙壁造成损坏。
本发明的优点在于：
(1)通过间隙壁图案化的方法，避免了间隙壁蚀刻和去除的步骤，扩大了工艺窗口。
(2)通过牺牲材料层定义间隙壁图案并保护其他区域不形成间隙壁，从而避免了间隙壁残留的问题。
(3)所述鳍片和间隙壁在工艺过程中不会受到损坏，器件的性能和良率进一步提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中所述半导体器件的结构示意图；
图2a-i为本发明实施例中所述半导体器件的制备流程示意图；
图3为制备本发明中含高度可控鳍片的半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
本发明为了解决现有技术中存在的问题，提供一种新的半导体器件制备方法，下面结合图2a-i对本发明所述半导体器件的制备方法做进一步的说明，其中在图中均提供了俯视图，沿X-Xˊ和沿Y-Yˊ方向的视图：
首先，执行步骤201，提供半导体衬底，在所述半导体衬底上形成鳍片20。
具体地，如图2a所示，首先提供半导体衬底202，所述半导体衬底形成于基底201上，所述半导体衬底202可以是以下所提到的材料中的至少一种：硅、绝缘体上硅、SiGe等，在该半导体衬底中还可以形成其他有源器件。
可选地，在该实施例中所述半导体衬底202选用硅衬底。
在所述半导体衬底202上形成图案化的掩膜层，所述图案化的掩膜层上形成有所述鳍片图案，以所述图案化的掩膜层为掩膜蚀刻所述半导体衬底202，以将图案转移至所述半导体衬底202中，形成若干相互隔离的鳍片20。
可选地，在该实施例中还可以在所述半导体衬底202上沉积半导体材料层，然后图案化所述半导体材料层，以在所述半导体材料层中形成所述鳍片20，其中所述半导体材料层可以选用和所述半导体衬底202相同或者不同的材料。
所述鳍片的形成并不局限于上述示例，可以根据具体需要进行选择制备方法。
可选地，在形成所述鳍片之后，还包括进一步形成浅沟槽隔离结构203的步骤，用于隔离所述鳍片20，其中所述浅沟槽隔离结构203的形成方法可以选用本领域常用的方法，在此不再赘述。
在形成所述鳍片之后，沉积栅极介电层210，以覆盖所述鳍片20，其中所述栅极介电层210可以选用本领域常用的介电材料，并不局限于某一种，可以根据需要进行选择。
执行步骤202，在所述鳍片20的上方与所述鳍片延伸方向相垂直的方向上形成若干个包括栅极材料层204和掩膜层的条状叠层。
具体地，在该步骤中所述条状叠层位于所述鳍片20的上方，并且与所述鳍片的延伸方向相互垂直，例如，如图2a所示，所述鳍片沿Y-Yˊ方向(纵向)设置，所述条状叠层沿X-Xˊ方向(横向)设置；或者所述鳍片沿X-Xˊ方向(纵向)设置，所述条状叠层沿Y-Yˊ方向(横向)设置。
可选地，所述掩膜层包括依次形成的氮化物硬掩膜层205和氧化物硬掩膜层206，例如，所述氮化物硬掩膜层205可以选用SiN，所述氧化物硬掩膜层206选用SiO2、等离子增强正硅酸乙酯PETEOS层或者正硅酸乙酯TEOS中的一种。
其中，所述掩膜层必须具有足够的厚度以保护所述栅极材料层204在后续的步骤中不会受到损坏，可选地，所述掩膜层在3000埃以上，其中所述掩膜层的厚度以及氮化物硬掩膜层205和氧化物硬掩膜层206各自的厚度均不局限于某一数值范围，可以根据需要进行选择。
在该实施例中，形成所述条状叠层的方法可以包括以下步骤：在所述鳍片20上形成所述栅极材料层204和所述掩膜层，以覆盖所述鳍片20和所述浅沟槽隔离结构203，然后图案化所述栅极材料层204和所述掩膜层，以形成所述条状叠层。
执行步骤203，沉积牺牲材料层207，以覆盖所述条状叠层和所述半导体衬底202。
具体地，如图2b所示，在所述条状叠层和所述半导体衬底202上沉积牺牲材料层，以完全覆盖所述条状叠层和所述半导体衬底202，其中，所述牺牲材料层207选用在蚀刻或者湿法工艺步骤中与所述掩膜层和所述间隙壁材料层209具有较大蚀刻选择比的材料，以保证所述在图案化所述牺牲材料层207以及去除牺牲材料层207时不会对所述条状叠层和间隙壁造成损坏。
可选地，所述牺牲材料层207选用Si或氢硅一倍半氧化物烷(HSQ)薄膜，但是并不局限于所列举的材料。
进一步，当所述牺牲材料层207选用Si时，选用TMAH或者KOH去除所述牺牲材料层207。
执行步骤204，平坦化所述牺牲材料层207至所述条状叠层的顶部，以填充所述条状叠层两侧的空隙。
具体地，如图2c所示，在该步骤中平坦化所述牺牲材料层207，以所述条状叠层为停止层，以露出所述条状叠层的顶部，并且完全填充所述条状叠层两侧的空隙。
该步骤中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤205，图案化所述牺牲材料层207，形成沟槽，以露出所述条状叠层的顶部和侧壁。
具体地，如图2d所示，首先在所述牺牲材料层上形成第二掩膜层208，以覆盖所述牺牲材料层207和所述条状叠层。
可选地，所述第二掩膜层208可以选用光刻胶层，或者由光刻胶层、底部抗反射层等掩膜层形成的叠层。在该实施例中选用光刻胶层作为所述第二掩膜层，以便于在后续的步骤中更加容易去除。
然后图案化所述第二掩膜层208，以在所述第二掩膜层208中形成开口，露出所述条状叠层和部分所述牺牲材料层207，如图2e所示。
最后以所述第二掩膜层208为掩膜，蚀刻所述牺牲材料层207，以将图案转移至所述牺牲材料层207，形成所述沟槽，露出所述条状叠层的顶部和侧壁，如图2f所示。
可选地，所述开口的关键尺寸大于所述条状叠层的宽度，以保证在蚀刻所述牺牲材料层207的步骤中露出所述条状叠层的侧壁，并在所述条状叠层的两侧形成填充间隙壁的空间，来定义所述间隙壁的图案。
在该实施例中选用干法蚀刻或者湿法蚀刻所述牺牲材料层207，可选地，选用干法蚀刻时可以选用基于F的蚀刻气氛进行化学蚀刻，所述蚀刻气体可以选用C4F8、C4F6、C5F8和C3H8中的一种或者多种，但并不局限于所述示例。
在形成所述沟槽的同时或者之后去除所述氧化物硬掩膜层206，以露出所述氮化物硬掩膜层205，同时降低所述条状叠层的高度，其中所述氧化物硬掩膜层206的去除方法可以选用本领域常用的方法，在此不再赘述。
执行步骤206，沉积间隙壁材料层209并平坦化至所述牺牲材料层207，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁。
具体地，如图2g所示，首先沉积间隙壁材料层209，以填充所述沟槽，可选地，所述间隙壁材料层209可以选用氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
可选地，所述间隙壁材料层209包括氧化硅、氮化硅。
然后执行平坦化步骤，平坦化所述间隙壁材料层209至所述牺牲材料层207，露出所述牺牲材料层207，如图2h所示。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤207，去除所述牺牲材料层207，以露出所述间隙壁。
具体地，如图2i所示，在该步骤中选用与所述掩膜层和所述间隙壁材料层209具有较大蚀刻选择比的方法，以保证所述在图案化所述牺牲材料层207以及去除牺牲材料层207时不会对所述条状叠层和间隙壁造成损坏。
进一步，当所述牺牲材料层207选用Si时，选用TMAH或者KOH去除所述牺牲材料层207。
本发明中所述间隙壁的形成方法与现有技术中先沉积间隙壁材料，然后进行选择性蚀刻的方法不同，本发明通过牺牲材料层来207定义所述间隙壁的图案：所述牺牲材料层207覆盖不形成间隙壁的区域，作为该区域中所述鳍片20的保护层，以避免在该区域的所述鳍片20上形成间隙壁，解决了现有技术中残留间隙壁难以去除的问题；而在需要形成所述间隙壁的区域，所述牺牲材料层207可以作为掩膜层，先图案化所述牺牲材料层207形成间隙壁的图案，然后通过向所述间隙壁图案中填充间隙壁材料层的方法最终形成所述间隙壁，在所述方法中避免了蚀刻间隙壁的步骤。
本发明所述方法可应用于高K介电层工艺、金属栅极以及鳍片场效应晶体管工艺，但并不局限于所列举的工艺。
图3为制备本发明中含高度可控鳍片的半导体器件的工艺流程图，具体地包括以下步骤：
步骤301提供半导体衬底，在所述半导体衬底上形成有若干鳍片，在所述鳍片的上方与所述鳍片延伸方向相垂直的方向上形成有若干个包括栅极材料层和掩膜层的条状叠层；
步骤302沉积牺牲材料层，以填充所述条状叠层两侧的空隙；
步骤303在所述条状叠层的方向上图案化所述牺牲材料层，以形成位于所述叠层两侧的沟槽，所述沟槽完全露出所述条状叠层的侧壁；
步骤304沉积间隙壁材料层并平坦化至所述牺牲材料层，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁；
步骤305去除所述牺牲材料层，以露出所述间隙壁。
本发明为了解决现有技术中所述鳍片两侧残留间隙壁不易去除的问题，提供了一种新的半导体器件制备方法，在所述方法中通过牺牲材料层覆盖所述鳍片，并通过图案化的方法得到间隙壁图案，最后进行填充以得到间隙壁，避免了现有技术中去除残留间隙壁时对所述鳍片以及间隙壁造成损坏。
本发明的优点在于：
(1)通过间隙壁图案化的方法，避免了间隙壁蚀刻和去除的步骤，扩大了工艺窗口。
(2)通过牺牲材料层定义间隙壁图案并保护其他区域不形成间隙壁，从而避免了间隙壁残留的问题。
(3)所述鳍片和间隙壁在工艺过程中不会受到损坏，器件的性能和良率进一步提高。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。在所述方法中通过牺牲材料层覆盖所述鳍片，并通过图案化的方法得到间隙壁图案，最后进行填充以得到间隙壁，避免了现有技术中去除残留间隙壁时对所述鳍片以及间隙壁造成损坏。通过本发明所述方法制备得到的半导体器件的间隙壁没有残留没有损坏，提高了所述半导体器件的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体器件的制备方法，包括：
提供半导体衬底，在所述半导体衬底上形成有若干鳍片，在所述鳍片的上方与所述鳍片延伸方向相垂直的方向上形成有若干个包括栅极材料层和掩膜层的条状叠层；
沉积牺牲材料层，以填充所述条状叠层两侧的空隙；
在所述条状叠层的方向上图案化所述牺牲材料层，以形成位于所述叠层两侧的沟槽，所述沟槽完全露出所述条状叠层的侧壁；
沉积间隙壁材料层并平坦化至所述牺牲材料层，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁；
去除所述牺牲材料层，以露出所述间隙壁。
2.根据权利要求1所述的方法，其特征在于，形成所述条状叠层的方法包括：
在所述半导体衬底上形成由浅沟槽隔离结构相互隔离的所述鳍片；
在所述鳍片上形成栅极介电层、所述栅极材料层和所述掩膜层；
图案化所述栅极材料层和所述掩膜层，以形成所述条状叠层。
3.根据权利要求1或2所述的方法，其特征在于，所述掩膜层包括依次形成的氮化物硬掩膜层和氧化物硬掩膜层。
4.根据权利要求3所述的方法，其特征在于，在形成所述沟槽的同时或者之后去除所述氧化物硬掩膜层，以露出所述氮化物硬掩膜层。
5.根据权利要求1所述的方法，其特征在于，填充所述条状叠层两侧的空隙的方法包括：
沉积牺牲材料层，以覆盖所述条状叠层和所述半导体衬底；
平坦化所述牺牲材料层至所述条状叠层的顶部，以填充所述条状叠层两侧的空隙。
6.根据权利要求1所述的方法，其特征在于，形成所述沟槽的方法包括：
在所述牺牲材料层上形成第二掩膜层，以覆盖所述牺牲材料层和所述条状叠层；
图案化所述第二掩膜层，形成开口，以露出所述条状叠层和部分所述牺牲材料层；
以所述第二掩膜层为掩膜，蚀刻所述牺牲材料层，以形成所述沟槽。
7.根据权利要求6所述的方法，其特征在于，所述开口的关键尺寸大于所述条状叠层的宽度。
8.根据权利要求1所述的方法，其特征在于，所述牺牲材料层选用与所述掩膜层和所述间隙壁材料层具有较大蚀刻选择比的材料。
9.根据权利要求1所述的方法，其特征在于，所述牺牲材料层选用Si或氢硅一倍半氧化物烷薄膜。
10.根据权利要求1所述的方法，其特征在于，当所述牺牲材料层选用Si时，选用TMAH或者KOH去除所述牺牲材料层。
11.根据权利要求1至10之一所述方法制备得到的半导体器件。
12.一种电子装置，包括权利要求11所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410276112.XA CN105185711B (zh) | 2014-06-19 | 2014-06-19 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410276112.XA CN105185711B (zh) | 2014-06-19 | 2014-06-19 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185711A CN105185711A (zh) | 2015-12-23 |
| CN105185711B true CN105185711B (zh) | 2018-05-08 |
Family
ID=54907709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410276112.XA Active CN105185711B (zh) | 2014-06-19 | 2014-06-19 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185711B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754946B1 (en) * | 2016-07-14 | 2017-09-05 | Micron Technology, Inc. | Methods of forming an elevationally extending conductor laterally between a pair of conductive lines |
| CN109599342B (zh) * | 2018-12-20 | 2022-07-05 | 上海集成电路研发中心有限公司 | 一种FinFET侧墙的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646599A (zh) * | 2012-04-09 | 2012-08-22 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| CN103219367A (zh) * | 2012-01-19 | 2013-07-24 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的具有共形多晶硅层的复合伪栅极 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030163B2 (en) * | 2007-12-26 | 2011-10-04 | Intel Corporation | Reducing external resistance of a multi-gate device using spacer processing techniques |
-
2014
- 2014-06-19 CN CN201410276112.XA patent/CN105185711B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219367A (zh) * | 2012-01-19 | 2013-07-24 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的具有共形多晶硅层的复合伪栅极 |
| CN102646599A (zh) * | 2012-04-09 | 2012-08-22 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185711A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374871B (zh) | 鳍状结构及其形成方法 | |
| US20160197005A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20160079125A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN106653750A (zh) | 鳍式场效应晶体管器件及其制造方法 | |
| US8841197B1 (en) | Method for forming fin-shaped structures | |
| US9570319B2 (en) | Method of manufacturing a semiconductor device | |
| CN105185711B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN104810389A (zh) | 半导体结构及其制作方法 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105097517B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107919282A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097811B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107658268B (zh) | 一种半导体器件及制备方法、电子装置 | |
| US9455135B2 (en) | Method for fabricating semiconductor device | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107845637A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN105470117B (zh) | 一种基于双图案的半导体器件及其制造方法、电子装置 | |
| CN106601680A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |