CN114512446A - 电容器及其制备方法 - Google Patents

Abstract

一种电容器制备方法包括：提供衬底，在衬底上堆叠设置有第一牺牲层、中间支撑层及第二牺牲层；形成下电极，下电极贯穿第二牺牲层、中间支撑层及第一牺牲层，下电极与衬底内的导电垫电连接；在第二牺牲层及下电极顶面形成顶部支撑层；图案化顶部支撑层，并去除第二牺牲层；图案化中间支撑层，并去除第一牺牲层；形成介质层，介质层覆盖衬底、下电极、中间支撑层暴露的表面及顶部支撑层暴露的表面；形成上电极，上电极覆盖介质层表面。本公开实施例提供制备方法能够形成仅覆盖下电极顶面的顶部支撑层，下电极的侧面并未被顶部支撑层覆盖，增大了下电极暴露区域的面积，进而增大了电容器的存储电容，且能够维持电容器不倾斜，满足了用户需求。

Description

电容器及其制备方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种电容器及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm以下的DRAM制程中，DRAM大多采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状的柱状电容器。

由于柱状电容器具有高深宽比，为了增加柱状电容器的稳定性，通常需要提供至少两层支撑层，以支撑柱状电容器，然而，该种设计一定程度上会减小电容器的存储容量，使电容器无法满足需求。

发明内容

本公开实施例提供一种电容器及其制备方法，能够提高电容器的存储容量。

本公开实施例一方面提供一种电容器的制备方法，所述制备方法包括：提供衬底，在所述衬底上堆叠设置有第一牺牲层、中间支撑层及第二牺牲层；形成下电极，所述下电极贯穿所述第二牺牲层、所述中间支撑层及所述第一牺牲层，所述下电极与所述衬底内的导电垫电连接；在所述第二牺牲层及所述下电极顶面形成顶部支撑层；图案化所述顶部支撑层，并去除所述第二牺牲层；图案化所述中间支撑层，并去除所述第一牺牲层；形成介质层，所述介质层覆盖所述衬底、所述下电极、所述中间支撑层暴露的表面及所述顶部支撑层暴露的表面；形成上电极，所述上电极覆盖所述介质层表面。

在一实施例中，所述第一牺牲层的形成方法包括如下步骤：在所述衬底上形成第一材料层，其中，所述第一材料层中的第一类型掺杂物具有第一掺杂浓度；在所述第一材料层上形成第二材料层，其中，所述第二材料层中的第一类型掺杂物具有第二掺杂浓度，所述第二掺杂浓度大于所述第一掺杂浓度。

在一实施例中，所述第一类型掺杂物包括硼。

在一实施例中，所述第一掺杂浓度为2～7％，所述第二掺杂浓度为5～10％。

在一实施例中，所述第一材料层及所述第二材料层均为掺杂磷的硅酸盐玻璃，所述硅酸盐玻璃中的磷掺杂浓度为3～5％。

在一实施例中，形成所述下电极的方法进一步包括：形成电容孔，所述电容孔贯穿所述第二牺牲层、中间支撑层及第一牺牲层，并暴露出所述衬底内的导电垫；在所述电容孔中形成下电极。

在一实施例中，所述下电极顶面与所述第二牺牲层表面平齐。

在一实施例中，所述第二牺牲层包括设置在所述中间支撑层表面的第一子层及设置在所述第一子层表面的第二子层，在图案化所述顶部支撑层步骤中，同时图案化所述第二子层，并暴露出部分所述第一子层。

在一实施例中，所述第二子层的厚度小于或等于所述顶部支撑层的厚度，且所述第二子层与所述顶部支撑层为同种材料。

在一实施例中，所述第二子层的致密度小于所述顶部支撑层的致密度。

在一实施例中，所述第二子层的成膜温度小于所述顶部支撑层及所述中间支撑层的成膜温度。

在一实施例中，图案化所述顶部支撑层，并去除所述第二牺牲层的步骤进一步包括如下步骤：图案化所述顶部支撑层，形成第一开口；沿所述第一开口去除所述第二牺牲层，暴露出所述中间支撑层。

在一实施例中，在沿所述第一开口去除所述第二牺牲层，暴露出所述中间支撑层的步骤中，所述第一子层被去除，所述第二子层和所述顶部支撑层被部分去除，在去除所述第二牺牲层的步骤中，剩余的所述第二子层被完全去除。

在一实施例中，在图案化所述中间支撑层，并去除所述第一牺牲层的步骤后，剩余的所述顶部支撑层的厚度为1nm～10nm。

在一实施例中，图案化所述中间支撑层，并去除所述第一牺牲层的步骤还包括：图案化所述中间支撑层，形成第二开口；沿所述第二开口去除所述第一牺牲层，暴露出所述衬底的导电垫。

在一实施例中，图案化所述中间支撑层，形成第二开口的步骤进一步包括：形成所述第二开口时，去除部分所述第一牺牲层。

在一实施例中，所述去除的部分所述第一牺牲层的厚度为1nm～10nm。

在一实施例中，还包括如下步骤：形成底部支撑层，所述底部支撑层的顶面与所述导电垫的顶面平齐；在所述底部支撑层及所述导电垫上形成所述第一牺牲层、所述中间支撑层及所述第二牺牲层。

本公开实施例另一方面还提供一种电容器，所述电容器包括：衬底，在所述衬底内设置有导电垫；中间支撑层，设置在所述衬底上方预设距离处；顶部支撑层，设置在所述中间支撑层上方预设距离处；下电极，设置在所述衬底上，且与所述衬底内的导电垫电连接，所述下电极贯穿所述中间支撑层，且所述顶部支撑层设置在所述下电极顶面；介质层，覆盖所述下电极、中间支撑层及顶部支撑层表面；上电极，覆盖所述介质层表面。

在一实施例中，所述顶部支撑层的厚度为1nm～10nm。

在一实施例中，所述电容器还包括：底部支撑层，位于所述衬底内，且所述底部支撑层的顶面与所述导电垫的顶面平齐。

本公开实施例提供的电容器的制备方法能够形成仅覆盖下电极顶面的顶部支撑层，下电极的侧面并未被顶部支撑层覆盖，增大了下电极暴露区域的面积，进而增大了电容器的存储电容，且能够维持电容器不倾斜，满足了用户需求。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对本公开实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开第一实施例提供的电容器的制备方法的步骤示意图；

图2A～图2G是本发明第一实施例提供的形成电容器的主要工艺对应的半导体结构的截面示意图；

图3A～图3D是本发明第二实施例提供的形成电容器的主要工艺对应的半导体结构的截面示意图。

具体实施方式

为了使本公开的目的、技术手段及其效果更加清楚明确，以下将结合附图对本公开作进一步地阐述。应当理解，此处所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例，并不用于限定本公开。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

图1是本公开第一实施例提供的电容器的制备方法的步骤示意图，请参阅图1，所述制备方法包括：步骤S10，提供衬底，在所述衬底上堆叠设置有第一牺牲层、中间支撑层及第二牺牲层；步骤S11，形成下电极，所述下电极贯穿所述第二牺牲层、所述中间支撑层及所述第一牺牲层，所述下电极与所述衬底内的导电垫电连接；步骤S12，在所述第二牺牲层及所述下电极顶面形成顶部支撑层；步骤S13，图案化所述顶部支撑层，并去除所述第二牺牲层；步骤S14，图案化所述中间支撑层，并去除所述第一牺牲层；步骤S15，形成介质层，所述介质层覆盖所述衬底、所述下电极、所述中间支撑层暴露的表面及所述顶部支撑层暴露的表面；步骤S16，形成上电极，所述上电极覆盖所述介质层表面。

图2A～图2G是本发明第一实施例提供的形成电容器的主要工艺对应的半导体结构的截面示意图。

请参阅步骤S10及图2A，提供衬底200，在所述衬底200上堆叠设置有第一牺牲层210、中间支撑层220及第二牺牲层230。

所述衬底200可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底200还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底200还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底200可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂；所述衬底200中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或pn结二极管等。本实施例中，所述衬底200为硅衬底，其内部还包括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以不绘示。

在所述衬底200内设置有导电垫201，所述导电垫201能够作为电容器与其他器件结构的电连接垫。

作为示例，在本实施例中，所述第一牺牲层210为由第一材料层211及第二材料层212构成的双层结构。本实施例还提供了一种形成所述第一牺牲层210的方法。所述方法包括如下步骤：

在所述衬底200上形成第一材料层211，所述第一材料层211具有第一类型掺杂物，所述第一类型掺杂物具有第一掺杂浓度。在该步骤中，可采用旋涂或者化学气相沉积等工艺形成所述第一材料层211。在本实施例中，所述第一材料层211为掺杂的硅酸盐玻璃，所述第一类型掺杂物为硼，所述硼具有第一掺杂浓度。作为示例，所述第一掺杂浓度为2～7％。作为示例，所述第一材料层211除掺杂有硼外还掺杂有磷，磷掺杂浓度为3～5％。

在所述第一材料层211上形成第二材料层212，所述第二材料层212具有第一类型掺杂物，所述第一类型掺杂物具有第二掺杂浓度。在该步骤中，可采用旋涂或者化学气相沉积等工艺形成所述第二材料层212。在本实施例中，所述第二材料层212为掺杂的硅酸盐玻璃，所述第一类型掺杂物为硼，所述硼具有第二掺杂浓度。作为示例，所述第二掺杂浓度为5～10％。作为示例，所述第二材料层212除掺杂有硼外还掺杂有磷，磷掺杂浓度为3～5％。在本实施例中，所述第一材料层211及所述第二材料层212中磷掺杂浓度相同，在另一些实施例中，所述第一材料层211及所述第二材料层212中磷掺杂浓度也可不相同。

其中，所述第二掺杂浓度大于所述第一掺杂浓度，即所述第一材料层211(第一牺牲层210下层)的掺杂浓度小于所述第二材料层212(第一牺牲层210上层)的掺杂浓度，使得第一材料层211的刻蚀速率大于第二材料层212的刻蚀速率，则在后续执行去除所述第一牺牲层210的刻蚀工艺时，位于下层的第一材料层211由于刻蚀速率大而易被去除，大大降低了第一材料层211的残留量，即大大降低了第一牺牲层210的残留量。

上述仅是所述第一牺牲层210的一个示例，在本公开另一些实施例中，所述第一牺牲层210也可为硼掺杂浓度均一的磷硅酸盐玻璃，或者为氧化硅。

所述中间支撑层220的材料可为硅氮层(SiN)或硅碳氮层(SiCN)。作为示例，本实施例还提供了一种形成所述中间支撑层220的方法，所述方法包括：以NH₃与SIH₄为主要反应气体，并与含硅物质或三甲基硅烷混合形成硅氮层或硅碳氮层。其中，所述中间支撑层220的成膜温度500℃～550℃之间，该温度形成的中间支撑层220致密度较高，提高了中间支撑层220对后续形成的电容器的支撑力度，进一步避免电容器倾斜。在该实施例中，可通过调整含硅物质或三甲基硅烷的流量来调整形成的中间支撑层220的致密度。

所述第二牺牲层230可为氧化物(OX)，例如氧化硅。作为示例，本实施例还提供了一种形成所述第二牺牲层230的方法，所述方法包括：在中间支撑层220上沉积正硅酸乙酯(TEOS)，形成所述第二牺牲层230。沉积正硅酸乙酯的工艺包括高密度等离子体化学气相沉积、原子层沉积、炉管沉积等工艺，沉积温度可为300℃-630℃。

在本实施例中，所述衬底200内还设置有底部支撑层202，所述底部支撑层202露出所述导电垫201，所述第一牺牲层210覆盖所述底部支撑层202及所述导电垫201。在一些实施例中，所述底部支撑层202的顶面与所述导电垫201的顶面平齐，从而能够避免所述底部支撑层202遮挡所述导电垫201，提高在后续工艺中形成的下电极与所述导电垫201的接触面积，提高电接触性能。在本实施例中，所述底部支撑层202与所述中间支撑层220的材料相同，例如两者均为氮化物层，例如硅氮碳层。所述底部支撑层202的形成工艺与所述中间支撑层的形成工艺相同。

可以理解的是，第一牺牲层210、第二牺牲层230可以由相对于中间支撑层220具有蚀刻选择性并可通过湿蚀刻工艺容易地除去的材料形成，从而在后续执行去除第一牺牲层210及第二牺牲层230的工艺时避免第一牺牲层210及第二牺牲层230残留，也可避免中间支撑层220被大量减薄，影响中间支撑层220的支撑力度。

请参阅步骤S11及图2B，形成下电极240，所述下电极240贯穿所述第二牺牲层230、所述中间支撑层220及所述第一牺牲层210，所述下电极240与所述衬底200内的导电垫201电连接。

作为示例，本实施例提供一种形成所述下电极240的方法，所述方法包括如下步骤：

形成电容孔(附图中未绘示)，所述电容孔贯穿所述第二牺牲层230、中间支撑层220及第一牺牲层210，并暴露出所述衬底200内的导电垫201。在该步骤中，可采用光刻及刻蚀等工艺形成所述电容孔。

在所述电容孔中形成所述下电极240。作为示例，该步骤具体包括如下步骤：在所述电容孔内填充导电材料，所述导电材料不仅填充所述电容孔，还覆盖所述第二牺牲层230表面。所述导电材料可为氮化钛材料或者其他能够作为电容器下电极240的材料。对所述导电材料进行回刻蚀，暴露出所述第二牺牲层230，位于所述电容孔内的导电材料形成所述下电极240。在本实施例中，在该步骤中，采用氮化钛回刻工艺对导电材料进行回刻蚀，去除所述第二牺牲层230表面的导电材料，暴露出所述第二牺牲层230。

在本实施例中，所述下电极240顶面与所述第二牺牲层230表面平齐，则在后续工艺中形成的顶层支撑层250(请参阅图2C)仅覆盖下电极240顶面，而不覆盖下电极240侧壁，进一步提高了电容器的存储容量。

请参阅步骤S12及图2C，在所述第二牺牲层230及所述下电极240顶面形成顶部支撑层250。所述顶部支撑层250覆盖所述第二牺牲层230及所述下电极240的顶面。

所述顶部支撑层250可为硅氮层(SiN)或硅碳氮层(SiCN)作为示例，本实施例提供一种形成所述顶部支撑层250的方法。所述方法包括：以NH₃与SIH₄为主要反应气体，并与含硅物质或三甲基硅烷混合形成硅氮层或硅碳氮层。其中，所述顶部支撑层250的成膜温度500℃～550℃之间，该温度形成的顶部支撑层250致密度较高，提高了顶部支撑层250对后续形成的电容器的支撑力度，进一步避免电容器倾斜。在该实施例中，可通过调整含硅物质或三甲基硅烷的流量来调整形成的顶部支撑层250的致密度。

在本实施例中，所述顶部支撑层250的形成工艺与所述中间支撑层220的形成工艺相同。在另一些实施例中，所述顶部支撑层250的形成工艺与所述中间支撑层220的形成工艺也可不同，或者两者存在工艺参数的差别。

请参阅步骤S13及图2D，图案化所述顶部支撑层250，并去除所述第二牺牲层230。

具体地说，在该步骤中，图案化所述顶部支撑层250，形成第一开口251；沿所述第一开口251去除所述第二牺牲层230，并暴露出所述中间支撑层220。其中，图案化所述顶部支撑层250的工艺可为光刻及干法刻蚀工艺，即在所述顶部支撑层250上形成图案化的掩膜层，以所述掩膜层为遮挡，刻蚀去除所述部分所述顶部支撑层250，形成具有第一开口251的顶部支撑层250。在形成所述第一开口251后可去除所述掩膜层，也可保留所述掩膜层，所述掩膜层能够为后续去除所述第二牺牲层230提供掩膜。去除所述第二牺牲层230的方法可为湿法刻蚀工艺，即以所述掩膜层及所述顶部支撑层250为掩膜，采用湿法刻蚀工艺去除所述第二牺牲层230。在本实施例中，形成所述第二开口后，所述掩膜层被去除，则在去除所述第二牺牲层230时，以所述顶部支撑层250为掩膜，去除所述第二牺牲层230。可以理解的是，在去除所述第二牺牲层230的过程中，所述顶部支撑层250也被减薄，因此，在步骤S12中形成的顶部支撑层250的厚度大于最终形成的电容器的顶部支撑层250的厚度，以为后续各个步骤提供充足的可减薄量，降低因顶部支撑层250厚度不足而引起的工艺难度。

请参阅步骤S14及图2E，图案化所述中间支撑层220，并去除所述第一牺牲层210。

具体地说，在该步骤中，图案化所述中间支撑层220，形成第二开口221。其中，所述第二开口221与所述第一开口251位置对应。沿所述第二开口221去除所述第一牺牲层210，暴露出所述衬底200。图案化所述中间支撑层220的工艺可为光刻及干法刻蚀工艺，去除所述第一牺牲层210的方法可为湿法刻蚀工艺。

可以理解的是，在图案化所述中间支撑层220的步骤中，所述顶部支撑层250也被减薄。去除所述第一牺牲层210的步骤后，剩余的所述顶部支撑层250的厚度为1nm～10nm，若顶部支撑层250的厚度小于1nm，则无法为电容器提供足够力度的支撑，若顶部支撑层250的厚度大于10nm，虽然支撑力度大，但会增大电容器的占用体积，无法满足器件小型化的要求。

在本实施例中，所述第一牺牲层210由第一材料层211与第二材料层212构成，且第一材料层211的第一类型掺杂物的掺杂浓度小于所述第二材料层212的第一类型掺杂物的掺杂浓度，使得第一牺牲层210底层易被去除，大大降低了第一牺牲层210的残留量。

在本实施例中，去除所述第一牺牲层210后，所述底部支撑层202被暴露。

请参阅步骤S15及图2F，形成介质层260，所述介质层260覆盖所述衬底200、所述下电极240、所述中间支撑层220暴露的表面及所述顶部支撑层250暴露的表面。在该实施例中，由于所述底部支撑层202的存在，所述介质层260覆盖所述底部支撑层202、所述下电极240、所述中间支撑层220暴露的表面及所述顶部支撑层250暴露的表面。

其中，所述介质层260可为高K介质层，以提高电容器的性能。例如，Al₂O₃,HfO₂,Ta₂O₅,ZrO₂，所述介质层260可利用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或金属有机物化学气相淀积(MOCVD)工艺等形成。

请参阅步骤S16及图2G，形成上电极270，所述上电极270覆盖所述介质层260表面。

在本实施例中，在所述底部支撑层202、所述中间支撑层220及所述顶部支撑层250之间的空隙及所述顶部支撑层250表面中形成导电材料，所述导电材料作为所述上电极270使用。可以理解的是，在一些实施例中，还包括减薄及平坦化所述导电材料顶面的步骤，以使形成的下电极240顶面平整。

所述上电极270、介质层260及所述下电极240构成柱状电容器，多个所述电容器阵列排布构成电容器阵列结构。

本公开实施例提供的电容器的制备方法能够形成仅覆盖下电极240顶面的顶部支撑层250，下电极240的侧面并未被顶部支撑层250覆盖，增大了下电极240暴露区域的面积，进而增大了电容器的存储电容，且能够维持电容器不倾斜，满足了用户需求。

在本公开第一实施例中，所述第二牺牲层230为单层结构，例如氧化物层，而在本公开其他实施例中，所述第二牺牲层230可为多层结构。因此，本公开第二实施例提供了一种电容器的制备方法。

请参阅图3A，在衬底200上堆叠设置有第一牺牲层210、中间支撑层220及第二牺牲层230，下电极240贯穿所述第二牺牲层230、所述中间支撑层220及所述第一牺牲层210，所述下电极240与所述衬底200内的导电垫201电连接，顶部支撑层250覆盖所述第二牺牲层230及所述下电极240。

其中，所述第二牺牲层230包括设置在所述中间支撑层220表面的第一子层231及设置在所述第一子层231表面的第二子层232，所述顶部支撑层250覆盖所述第二子层232及所述下电极240。

在本实施例中，形成所述第一牺牲层210、中间支撑层220、顶部支撑层250及下电极240的方法与第一实施例相同，不再赘述。作为示例，本实施例提供一种形成所述第二牺牲层230的方法。所述方法包括：

在形成所述中间支撑层220之后，形成所述下电极240之前，在中间支撑层220上沉积正硅酸乙酯(TEOS)，形成第一子层231，沉积正硅酸乙酯的工艺包括高密度等离子体化学气相沉积、原子层沉积、炉管沉积等工艺，沉积温度可为300℃-630℃。

在第一子层231上形成所述第二子层232。所述第二子层232的材料可为硅氮层(SiN)或硅碳氮层(SiCN)。作为示例，本实施例还提供了一种形成所述第二子层232的方法，所述方法包括：以NH₃与SIH₄为主要反应气体，并与含硅物质或三甲基硅烷混合形成硅氮层或硅碳氮层。其中，所述第二子层232的成膜温度为300℃～550℃之间，第二子层232的成膜温度小于中间支撑层220及顶部支撑层250的成膜反应温度，使得形成的所述第二子层232的致密度小于所述中间支撑层220及顶部支撑层250的致密度，从而在后续去除第二子层232时降低中间支撑层220及顶部支撑层250的减薄量，避免中间支撑层220及顶部支撑层250被减薄过多而影响中间支撑层220及顶部支撑层250对电容器的支撑力度。在该实施例中，还可通过调整含硅物质或三甲基硅烷的流量来调整形成的第二子层232的致密度。

在后续去除所述第一子层231的工艺中，所述第二子层232能够与中间支撑层220及顶部支撑层250共同支撑所述下电极240，以避免在执行工艺过程中下电极240倾倒。

在本实施例中，所述第二子层232与所述顶部支撑层250为同种材料，例如，所述顶部支撑层250为硅氮层(SiN)或硅碳氮层(SiCN)，则所述第二子层232也为硅氮层(SiN)或硅碳氮层(SiCN)。

由于所述第二子层232起到协助支撑的作用，因此，所述第二子层232厚度不宜过厚，若第二子层232厚度太厚，则可能存在去除第二子层232时中间支撑层220及顶部支撑层250被过度减薄的情况，因此，所述第二子层232的厚度小于或等于所述顶部支撑层250的厚度，以避免中间支撑层220及顶部支撑层250被过度减薄的情况发生。

在本实施例中，由于所述第二子层232与所述顶部支撑层250材料相同，则为了避免在去除第二牺牲层230时顶部支撑层250被过度减薄，所述第二子层232的厚度设置为小于所述第一子层231的厚度。

请参阅图3B，图案化所述顶部支撑层250，并去除所述第一子层231。在该步骤中，同时图案化所述第二子层232。

具体地说，在该步骤中，图案化所述顶部支撑层250及所述第二子层232，形成第一开口251；沿所述第一开口251去除所述第一子层231，并暴露出所述中间支撑层220。其中，图案化所述顶部支撑层250的工艺可为光刻及干法刻蚀工艺。

在去除所述第一子层231的过程中，所述第二子层232及所述顶部支撑层250被部分去除，在本实施例中，由于所述第二子层232的致密度小于所述顶部支撑层250的致密度，则在该步骤中，所述第二子层232去除的厚度大于所述顶部支撑层250去除的厚度，从而进一步避免了顶部支撑层250被过度减薄，也避免了第二子层232在后续工艺中去除不干净而存在残留。

请参阅图3D，图案化所述中间支撑层220，并去除所述第一牺牲层210，同时，剩余的第二子层232被完全去除。

具体地说，在该步骤中，图案化所述中间支撑层220，形成第二开口221。其中，所述第二开口221与所述第一开口251位置对应。沿所述第一开口251及所述第二开口221去除所述第一牺牲层210及剩余的第二子层232，暴露出所述底部支撑层202。图案化所述中间支撑层220的工艺可为光刻及干法刻蚀工艺，去除所述第一牺牲层210的方法可为湿法刻蚀工艺。

在本实施例中，所述第二子层232与所述中间支撑层220的材料相同，或者两者刻蚀速率相近，则在图案化所述中间支撑层220时，所述第二子层232也被同时减薄，为了进一步保证所述第二子层232在执行去除第一牺牲层210的步骤之后被完全去除，在该步骤中在形成所述第二开口221时，即图案化所述中间支撑层220时，所述第一牺牲层210被部分去除，请参阅图3C，所述第一牺牲层210被过刻蚀，即延长了第二子层232的刻蚀时间，所述第二子层232减薄量增大，从而确保去除第一牺牲层210后，第二子层232能够被完全去除，避免第二子层232的残留。

若所述第一牺牲层210去除的厚度过大，说明刻蚀时间较长，虽然能够进一步减薄第二子层232，但是可能会导致顶部支撑层250被过度减薄。因此，在本实施例中，去除的部分所述第一牺牲层210的厚度设置为1nm～10nm。

所述第一牺牲层210被去除后，执行形成介质层260及上电极270的步骤，该些步骤与第一实施例的对应步骤相同，不再赘述。

本公开第二实施例提供的制备方法能够在下电极240顶部区域形成支撑下电极240侧壁的第二子层232，在执行工艺流程时所述第二子层232能够支撑所述下电极240，防止下电极240倾斜，且在形成介质层260前，所述第二子层232随着工艺的进行被逐渐减薄至去除，也避免了下电极240侧壁被遮挡，从而不会因第二子层232的存在而影响电容器的存储容量。

本公开实施例还提供一种采用上述制备方法制备的电容器。请参阅图2G，所述电容器包括衬底200、中间支撑层220、顶部支撑层250、下电极240、介质层260及上电极270。

所述衬底200可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底200还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底200还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底200可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂；所述衬底200中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或pn结二极管等。本实施例中，所述衬底200为硅衬底，其内部还包括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以不绘示。在所述衬底内设置有导电垫201，所述导电垫201能够作为电容器与其他器件结构的电连接垫。

所述中间支撑层220设置在所述衬底200上方预设距离处。即所述中间支撑层220并未设置在所述衬底200表面，而是与所述衬底200间隔设置。所述预设距离可根据电容器的实际结构确定。

所述顶部支撑层250设置在所述中间支撑层220上方预设距离处。即所述顶部支撑层250并未设置在所述中间支撑层220的表面，而是与所述中间支撑层220间隔设置。所述预设距离可根据电容器的实际结构确定。在本实施例中，所述顶部支撑层250与所述中间支撑层220材料相同，致密度相同或相近似。例如，两者材料均为SiCN。

在本实施例中，所述顶部支撑层250的厚度为1nm～10nm。若顶部支撑层250的厚度小于1nm，则无法为电容器提供足够力度的支撑，若顶部支撑层250的厚度大于10nm，虽然支撑力度大，但会增大电容器的占用体积，无法满足器件小型化的要求。

所述下电极240设置在所述衬底200上，且与所述衬底200内的导电垫201电连接。所述下电极240贯穿所述中间支撑层220，且所述顶部支撑层250设置在所述下电极240顶面，即所述顶部支撑层250并未覆盖所述下电极240的侧壁，以使所述下电极240侧壁被介质层260覆盖的面积最大化，增大电容器的存储容量。

所述介质层260覆盖所述下电极240、中间支撑层220及顶部支撑层250表面。所述介质层260可为高K介质层，以提高电容器的性能。例如，Al₂O₃,HfO₂,Ta₂O₅,ZrO₂。

所述上电极270覆盖所述介质层260表面。在本实施例中，所述上电极270还填充所述衬底200、所述中间支撑层220及所述顶部支撑层250之间的空隙，并覆盖所述顶部支撑层250表面。

所述上电极270、介质层260及所述下电极240构成柱状电容器，多个所述电容器阵列排布构成电容器阵列结构。

在本实施例中，所述电容器还包括底部支撑层202。所述底部支撑层202覆盖所述衬底200，且暴露出所述导电垫201。所述底部支撑层202的顶面与所述导电垫201的顶面平齐，从而能够避免所述底部支撑层202遮挡所述导电垫201，提高下电极240与所述导电垫201的接触面积，提高电接触性能。在本实施例中，所述底部支撑层202与所述中间支撑层220的材料相同，例如两者均为氮化物层，例如硅氮碳层。

在本公开实施例提供的电容器中，顶部支撑层250仅设置在下电极240的顶面，下电极240侧壁并未被顶部支撑层250覆盖，下电极240侧壁被最大程度暴露，在不改变电容器下电极240的关键尺寸的情况下提高了电容器的存储容量。

以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (21)

1.一种电容器的制备方法，其特征在于，包括：

提供衬底，在所述衬底上堆叠设置有第一牺牲层、中间支撑层及第二牺牲层；

形成下电极，所述下电极贯穿所述第二牺牲层、所述中间支撑层及所述第一牺牲层，所述下电极与所述衬底内的导电垫电连接；

在所述第二牺牲层及所述下电极顶面形成顶部支撑层；

图案化所述顶部支撑层，并去除所述第二牺牲层；

图案化所述中间支撑层，并去除所述第一牺牲层；

形成介质层，所述介质层覆盖所述衬底、所述下电极、所述中间支撑层暴露的表面及所述顶部支撑层暴露的表面；

形成上电极，所述上电极覆盖所述介质层表面。

2.根据权利要求1所述的电容器的制备方法，其特征在于，所述第一牺牲层的形成方法包括如下步骤：

在所述衬底上形成第一材料层，其中，所述第一材料层中的第一类型掺杂物具有第一掺杂浓度；

在所述第一材料层上形成第二材料层，其中，所述第二材料层中的第一类型掺杂物具有第二掺杂浓度，所述第二掺杂浓度大于所述第一掺杂浓度。

3.根据权利要求2所述的电容器的制备方法，其特征在于，所述第一类型掺杂物包括硼。

4.根据权利要求2所述的电容器的制备方法，其特征在于，所述第一掺杂浓度为2～7％，所述第二掺杂浓度为5～10％。

5.根据权利要求2所述的电容器的制备方法，其特征在于，所述第一材料层及所述第二材料层均为掺杂磷的硅酸盐玻璃，所述硅酸盐玻璃中的磷掺杂浓度为3～5％。

6.根据权利要求1所述的电容器的制备方法，其特征在于，形成所述下电极的方法进一步包括：

形成电容孔，所述电容孔贯穿所述第二牺牲层、中间支撑层及第一牺牲层，并暴露出所述衬底内的导电垫；

在所述电容孔中形成下电极。

7.根据权利要求1所述的电容器的制备方法，其特征在于，所述下电极顶面与所述第二牺牲层表面平齐。

8.根据权利要求1所述的电容器的制备方法，其特征在于，所述第二牺牲层包括设置在所述中间支撑层表面的第一子层及设置在所述第一子层表面的第二子层，在图案化所述顶部支撑层步骤中，同时图案化所述第二子层，并暴露出部分所述第一子层。

9.根据权利要求8所述的电容器的制备方法，其特征在于，所述第二子层的厚度小于或等于所述顶部支撑层的厚度，且所述第二子层与所述顶部支撑层为同种材料。

10.根据权利要求9所述的电容器的制备方法，其特征在于，所述第二子层的致密度小于所述顶部支撑层的致密度。

11.根据权利要求10所述的电容器的制备方法，其特征在于，所述第二子层的成膜温度小于所述顶部支撑层及所述中间支撑层的成膜温度。

12.根据权利要求8所述的电容器的制备方法，其特征在于，图案化所述顶部支撑层，并去除所述第二牺牲层的步骤进一步包括如下步骤：

图案化所述顶部支撑层，形成第一开口；

沿所述第一开口去除所述第二牺牲层，暴露出所述中间支撑层。

13.根据权利要求12所述的电容器的制备方法，其特征在于，在沿所述第一开口去除所述第二牺牲层，暴露出所述中间支撑层的步骤中，所述第一子层被去除，所述第二子层和所述顶部支撑层被部分去除，在去除所述第一牺牲层的步骤中，剩余的所述第二子层被完全去除。

14.根据权利要求12所述的电容器的制备方法，其特征在于，在图案化所述中间支撑层，并去除所述第一牺牲层的步骤后，剩余的所述顶部支撑层的厚度为1nm～10nm。

15.根据权利要求1所述的电容器的制备方法，其特征在于，图案化所述中间支撑层，并去除所述第一牺牲层的步骤还包括：

图案化所述中间支撑层，形成第二开口；

沿所述第二开口去除所述第一牺牲层，暴露出所述衬底的导电垫。

16.根据权利要求15所述的电容器的制备方法，其特征在于，图案化所述中间支撑层，形成第二开口的步骤进一步包括：

形成所述第二开口时，去除部分所述第一牺牲层。

17.根据权利要求16所述的电容器的制备方法，其特征在于，所述去除的部分所述第一牺牲层的厚度为1nm～10nm。

18.根据权利要求1所述的电容器的制备方法，其特征在于，还包括如下步骤：

形成底部支撑层，所述底部支撑层的顶面与所述导电垫的顶面平齐；

在所述底部支撑层及所述导电垫上形成所述第一牺牲层、所述中间支撑层及所述第二牺牲层。

19.一种电容器，其特征在于，包括：

衬底，在所述衬底内设置有导电垫；

中间支撑层，设置在所述衬底上方预设距离处；

顶部支撑层，设置在所述中间支撑层上方预设距离处；

下电极，设置在所述衬底上，且与所述衬底内的导电垫电连接，所述下电极贯穿所述中间支撑层，且所述顶部支撑层设置在所述下电极顶面；

介质层，覆盖所述下电极、中间支撑层及顶部支撑层表面；

上电极，覆盖所述介质层表面。

20.根据权利要求19所述的电容器，其特征在于，所述顶部支撑层的厚度为1nm～10nm。

21.根据权利要求19所述的电容器，其特征在于，所述电容器还包括：

底部支撑层，位于所述衬底内，且所述底部支撑层的顶面与所述导电垫的顶面平齐。

Images