TWI802400B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI802400B
TWI802400B TW111117388A TW111117388A TWI802400B TW I802400 B TWI802400 B TW I802400B TW 111117388 A TW111117388 A TW 111117388A TW 111117388 A TW111117388 A TW 111117388A TW I802400 B TWI802400 B TW I802400B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
stop layer
semiconductor device
substrate
Prior art date
Application number
TW111117388A
Other languages
English (en)
Other versions
TW202306116A (zh
Inventor
李洋熙
朴鍾爀
裵珍宇
尹普彦
尹一永
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202306116A publication Critical patent/TW202306116A/zh
Application granted granted Critical
Publication of TWI802400B publication Critical patent/TWI802400B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Abstract

一種半導體裝置可包括：基底，包括胞元區及周邊區；下部電極，位於基底的胞元區上；介電層，位於下部電極的表面上；矽鍺層，位於介電層上；金屬板圖案及拋光終止層圖案，堆疊於矽鍺層上；以及上部接觸塞，在實體上接觸矽鍺層的上表面。上部接觸塞可具有較拋光終止層圖案的上表面更遠離基底的上表面。上部接觸塞可與金屬板圖案及拋光終止層圖案間隔開。

Description

半導體裝置 [相關申請案的交叉參考]
本申請案主張於2021年7月28日在韓國智慧財產局(Korean Intellectual Property Office，KIPO)提出申請的韓國專利申請案第10-2021-0099257號的優先權，所述韓國專利申請案的內容全文併入本案供參考。
實例性實施例是有關於一種半導體裝置。一些實例性實施例是有關於減少動態隨機存取記憶體(dynamic random access memory，DRAM)中的缺陷的裝置。
在最近的高度積體化的DRAM裝置中，刷新失敗可能由於包括在基底及電容器的表面中的缺陷(例如裂紋及懸鍵(dangling bond))而發生。因此，減少基底及電容器的表面中的缺陷可能是合乎需要的。
實例性實施例提供一種具有改善的電特性的半導體裝 置。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：基底，包括胞元區及周邊區；下部電極，位於所述基底的所述胞元區上；介電層，位於所述下部電極的表面上；矽鍺層，位於所述介電層上；金屬板圖案及拋光終止層圖案，堆疊於所述矽鍺層上；以及上部接觸塞，在實體上接觸所述矽鍺層的上表面。所述上部接觸塞可具有較所述拋光終止層圖案的上表面更遠離所述基底的上表面。所述上部接觸塞可與所述金屬板圖案及所述拋光終止層圖案間隔開。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：基底，包括胞元區及周邊區；下部電極，位於所述基底的所述胞元區上；介電層，位於所述下部電極的表面上；矽鍺層，位於所述介電層上；金屬板圖案及拋光終止層圖案，堆疊於所述矽鍺層上。所述矽鍺層可包括位於所述胞元區上的上表面及位於所述胞元區與所述周邊區之間的邊界處的垂直表面。在所述胞元區上，所述金屬板圖案可包括開口，所述開口至少部分地暴露出所述矽鍺層的上表面。填充絕緣圖案可分別位於所述開口中。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：基底，包括胞元區及周邊區；胞元下部結構，在所述基底的所述胞元區上包括位元線結構、接觸塞及搭接墊(landing pad)；下部電極，分別位於所述搭接墊上；介電層，位於所述下 部電極的表面上；含金屬層，位於所述介電層上；矽鍺層，位於所述含金屬層上；堆疊結構，在所述矽鍺層上包括金屬板圖案及拋光終止層圖案。在所述胞元區上，所述堆疊結構可包括開口，所述開口至少部分地暴露出所述矽鍺層的上表面。填充絕緣圖案可分別位於所述開口中。絕緣間層可位於所述拋光終止層圖案、所述填充絕緣圖案及周邊區上，且上部接觸塞可延伸穿過所述絕緣間層及所述填充絕緣圖案。所述絕緣間層可具有平的上表面。所述上部接觸塞可在實體上接觸所述矽鍺層的上表面。
在根據示例性實施例的半導體裝置中，由於上部接觸塞的下部側壁可能不直接接觸拋光終止層及金屬板層，因此穿過上部接觸塞轉移的氫離子可能不會被俘獲至拋光終止層圖案及金屬板圖案中。因此，氫離子可能向下移動。氫離子的移動可改善半導體裝置的可靠性。
100:基底
101:主動區
102:隔離層
104:閘極結構
106:絕緣層圖案
120:位元線結構
120a:導電圖案
120b:障壁金屬圖案
120c:金屬圖案
120d:硬罩幕圖案
122:間隔件
124:電晶體
126:第一絕緣間層
130:接觸塞
132:搭接墊
134:上部絕緣圖案
200:蝕刻終止層
202:第一模塑層
204:下部支撐層
204a:下部支撐層圖案
206:第二模塑層
208:上部支撐層
208a:上部支撐層圖案
212:第一孔
220:下部電極
222:第二孔
224:第三孔
230:介電層
232:含金屬層
234:矽鍺層
240a:金屬板圖案
242:拋光終止層
242a:拋光終止層圖案
244:上部電極
246:第二絕緣間層
246a:第二絕緣間層圖案
248:第三罩幕圖案
248a:開口
250:第一開口
252:填充絕緣層
252a:填充絕緣圖案
254:第三絕緣間層
256:接觸孔
260:上部接觸塞
262:第四絕緣間層
A:胞元區
B:周邊區/周邊電路區
X:第一方向
Y:第二方向
結合附圖閱讀以下詳細說明，將更清楚地理解實例性實施例。圖1至圖24表示如本文中所述的非限制性實例性實施例。
圖1是示出根據實例性實施例的DRAM裝置的佈局的平面圖。
圖2是根據實例性實施例的DRAM裝置的剖面圖。
圖3是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。
圖4是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。
圖5是根據實例性實施例的DRAM裝置的剖面圖。
圖6是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。
圖7至圖15及圖19至圖21是示出根據實例性實施例的製造DRAM裝置的方法的剖面圖。
圖16是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。
圖17是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。
圖18是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。
圖22至圖24是示出根據實例性實施例的製造DRAM裝置的方法的剖面圖。
在下文中，將參照附圖詳細闡述本發明概念的實施例。在圖式中，相同的參考編號用於相同的構成元件，且不對其進行重複說明。應理解，儘管在本文中可使用用語「第一」、「第二」等來闡述各種元件，但是該些元件不應受該些用語限制。該些用語僅用於區分一個元件與另一元件。因此，舉例而言，下文論述的第一元件、第一組件或第一區段在不脫離本發明概念的教示的 情況下亦可被稱為第二元件、第二組件或第二區段。本文中所用的用語「及/或」包括一或多個相關聯羅列項的任意組合及所有組合。應注意，關於一個實施例闡述的態樣可併入不同的實施例中，儘管並未針對其進行具體闡述。即，所有實施例及/或任何實施例的特徵可以任何方式及/或組合進行組合。圖1是示出根據實例性實施例的DRAM裝置的佈局的平面圖。圖2是根據實例性實施例的DRAM裝置的剖面圖。圖3是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。圖4是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。
為了降低圖式的複雜性，在圖1中並未示出形成於胞元電容器的下部電極上的結構。
參照圖1及圖2，可在包括胞元區A及周邊區B的基底100上形成DRAM裝置。
可在基底100的胞元區A上形成下部結構。下部結構可包括例如選擇電晶體、位元線結構120、接觸塞130、搭接墊132及上部絕緣圖案134。可在下部結構上形成電容器及上部接觸塞260。可在基底100的周邊區B上形成用於周邊電路的電晶體124。
基底100可為包含矽、鍺、矽鍺或III-V族化合物(例如GaP、GaAs及/或GaSb)的晶圓。在一些實例性實施例中，基底100可為絕緣體上矽(silicon-on-insulator，SOI)晶圓或絕緣體上鍺(germanium-on-insulator，GOI)晶圓。
可在基底100上形成隔離層102。隔離層102之間的基底100可被定義為主動區101。
可在基底100處在胞元區中形成在與基底100的上表面平行的第一方向X上延伸的閘極溝渠。可在閘極溝渠中形成閘極結構104。
在實例性實施例中，閘極結構104可包括閘極絕緣層、閘極電極及頂蓋絕緣圖案。多個閘極結構104可佈置在與第一方向X垂直且與基底100的上表面平行的第二方向Y上。
可在主動區的位於閘極結構104之間的上部部分處形成用作源極/汲極區的第一雜質區及第二雜質區。閘極結構104以及第一雜質區及第二雜質區可用作選擇電晶體。
可在主動區、隔離層102及閘極結構104上形成絕緣層圖案106。可在基底100的其上並未形成絕緣層圖案106的部分中包括凹槽。第一雜質區的上表面的至少一部分可被凹槽的底部暴露出。
可在絕緣層圖案106及凹槽上形成位元線結構120。位元線結構120可形成於基底100的胞元區A上。
位元線結構120可包括可依序堆疊的導電圖案120a、障壁金屬圖案120b、金屬圖案120c及硬罩幕圖案120d。導電圖案120a可包括例如摻雜有雜質的複晶矽。位元線結構120可在第二方向Y上延伸。多個位元線結構可在第一方向X上佈置成彼此間隔開。在實例性實施例中，可在位元線結構120的側壁上形成間 隔件122。
可在基底100的周邊區B上形成用於周邊電路的電晶體124。
第一絕緣間層126可位於位元線結構120之間的空間中且至少部分地填充位元線結構120之間的空間，且可位於周邊電路的電晶體124上且至少部分地覆蓋電晶體124。
在胞元區A上，包括接觸塞130及搭接墊132的堆疊結構可穿過第一絕緣間層126及絕緣層圖案106，且所述堆疊結構可在實體上接觸第二雜質區。接觸塞130可設置在位元線結構120之間。可在接觸塞130上形成搭接墊132。可在搭接墊132之間形成上部絕緣圖案134。
可在搭接墊132、上部絕緣圖案134及第一絕緣間層126上形成蝕刻終止層200。胞元電容器可穿過蝕刻終止層200在實體上接觸搭接墊132。
胞元電容器可包括下部電極220、介電層230及上部電極244。胞元電容器可更包括下部支撐層圖案204a及上部支撐層圖案208a。
下部電極220可穿過蝕刻終止層200形成在搭接墊132的上表面上。
在實例性實施例中，下部電極220可具有填充的圓柱形狀(即，柱形狀)。在一些實例性實施例中，下部電極可具有中空圓柱形狀。
在實例性實施例中，下部電極220可包含金屬(例如Ti、W、Ni及/或Co)或金屬氮化物(例如TiN、TiSiN、TiAlN、TaN、TaSiN及/或WN)。舉例而言，下部電極220可包含TiN。
下部支撐層圖案204a及上部支撐層圖案208a中的每一者可設置於下部電極220之間。下部支撐層圖案204a及上部支撐層圖案208a中的每一者可連接至下部電極220，且因此下部電極220可由下部支撐層圖案204a及上部支撐層圖案208a支撐。下部支撐層圖案204a及上部支撐層圖案208a可包含絕緣材料(例如氮化矽及/或氮氧化矽)。
在一些實例性實施例中，可不形成上部支撐層圖案及下部支撐層圖案中的至少一者。在一些實例性實施例中，二或更多個下部支撐層圖案可形成於上部支撐層圖案下方。
可在下部電極220、下部支撐層圖案204a、上部支撐層圖案208a及蝕刻終止層200的表面上共形地形成介電層230。介電層230可包含高介電常數(high-k)層。在實例性實施例中，高介電常數層可包括例如氧化鉿(HfO2)層、氧化鋯(ZrO2)層、氧化鋁(Al2O3)層或氧化鑭(La2O5)層。
可在介電層230上形成含金屬層232。在實例性實施例中，含金屬層232可包含金屬氮化物。金屬氮化物包括例如氮化鈦(TiN)、氮化鈦矽(TiSiN)、氮化鈦鋁(TiAlN)、氮化鉭(TaN)、氮化鉭矽(TaSiN)、氮化鉭鋁(TaAlN)及/或氮化鎢(WN)。
在實例性實施例中，含金屬層232可共形地形成於介電 層230上，且可不完全地填充下部電極220之間的空間。在一些實例性實施例中，含金屬層232可至少部分地填充下部電極220之間的空間。
可在含金屬層232上形成矽鍺層234。
在實例性實施例中，矽鍺層234自下部層在垂直方向(即，一般而言與由基底100界定的平面垂直的方向)上可具有小於2000埃的厚度。舉例而言，矽鍺層234可具有約800埃至約1500埃的厚度。
介電層230、含金屬層232及矽鍺層234可僅形成於基底100的胞元區A上。即，介電層230、含金屬層232及矽鍺層234可不形成於基底100的周邊區B上。
由於胞元區A與周邊區B之間的階差，矽鍺層234可包括平的上表面及垂直表面。即，位於胞元區的下部電極220上的矽鍺層234可具有平的上表面。位於胞元區A與周邊區B之間的邊界處的矽鍺層234可具有與基底100的表面垂直的垂直表面。
可在矽鍺層234上堆疊金屬板圖案240a及拋光終止層圖案242a。可在包括金屬板圖案240a及拋光終止層圖案242a的堆疊結構中包括第一開口250。第一開口250可暴露出矽鍺層234的平的上表面。
金屬板圖案240a可包含鎢。在實例性實施例中，金屬板圖案240a在一般而言與基底100垂直的方向上的厚度可小於矽鍺層234的厚度。舉例而言，金屬板圖案240a的厚度可小於矽鍺層 234的厚度的70%。
在實例性實施例中，拋光終止層圖案242a可包含氮氧化矽、氮化矽、SiCN等。
含金屬層232、矽鍺層234及金屬板圖案240a可用作上部電極244。
可在第一開口250中形成填充絕緣圖案252a。填充絕緣圖案252a可包含氧化矽。舉例而言，填充絕緣圖案252a可包含四乙基正矽酸酯(tetraethyl orthosilicate，TEOS)材料。
如圖3中所示，在平面圖中，第一開口250中的每一者可具有孔形狀。在此情況下，填充絕緣圖案252a中的每一者可具有柱形狀。
如圖4中所示，在平面圖中，第一開口250中的每一者可具有線形狀。在此情況下，填充絕緣圖案252a中的每一者可具有線形狀。
可在基底100的周邊區B上形成第二絕緣間層圖案246a。
拋光終止層圖案242a的上表面、填充絕緣圖案252a的上表面及第二絕緣間層圖案246a的上表面可實質上彼此共面。
可在拋光終止層圖案242a、填充絕緣圖案252a及第二絕緣間層圖案246a上形成至少部分地覆蓋拋光終止層圖案242a、填充絕緣圖案252a及第二絕緣間層圖案246a的第三絕緣間層254。
上部接觸塞260可延伸穿過第三絕緣間層254及填充絕緣圖案252a，且上部接觸塞可在實體上接觸矽鍺層234。上部接 觸塞260的上表面可較拋光終止層圖案242a的上表面更高或更遠離基底100。
上部接觸塞260可電性連接至胞元電容器的上部電極244。上部接觸塞260可包含金屬。在實例性實施例中，上部接觸塞260可包含鎢。
上部接觸塞260的底部可在實體上接觸矽鍺層234的上表面。此外，上部接觸塞260的側壁可在實體上接觸第三絕緣間層254及包含氧化矽的填充絕緣圖案252a。上部接觸塞260可不在實體上接觸拋光終止層圖案242a及金屬板圖案240a。
在實例性實施例中，如圖3中所示，一個上部接觸塞260可分別形成於具有孔形狀的一個第一開口250中。第一開口250分別被設置成與用於形成上部接觸塞260的部分交疊，且因此第一開口250中的每一者的水平面積可能大於上部接觸塞260中的每一者的水平面積，如圖3及圖4中所示。在一些實例性實施例中，儘管未示出，但是上部接觸塞可形成於第一開口中的一些第一開口中，且上部接觸塞可不在第一開口中的其餘者中形成。
在實例性實施例中，如圖4中所示，至少一個上部接觸塞260可形成在具有線形狀的第一開口250中。
可在第三絕緣間層254及上部接觸塞260的上表面上形成至少部分地覆蓋第三絕緣間層254及上部接觸塞260的上表面的第四絕緣間層262。
在製造DRAM裝置中，可引入氫離子以減少或去除電容 器、基底100的主動區及閘極絕緣層中包括的懸鍵、俘獲點或裂紋。因此，電容器及位於其上的結構可被設計成有利於氫離子向下移動。
氫離子可向下移動穿過上部接觸塞260。上部接觸塞260的下部側壁可在實體上接觸包含氧化矽的填充絕緣圖案252a。上部接觸塞260的下部側壁可不在實體上接觸拋光終止層圖案242a及金屬板圖案240a。因此，穿過上部接觸塞260轉移的氫離子可能不會被俘獲至拋光終止層圖案242a及金屬板圖案240a中，且可向下移動。因此，可藉由氫離子減少或去除電容器、基底100的主動區或閘極絕緣層中所包括的懸鍵、俘獲點或裂紋，且可消除缺陷。
若並未形成填充絕緣圖案，且上部接觸塞的下部側壁直接接觸拋光終止層及金屬板層，則穿過上部接觸塞轉移的氫離子可能被俘獲至拋光終止層圖案及金屬板層中。因此，氫離子可能不會向下移動。在此情況下，由於氫離子並未被引入至電容器、基底的主動區或閘極絕緣層中，因此可能不會消除缺陷。
如上所述，在根據本發明概念的一些實施例的DRAM裝置中，可藉由氫離子來消除缺陷，藉此可減少裝置故障且可改善可靠性。
圖5是根據實例性實施例的DRAM裝置的剖面圖。圖6是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置及上部接觸塞的位置的平面圖。
除拋光終止層圖案的第一開口的形狀及上部接觸塞的位置之外，圖5及圖6中所示的DRAM裝置與參照圖2所示的DRAM裝置相同，且因此可省略重複的說明。
參照圖5及圖6，可在包括金屬板圖案240a及拋光終止層圖案242a的堆疊結構中形成第一開口250。
如圖6中所示，在平面圖中，第一開口250中的每一者可具有在一個方向上延伸的矩形形狀。
在實例性實施例中，如圖6中所示，可在具有矩形形狀的第一開口250中的每一者中形成多個上部接觸塞260。多個上部接觸塞260可彼此間隔開。
圖7至圖15及圖19至圖21是示出根據實例性實施例的製造DRAM裝置的方法的剖面圖。
圖16是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。圖17是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。圖18是示出根據實例性實施例的DRAM裝置中拋光終止層圖案的第一開口的位置的平面圖。
參照圖7，可在包括胞元區A及周邊電路區B的基底100上形成對主動區進行界定的隔離層102。
可在基底100的胞元區A上形成下部結構。下部結構可包括例如電晶體、位元線結構120、接觸塞130、搭接墊132及上部絕緣圖案134。搭接墊132的上表面及上部絕緣圖案134可在下 部結構的最上表面處至少部分地暴露出。當在胞元區A上形成下部結構時，可在周邊電路區上一起形成用於周邊電路的電晶體124。
具體而言，可藉由對基底100執行溝渠隔離製程來形成隔離層102。可在基底100的胞元區A上形成電晶體。電晶體中的每一者可包括閘極結構(未示出)以及第一雜質區及第二雜質區。在實例性實施例中，電晶體可為掩埋通道電晶體(buried channel transistor)。在實例性實施例中，可對基底100的一部分進行蝕刻以形成閘極溝渠，且可在閘極溝渠中形成閘極結構。舉例而言，閘極結構可包括依序堆疊的閘極絕緣層、閘極電極及頂蓋圖案。
可在基底100上形成絕緣層圖案106。可在絕緣層圖案106之間的基底100中形成凹槽。第一雜質區(未示出)的上表面可被凹槽的底部暴露出。
在胞元區A中在絕緣層圖案106及凹槽上可形成位元線結構120。位元線結構120可包括依序堆疊的導電圖案120a、障壁金屬圖案120b、金屬圖案120c及硬罩幕圖案120d。在實例性實施例中，可在位元線結構120的側壁上形成間隔件122。
在形成位元線結構120的製程中，亦可在基底100的周邊電路區B上形成用於周邊電路的電晶體124。
可在基底100上形成位於位元線結構120及用於周邊電路的電晶體124上且至少部分地覆蓋位元線結構120及電晶體124 的第一絕緣間層126。
可對第一絕緣間層126位於位元線結構120之間的部分進行蝕刻，以形成至少部分地暴露出基底100的第二雜質區的下部接觸孔。接觸塞130及搭接墊132可被形成為位於下部接觸孔中且至少部分地填充下部接觸孔。可在搭接墊132之間形成上部絕緣圖案134。
在實例性實施例中，搭接墊132及上部絕緣圖案134在胞元區中的上表面與第一絕緣間層126在周邊電路區中的上表面可彼此共面。搭接墊132及上部絕緣圖案134在胞元區A中的上表面及第一絕緣間層126在周邊電路區B中的上表面可一般而言是平的。
參照圖8，可在第一絕緣間層126、搭接墊132及上部絕緣圖案134上形成蝕刻終止層200。蝕刻終止層200可包含例如氮化矽、氮氧化矽等。
可在蝕刻終止層200上依序形成第一模塑層202、下部支撐層204、第二模塑層206及上部支撐層208。
第一模塑層202及第二模塑層206可包含相對於下部支撐層204及上部支撐層208而言具有蝕刻選擇性的材料。舉例而言，第一模塑層202及第二模塑層206可包含氧化矽，且下部支撐層204及上部支撐層208可包含氮化矽。
在本實施例中，可在模塑層中形成兩個支撐層。然而，依據電容器的結構，可在模塑層中形成單個支撐層或三或更多個 支撐層。在一些實例性實施例中，可不形成支撐層，且可在蝕刻終止層上形成一個模塑層。
可在上部支撐層208上形成蝕刻罩幕(未示出)。可使用蝕刻罩幕對上部支撐層208、第二模塑層206、下部支撐層204、第一模塑層202及蝕刻終止層200進行蝕刻，以形成第一孔212。蝕刻製程可包括非等向性蝕刻製程。在基底的胞元區A上，第一孔212可分別至少部分地暴露出搭接墊132的上表面。
此後，可形成位於第一孔212中且至少部分地填充第一孔212的下部電極層。可對下部電極層進行平坦化，直至可至少部分地暴露出上部支撐層208的上表面，以形成至少部分地對第一孔212進行填充的下部電極220。在此情況下，下部電極220可具有柱形狀。下部電極可包含金屬(例如Ti、W、Ni及/或Co)，或金屬氮化物(例如TiN、TiSiN、TiAlN、TaN、TaSiN及/或WN)。
參照圖9，可在上部支撐層208及下部電極220上形成第一罩幕圖案(未示出)。第一罩幕圖案可包括非晶碳及/或複晶矽。第一罩幕圖案可包括孔。
可使用第一罩幕圖案對上部支撐層208進行非等向性蝕刻，以形成暴露出第二模塑層206的上部部分的第二孔222。因此，可在基底100的胞元區A上形成上部支撐層圖案208a。此後，可使用經由第二孔222供應的蝕刻劑對第二模塑層206進行濕式蝕刻。因此，可至少部分地暴露出下部支撐層204及下部電極220的上部側壁。
此後，可對下部支撐層204的一部分進行蝕刻以形成至少部分地暴露出第一模塑層202的上部部分的第三孔224。因此，可在基底100的胞元區A上形成下部支撐層圖案204a。可使用經由第三孔224供應的蝕刻劑對第一模塑層202進行濕式蝕刻。
上部支撐層圖案208a及下部支撐層圖案204a中的每一者可在實體上接觸下部電極220的外側壁，且可連接至下部電極220的側壁。因此，下部電極220的側壁可由上部支撐層圖案208a及下部支撐層圖案204a進行支撐，使得下部電極220可不向一側傾斜。此外，可暴露出下部電極220的表面。
參照圖10，可在下部電極220、下部支撐層圖案204a及上部支撐層圖案208a以及蝕刻終止層200的表面上共形地形成介電層230。
介電層230可包含高介電常數層。在實例性實施例中，高介電常數層可包括氧化鉿(HfO2)層、氧化鋯(ZrO2)層、氧化鋁(Al2O3)層及/或氧化鑭(La2O5)層。
可在介電層230上形成含金屬層232。在實例性實施例中，含金屬層232可由金屬氮化物形成。
參照圖11，可在含金屬層232上形成矽鍺層234。可利用P型雜質或N型雜質對矽鍺層234進行摻雜。
在實例性實施例中，矽鍺層234可藉由使用矽源氣體、鍺源氣體及摻雜氣體的原子層沈積(atomic layer deposition，ALD)製程或化學氣相沈積(chemical vapor deposition，CVD)製程形成。
矽源氣體可包括例如矽烷(SiH4)及/或二氯矽烷(SiH2Cl2)。鍺源氣體可包括例如鍺(GeH4)及/或四氯化鍺(GeCl4)。摻雜氣體可包括例如硼烷(BH3)、氯化硼(BCl3)、磷化氫(PH3)、氯化磷(PCl3)等。
此後，可執行熱處理製程以使矽鍺層234結晶。在實例性實施例中，熱處理可在550℃或小於550℃的低溫下執行。若熱處理溫度在大於550℃的高溫下執行，則介電層230可能劣化，此可能導致電容器故障。然而，由於矽鍺層234的熱處理製程可在550℃或小於550℃的低溫下執行，因此可減少介電層230的劣化。
可能不容易形成具有一般厚的厚度的含金屬層232。若僅使用具有一般薄的厚度的含金屬層232形成上部電極，則下部電極220可能在用於形成上部接觸塞的後續蝕刻製程中至少部分地暴露出。因此，矽鍺層234可用作上部電極。此外，矽鍺層234可用作用於減少後續製程缺陷的第一緩衝層。
然而，當例如藉由飛機移動其上製造了具有矽鍺層234的DRAM裝置的晶圓時，矽鍺層234可能相對於外部空氣中的放射性材料具有高反應性。特別是，隨著矽鍺層234的厚度增加，矽鍺層234中可能產生更多的放射性材料。因此，DRAM裝置可能具有差的可靠性。舉例而言，當矽鍺層234的厚度大於2000埃時，可能發生可靠性故障。
在實例性實施例中，可將矽鍺層234沈積成在與由基底100形成的平面垂直的方向上具有小於2000埃的厚度。舉例而 言，在一些實施例中，可將矽鍺層234形成為具有約800埃至約1500埃的厚度。
參照圖12，可在矽鍺層234上形成金屬板層240。在實例性實施例中，金屬板層240可包含鎢。
金屬板層240可用作用於對矽鍺層234厚度的減小進行補償的第二緩衝層。即，當矽鍺層被形成為具有小於2000埃的厚度時，僅藉由矽鍺層可能不能減少或防止用於形成上部接觸塞的蝕刻製程中的缺陷。
在實例性實施例中，金屬板層240可被形成為在與由基底100形成的平面垂直的方向上具有小於矽鍺層234的厚度的厚度。舉例而言，金屬板層240的厚度可小於矽鍺層234的厚度的70%。
可在金屬板層240上形成拋光終止層242。
拋光終止層242可包含在對後續氧化矽層進行拋光時可用作拋光終止層的材料。在實例性實施例中，拋光終止層242可包含氮氧化矽、氮化矽、SiCN等。
參照圖13，在胞元區A上，可在拋光終止層242上形成至少僅部分地覆蓋拋光終止層242的第二罩幕圖案(未示出)。可使用第二罩幕圖案作為蝕刻罩幕來移除周邊區B上的拋光終止層242、金屬板層240、矽鍺層234、含金屬層232及介電層230。因此，在周邊區B中蝕刻終止層200的上表面可至少部分地暴露出。之後，可移除第二罩幕圖案。
如圖13中所示，胞元區A與周邊區B可具有相對高的階差。舉例而言，拋光終止層242位於胞元區A上的頂表面的垂直水準與蝕刻終止層200位於周邊區B上的頂表面的垂直水準之間的差可為10000埃或大於10000埃。
此後，可在拋光終止層242及蝕刻終止層200上沈積第二絕緣間層246。第二絕緣間層246可包含氧化矽。第二絕緣間層246形成於周邊區B上的頂表面可較拋光終止層242在胞元區A上的頂表面更低或更靠近基底100。
參照圖14，可對第二絕緣間層246的上表面進行平坦化，直至至少部分地暴露出拋光終止層242的表面，以形成第二絕緣間層圖案246a。平坦化製程可包括化學機械拋光製程(chemical mechanical polishing process)。因此，可移除胞元區A中拋光終止層242的頂表面上的第二絕緣間層246，且可保留周邊區B上蝕刻終止層200上的第二絕緣間層圖案246a。
由於當拋光終止層242被至少部分地暴露出時，拋光製程終止，因此金屬板層240可能在拋光製程期間不會暴露出。因此，在拋光製程期間可減少或防止金屬板層240的金屬污染。
金屬板層240及拋光終止層242可堆疊於胞元區A的頂部部分上。
參照圖15，可在拋光終止層242及第二絕緣間層圖案246a上形成第三罩幕圖案248。
胞元區上的第三罩幕圖案248可包括開口248a，開口 248a至少部分地暴露出拋光終止層242的一部分。開口248a中的一些開口248a可至少部分地暴露出拋光終止層242的一部分，用於形成電性連接至隨後形成的上部電極的上部接觸塞。開口248a的水平面積可大於上部接觸塞的水平面積，使得可在開口248a中形成上部接觸塞。
在實例性實施例中，第三罩幕圖案248中所包括的開口248a可具有孔形狀。孔可沿著拋光終止層242的整個上表面規則地設置，且孔可彼此間隔開。
在一些實例性實施例中，第三罩幕圖案248中所包括的開口248a可具有線形狀。開口248a可沿著拋光終止層242的整個上表面規則地設置，且開口248a可彼此間隔開。
可使用第三罩幕圖案248依序對拋光終止層242及金屬板層240進行蝕刻，以形成延伸穿過拋光終止層242及金屬板層240的第一開口250。另外，可在矽鍺層234上形成金屬板圖案240a及拋光終止層圖案242a。含金屬層232、矽鍺層234及金屬板圖案240a可用作電容器的上部電極244。
依據第三罩幕圖案248中所包括的開口248a的形狀，延伸穿過拋光終止層242及金屬板層240的第一開口250的形狀可變化。
在實例性實施例中，如圖16中所示，在平面圖中，第一開口250中的每一者可具有孔形狀。
在實例性實施例中，如圖17中所示，在平面圖中，第 一開口250中的每一者可具有線形狀。
在實例性實施例中，如圖18中所示，在平面圖中，第一開口250中的每一者可具有在一個方向上延伸的矩形形狀。當如圖18中所示形成第一開口250時，可藉由執行後續製程來製造圖5中所示的DRAM裝置。
之後，可移除第三罩幕圖案。
參照圖19，可在拋光終止層圖案242a及第二絕緣間層圖案246a上形成位於第一開口250中且至少部分地填充第一開口250的填充絕緣層252。
填充絕緣層252可包含被配置成有利於氫離子的移動的絕緣材料。填充絕緣層252可包含氧化矽。填充絕緣層252可包含TEOS材料。
參照圖20，可對填充絕緣層252進行平坦化，直至暴露出拋光終止層圖案242a的上表面，以形成填充絕緣圖案252a。填充絕緣圖案252a可分別形成於第一開口250中。
參照圖21，可在填充絕緣圖案252a、拋光終止層圖案242a及第二絕緣間層圖案246a上形成第三絕緣間層254。
第三絕緣間層254可包含氧化矽。
可在第三絕緣間層254上形成包括孔的第四罩幕圖案(未示出)。在第四罩幕圖案中，孔中的每一者可被設置成與第一開口中的一者對應。可使用第四罩幕圖案對第三絕緣間層254及填充絕緣圖案252a進行蝕刻，以形成至少部分地暴露出矽鍺層234 的上表面的接觸孔256。
第三絕緣間層254及填充絕緣圖案252a可包含氧化矽，使得第三絕緣間層254及填充絕緣圖案252a可被蝕刻以形成接觸孔256。即，在形成接觸孔256期間，拋光終止層圖案242a及金屬板圖案240a可不被蝕刻。第三絕緣間層254及填充絕緣圖案252a可保留在接觸孔256中的每一者的側壁上，且拋光終止層圖案242a及金屬板圖案240a可不被接觸孔256中的每一者的側壁暴露出。
可在接觸孔256中形成至少部分地填充接觸孔256的金屬層。可對金屬層進行平坦化，直至暴露出第三絕緣間層254的上表面，以形成上部接觸塞。上部接觸塞260可分別形成於接觸孔中。
上部接觸塞260的底部可在實體上接觸矽鍺層234的上表面。此外，上部接觸塞260的側壁可在實體上接觸第三絕緣間層254及包含氧化矽的填充絕緣圖案252a。
再次參照圖2，可在第三絕緣間層254的上表面及上部接觸塞260的上表面上形成至少部分地覆蓋它們的第四絕緣間層262。此後，可在第四絕緣間層262上進一步執行引入氫離子的製程。
當引入氫離子時，氫離子可向下移動穿過上部接觸塞260。
如上所述，上部接觸塞260的下部側壁可不在實體上接 觸拋光終止層圖案242a及金屬板圖案240a，但是可在實體上接觸包含氧化矽的填充絕緣圖案252a。因此，穿過上部接觸塞260轉移的氫離子可向下移動，而不會被俘獲至拋光終止層圖案242a及金屬板圖案240a中。因此，可藉由氫離子減少或去除包含在電容器、基底的主動區或閘極絕緣層中的懸鍵或俘獲點，且可減少或消除缺陷。
圖22至圖24是示出根據實例性實施例的製造DRAM裝置的方法的剖面圖。
除了一些製程之外，下面闡述的製造製程可與參照圖7至圖21闡述的製造製程相同或相似。
首先，可藉由執行參照圖7至圖12闡述的製程來形成圖12中所示的結構。
參照圖22，在胞元區A上，可在拋光終止層242上形成至少僅部分地覆蓋拋光終止層242的第一罩幕圖案(未示出)。可使用第一罩幕圖案作為蝕刻罩幕來移除周邊區B上的拋光終止層242、金屬板層240、矽鍺層234、含金屬層232及介電層230。因此，可至少部分地暴露出蝕刻終止層200在周邊區B上的上表面。
可在拋光終止層242及蝕刻終止層200上形成第二罩幕圖案(未示出)。在胞元區上，第二罩幕圖案可包括至少部分地暴露出拋光終止層242的部分的開口。
可使用第二罩幕圖案作為蝕刻罩幕依序對拋光終止層 242及金屬板層240進行蝕刻，以形成延伸穿過拋光終止層242及金屬板層240的第一開口250。因此，在胞元區中，可在矽鍺層234上形成金屬板圖案240a及拋光終止層圖案242a。
參照圖23，可在拋光終止層圖案242a及蝕刻終止層200上沈積第二絕緣間層246。第二絕緣間層246可包含氧化矽。第二絕緣間層246在周邊區B上的頂表面可較拋光終止層圖案242a在胞元區A上的頂表面更低或更靠近基底100。第二絕緣間層246可位於第一開口250中且至少部分地填充第一開口250。
參照圖24，可對第二絕緣間層246的上表面進行平坦化，直至至少部分地暴露出拋光終止層圖案242a的表面。平坦化製程可包括化學機械拋光製程。因此，在胞元區A中可在第一開口250中形成填充絕緣圖案252a，且在周邊區B中可在蝕刻終止層200上形成第二絕緣間層圖案246a。
如上所述，可藉由相同的沈積製程形成填充絕緣圖案252a及第二絕緣間層圖案246a。
由於當暴露出拋光終止層圖案242a時終止進行拋光，因此金屬板層240在拋光製程期間可能不被暴露出。因此，在拋光製程期間可減少或防止金屬板層240的金屬污染。
此後，可執行參照圖21及圖2闡述的相同製程來製造具有與圖2中所示的DRAM裝置相同結構的DRAM裝置。
上述內容是對實例性實施例的例示，而不應被解釋為對實例性實施例進行限制。儘管已闡述幾個實例性實施例，但熟習 此項技術者將易於理解，在不實質上背離本發明概念的新穎教示內容及優點的情況下，在實例性實施例中可作出諸多潤飾。因此，所有此等潤飾皆旨在包括於申請專利範圍所界定的本發明概念的範圍內。在申請專利範圍中，手段加功能條款(means-plus-function clause)旨在涵蓋在本文中被闡述為執行所述功能的結構，且不僅涵蓋結構等效物而且涵蓋等效結構。因此，應理解，上述內容是對各種實例性實施例的例示，且不應被解釋為僅限於所揭露的特定實例性實施例，並且對所揭露的實例性實施例以及其他實例性實施例的潤飾亦旨在包括於所附申請專利範圍的範圍內。
100:基底
102:隔離層
106:絕緣層圖案
120:位元線結構
120a:導電圖案
120b:障壁金屬圖案
120c:金屬圖案
120d:硬罩幕圖案
122:間隔件
124:電晶體
126:第一絕緣間層
130:接觸塞
132:搭接墊
134:上部絕緣圖案
200:蝕刻終止層
204a:下部支撐層圖案
208a:上部支撐層圖案
220:下部電極
230:介電層
232:含金屬層
234:矽鍺層
240a:金屬板圖案
242a:拋光終止層圖案
244:上部電極
246a:第二絕緣間層圖案
250:第一開口
252a:填充絕緣圖案
254:第三絕緣間層
256:接觸孔
260:上部接觸塞
262:第四絕緣間層
A:胞元區
B:周邊區/周邊電路區

Claims (10)

  1. 一種半導體裝置，包括：基底，包括胞元區及周邊區；下部電極，位於所述基底的所述胞元區上；介電層，位於所述下部電極的表面上；矽鍺層，位於所述介電層上；金屬板圖案及拋光終止層圖案，堆疊於所述矽鍺層上；以及上部接觸塞，在實體上接觸所述矽鍺層的上表面，其中所述上部接觸塞具有較所述拋光終止層圖案的上表面更遠離所述基底的上表面，且其中所述上部接觸塞與所述金屬板圖案及所述拋光終止層圖案間隔開。
  2. 如請求項1所述的半導體裝置，其中在所述胞元區上，包括所述金屬板圖案及所述拋光終止層圖案的堆疊結構包括開口，所述開口暴露出所述矽鍺層的所述上表面的至少一部分，且其中所述堆疊結構更在所述開口中分別包括包含氧化矽的填充絕緣圖案。
  3. 如請求項2所述的半導體裝置，其中所述上部接觸塞延伸穿過所述填充絕緣圖案。
  4. 如請求項2所述的半導體裝置，其中所述填充絕緣圖案各自具有柱形狀或線形狀。
  5. 如請求項2所述的半導體裝置，更包括：第一絕緣間層，位於所述周邊區上，且至少部分地暴露出所述拋光終止層圖案及所述填充絕緣圖案在所述胞元區中的上表面；以及第二絕緣間層，位於所述拋光終止層圖案、所述填充絕緣圖案及所述第一絕緣間層上，其中所述上部接觸塞延伸穿過所述第二絕緣間層及所述填充絕緣圖案。
  6. 如請求項1所述的半導體裝置，其中所述矽鍺層在與由所述基底界定的平面一般垂直的方向上具有小於2000埃的厚度。
  7. 如請求項1所述的半導體裝置，其中所述金屬板圖案包含鎢。
  8. 如請求項1所述的半導體裝置，其中所述金屬板圖案的厚度小於所述矽鍺層的厚度。
  9. 如請求項1所述的半導體裝置，其中所述拋光終止層圖案包含氮氧化矽、氮化矽或SiCN。
  10. 如請求項1所述的半導體裝置，更包括位於所述矽鍺層與所述介電層之間的含金屬層。
TW111117388A 2021-07-28 2022-05-10 半導體裝置 TWI802400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0099257 2021-07-28
KR1020210099257A KR20230017585A (ko) 2021-07-28 2021-07-28 반도체 소자

Publications (2)

Publication Number Publication Date
TW202306116A TW202306116A (zh) 2023-02-01
TWI802400B true TWI802400B (zh) 2023-05-11

Family

ID=85039209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117388A TWI802400B (zh) 2021-07-28 2022-05-10 半導體裝置

Country Status (4)

Country Link
US (1) US20230030176A1 (zh)
KR (1) KR20230017585A (zh)
CN (1) CN115696914A (zh)
TW (1) TWI802400B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11844208B2 (en) * 2022-02-23 2023-12-12 Micron Technology, Inc. Semiconductor device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464807B (zh) * 2009-09-03 2014-12-11 Samsung Electronics Co Ltd 半導體裝置及其形成方法
US20180166529A1 (en) * 2016-12-14 2018-06-14 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
CN109786381A (zh) * 2017-11-13 2019-05-21 联华电子股份有限公司 存储器元件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003461A (ko) * 1990-07-30 1992-02-29 김광호 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
US6329681B1 (en) * 1997-12-18 2001-12-11 Yoshitaka Nakamura Semiconductor integrated circuit device and method of manufacturing the same
KR100538096B1 (ko) * 2004-03-16 2005-12-21 삼성전자주식회사 원자층 증착 방법을 이용하는 커패시터 형성 방법
KR100801076B1 (ko) * 2006-02-28 2008-02-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2011108927A (ja) * 2009-11-19 2011-06-02 Elpida Memory Inc 半導体装置の製造方法
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101139987B1 (ko) * 2010-07-15 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US20130228837A1 (en) * 2012-03-01 2013-09-05 Elpida Memory, Inc. Semiconductor device
TW201532247A (zh) * 2013-10-16 2015-08-16 Conversant Intellectual Property Man Inc 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
CN109994421B (zh) * 2017-12-29 2021-08-10 联华电子股份有限公司 形成接触洞的方法
KR20210089278A (ko) * 2020-01-07 2021-07-16 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464807B (zh) * 2009-09-03 2014-12-11 Samsung Electronics Co Ltd 半導體裝置及其形成方法
US20180166529A1 (en) * 2016-12-14 2018-06-14 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
CN109786381A (zh) * 2017-11-13 2019-05-21 联华电子股份有限公司 存储器元件及其制作方法

Also Published As

Publication number Publication date
KR20230017585A (ko) 2023-02-06
US20230030176A1 (en) 2023-02-02
CN115696914A (zh) 2023-02-03
TW202306116A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI806841B (zh) 半導體裝置及其製造方法
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US9230966B2 (en) Capacitor and method of manufacturing the same
CN111326513B (zh) 半导体器件
US11411003B2 (en) Dynamic random access memory device and manufacturing method thereof
TW202339206A (zh) 半導體裝置
TWI802400B (zh) 半導體裝置
CN114512446A (zh) 电容器及其制备方法
US20240114681A1 (en) Semiconductor device and method for fabricating the same
KR20220148366A (ko) 반도체 소자
US8518772B2 (en) Fabricating method of semiconductor device
CN116779530A (zh) 半导体结构及其制作方法
US20230290846A1 (en) Semiconductor device and method for fabricating of the same
US20230225113A1 (en) Semiconductor device
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
US11423951B2 (en) Semiconductor structure and method for fabricating the same
US11895828B2 (en) Semiconductor memory device
TWI818247B (zh) 積體電路裝置
US20230164976A1 (en) Semiconductor device and method of fabricating the same
US20240074165A1 (en) Semiconductor device and method for fabricating the same
US20230171953A1 (en) Semiconductor device and method for fabricating the same
US20230309292A1 (en) Capacitor and dram device including the same
US20230284434A1 (en) Semiconductor device and method for fabricating the same
CN114446874A (zh) 半导体装置及其形成方法
TW202335189A (zh) 積體電路裝置