KR920003461A - 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 - Google Patents

접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR920003461A
KR920003461A KR1019900011615A KR900011615A KR920003461A KR 920003461 A KR920003461 A KR 920003461A KR 1019900011615 A KR1019900011615 A KR 1019900011615A KR 900011615 A KR900011615 A KR 900011615A KR 920003461 A KR920003461 A KR 920003461A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
semiconductor device
manufacturing
region
Prior art date
Application number
KR1019900011615A
Other languages
English (en)
Inventor
장택용
신중현
최원택
권오현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900011615A priority Critical patent/KR920003461A/ko
Priority to US07/602,464 priority patent/US5073510A/en
Priority to JP2292209A priority patent/JPH0485876A/ja
Publication of KR920003461A publication Critical patent/KR920003461A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3(A)~(F)도는 이 발명의 일실시예에 따른 반도체장치의 제조공정도이다.

Claims (12)

  1. 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판상의 소정 부분에 필드산화막을 형성하여 스위칭 트랜지스터 영역을 한정하는 공정과, 상기 필드산화막과 스위칭 트랜지스터영역의 소정부분에 게이트산화막, 다결정 실리콘층, 보호산화막 및 식각 저지층을 각각 형성하는 공정과, 상기 다결정 실리콘층의 측면에 스페이서를 형성하는 공정과, 상기 스위칭 트랜지스터영역에 상기 제1도전형과 다른 도전형인 제2도전형의 확산영역을 형성하는 공정과, 상기 형성된 구조의 전표면에 산화막을 형성하는 공정과, 상기 소정의 확산영역 표면에 형성되어 있는 산화막을 자기정합 방법에 의해 제거하는 공정으로 이루어짐을 특징으로 하는 접촉영역 형성방법.
  2. 제1항에 있어서, 상기 식각저지층을 산화막 보다 에칭선택비가 큰 절연막으로 형성하는 것을 특징으로 하는 접촉영역 형성방법.
  3. 제2항에 있어서, 상기 절연막을 Si3N4, TiN 또느 Al2O3중 어느 하나로 형성하는 것을 특징으로 하는 접촉영역 형성방법.
  4. 제1항에 있어서, 상기 확산영역 표면의 산화막을 제거할때 낫 오픈이 되지않도록 오버에칭하는 것을 특징으로 하는 접촉영역 형성방법.
  5. 제4항에 있어서, 상기 오버에칭할때 식각저지층에 의해 보호산화막의 손상을 방지하는 것을 특징으로 하는 접촉영역 형성방법.
  6. 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판상의 소정부분에 필드산화막을 형성하여 스위칭 트랜지스터영역을 한정하는 공정과, 상기 필드산화막과 스위칭 트랜지스터영역의 소정부분에 게이트 산화막, 제1다결정 실리콘층, 제1보호산화막 및 제1식각 저지칭을 각각 형성하는 공정과, 상기 제1다결정 실리콘층의 측면에 제1스페이서를 형성하는 공정과, 상기 스위칭 트랜지스터영역에 상기 제1도전형과 다른 도전형의 제1 및 제2 확산영역을 형성하는 공정과, 상기 형성된 구조의 전표면에 제1중간 산화막을 형성하는 공정과, 상기 제1확산 영역표면에 형성되어 있는 제1중간 산화막을 자기정합 방법으로 제거하여 제1접촉영역을 형성하는 공정과, 상기 제1접촉영역에 제2다결정 실리콘, 제2보호 산화막, 제2식각 저지층을 형성하는 공정과, 상기 제2다결정 실리콘층의 측면에 제2스페이서를 형성하는 공정과, 상기 형성된 구조의 전표면의 제2중간산화막을 형성하는 공정과, 상기 제2확산영역 표면에 형성되어 있는 제1 및 제2중간 산화막을 자기정합 방법으로 제거하여 제2 접촉영역을 형성하는 공정과, 상기 제2 접촉영역상에 제3다결정 실리콘층, 유전막 및 제4 다결정 실리콘층을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 제1 및 제2보호산화막을 300~1000A 정도로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제6항에 있어서, 상기 제1및 제2식각 저지층을 산화막 보다 에칭선택비가 큰 절연막으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제8항에 있어서, 상기 절연막을 Si3N4, TiN 또는 Al2O3중 어느 하나로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 절연막을 200~500A 정도로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제6항에 있어서, 상기 제1 및 제2접촉영역을 형성할때 오버에칭하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 오버에칭할때 제1 및 제2식각 저지층에 의해 제1 및 제2 보호산화막의 손상을 방지 하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900011615A 1990-07-30 1990-07-30 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 KR920003461A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900011615A KR920003461A (ko) 1990-07-30 1990-07-30 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
US07/602,464 US5073510A (en) 1990-07-30 1990-10-23 Fabrication method of contact window in semiconductor device
JP2292209A JPH0485876A (ja) 1990-07-30 1990-10-31 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011615A KR920003461A (ko) 1990-07-30 1990-07-30 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR920003461A true KR920003461A (ko) 1992-02-29

Family

ID=19301784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011615A KR920003461A (ko) 1990-07-30 1990-07-30 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5073510A (ko)
JP (1) JPH0485876A (ko)
KR (1) KR920003461A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001402B1 (ko) * 1991-04-10 1994-02-21 삼성전자 주식회사 골드구조를 가지는 반도체소자의 제조방법
KR940010564B1 (ko) * 1991-10-10 1994-10-24 금성일렉트론 주식회사 전계효과 트랜지스터 및 그 제조방법
US5880022A (en) * 1991-12-30 1999-03-09 Lucent Technologies Inc. Self-aligned contact window
US5414221A (en) * 1991-12-31 1995-05-09 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5356834A (en) * 1992-03-24 1994-10-18 Kabushiki Kaisha Toshiba Method of forming contact windows in semiconductor devices
TW219407B (ko) * 1992-06-24 1994-01-21 American Telephone & Telegraph
KR960013508B1 (ko) * 1992-07-07 1996-10-05 현대전자산업 주식회사 반도체 기억장치 및 그 제조방법
KR950008257B1 (ko) * 1992-12-02 1995-07-26 현대전자산업주식회사 모스(mos) 트랜지스터 및 그 제조방법
US5377139A (en) * 1992-12-11 1994-12-27 Motorola, Inc. Process forming an integrated circuit
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH07321212A (ja) * 1994-05-24 1995-12-08 Sony Corp チャネルストップ拡散層の形成方法
GB2290167B (en) 1994-06-08 1999-01-20 Hyundai Electronics Ind Method for fabricating a semiconductor device
US6297110B1 (en) 1994-07-29 2001-10-02 Stmicroelectronics, Inc. Method of forming a contact in an integrated circuit
JP2798001B2 (ja) * 1995-04-20 1998-09-17 日本電気株式会社 半導体装置の製造方法
JPH09139495A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置およびその製造方法
US5696036A (en) * 1996-11-15 1997-12-09 Mosel, Vitelic Inc. DRAM no capacitor dielectric process
TW388104B (en) * 1998-03-04 2000-04-21 United Microelectronics Corp Structure and fabricating method of self-aligned contact
US6271133B1 (en) * 1999-04-12 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication
US7208382B1 (en) * 2002-05-16 2007-04-24 Advanced Micro Devices, Inc. Semiconductor device with high conductivity region using shallow trench
KR20230017585A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS6116571A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体装置の製造方法
JPH02130834A (ja) * 1988-11-10 1990-05-18 Nec Yamagata Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US5073510A (en) 1991-12-17
JPH0485876A (ja) 1992-03-18

Similar Documents

Publication Publication Date Title
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR970067641A (ko) 반도체 소자의 접촉창 형성방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR920017236A (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR960005795A (ko) 반도체소자의 콘택 제조방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR940022854A (ko) 반도체장치의 접촉창 형성방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR19980056109A (ko) 반도체 소자의 게이트 전극 형성방법
KR950025876A (ko) 자기 정렬 콘택 형성 방법
KR910020901A (ko) 반도체 장치의 제조방법
KR930011248A (ko) Soi 구조의 반도체 장치 제조방법
KR950007153A (ko) 박막트랜지스터의 제조방법
KR920003460A (ko) 반도체 집적회로의 소자 분리 방법
KR980005866A (ko) 반도체 소자의 얕은 접합 형성방법
KR970054091A (ko) 전하저장전극 형성방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR920015639A (ko) 반도체 트랜지스터의 제조방법
KR920005371A (ko) 실리사이드층의 들뜸을 방지하기위한 반도체 소자의 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Surrender of laid-open application requested