KR980005626A - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR980005626A
KR980005626A KR1019960025808A KR19960025808A KR980005626A KR 980005626 A KR980005626 A KR 980005626A KR 1019960025808 A KR1019960025808 A KR 1019960025808A KR 19960025808 A KR19960025808 A KR 19960025808A KR 980005626 A KR980005626 A KR 980005626A
Authority
KR
South Korea
Prior art keywords
forming
planarization layer
contact hole
insulating film
bit line
Prior art date
Application number
KR1019960025808A
Other languages
English (en)
Other versions
KR100378689B1 (ko
Inventor
신동원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025808A priority Critical patent/KR100378689B1/ko
Publication of KR980005626A publication Critical patent/KR980005626A/ko
Application granted granted Critical
Publication of KR100378689B1 publication Critical patent/KR100378689B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 반도체기판 상부에 트랜지스터를 형성하고, 그 상부에 제1평탄화층과 소정두께의 제1절연막을 형성한 다음, 저장전극 콘택마스크를 이용한 식각공정으로 상기 제1평탄화층에 홈을 형성하고 상기 홈에 제2절연막 스페이서를 형성한 다음, 상기 제1절연막과 제1평탄화층을 비트라인 콘택마스크를 이용한 식각공정으로 식각하여 비트라인 콘택홀을 형성하고 상기 비트라인 콘택홀 측벽에 제3절연막 스페이서를 형성한 다음, 상기 반도체기판에 접속되는 비트라인을 형성하고 전체표면상부에 제2평탄화층을 형성한 다음, 상기 저장전극 콘택마스크를 이용하여 상기 제2평탄화층과 제1평탄화층을 식각함으로써 저장전극 콘택홀을 형성하고 상기 반도체기판에 접속되는 저장전극을 형성하는 공정의 자기정렬적인 콘택공정으로 반도체소자를 형성하여, 저장전극 콘택 형성시에 발생할 수 있는 정렬상의 어려움을 극복함과 동시에 트랜지스터의 신뢰성도 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 내지 제1i도는 본 발명의 실시예에 의한 반도체소자의 콘택 형성방법을 도시한 단면도.

Claims (7)

  1. 반도체기판 상부에 트랜지스터를 형성하고, 그 상부에 제1평탄화층을 형성하는 공정과, 상기 제1평탄화층 상부에 제1절연막을 소정두께 형성하는 공정과, 상기 제1절연막과 소정두께의 제1평탄화층을 저장전극 콘택마스크를 이용한 식각공정으로 식각하되, 상기 제1평탄화층에 홈을 형성하는 공정과, 상기 홈에 제2절연막 스페이서를 형성하는 공정과, 상기 제1절연막과 제1평탄화층을 비트라인 콘택마스크를 이용한 식각공정으로 식각하여 비트라인 콘택홀을 형성하는 공정과, 상기 비트라인 콘택홀 측벽에 제3절연막 스페이서를 형성하는 공정과, 상기 비트라인 콘택홀을 통하여 상기 반도체기판에 접속되는 비트라인을 형성하는 공정과, 상기 반도체기판의 전체표면상부에 제2평탄화층을 형성하는 공정과, 상기 제1절연막과 제2절연막 스페이서를 식각장벽층으로 하고 상기 저장전극 콘택마스크를 이용하여 상기 제2평탄화층과 제1평탄화층을 식각함으로써 저장전극 콘택홀을 형성하는 공정과, 상기 저장전극 콘택홀을 통하여 상기 반도체기판에 접속되는 저장전극을 형성하는 공정을 포함하는 반도체의 콘택 형성방법.
  2. 제1항에 있어서, 상기 제1평탄화층과 제2평탄화층은 BPSG와 같이 유동성이 우수한 절연물질로 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  3. 제1항에 있어서, 상기 제1절연막 제2절연막 스페이서는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제1항에 있어서, 상기 저장전극 콘택홀의 크기는 상기 제2절연막 스페이서의 두께로 조절하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  5. 제1항에 있어서, 상기 제3절연막 스페이서는 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  6. 제1항에 있어서 상기 비트라인은 다결정실리콘이나 폴리사이드와 유사한 특성을 갖는 물질로 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  7. 제1항에 있어서, 상기 저장전극 콘택홀 형성공정은 제1절연막과 제2절연막 스페이서를 식각장벽층으로 하여 실시하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025808A 1996-06-29 1996-06-29 반도체 소자의 콘택 형성방법 KR100378689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025808A KR100378689B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025808A KR100378689B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR980005626A true KR980005626A (ko) 1998-03-30
KR100378689B1 KR100378689B1 (ko) 2004-09-04

Family

ID=37417043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025808A KR100378689B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100378689B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800131B1 (ko) * 2001-06-29 2008-02-01 주식회사 하이닉스반도체 반도체소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008481A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20040008482A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800131B1 (ko) * 2001-06-29 2008-02-01 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR100378689B1 (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
KR960032616A (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR960030331A (ko) 다층배선의 형성방법
KR930022538A (ko) 반도체장치 및 그 제조방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
KR20050003296A (ko) 자기정합 콘택홀을 갖는 반도체 메모리장치의 제조방법
KR980005614A (ko) 반도체 소자의 제조방법 및 콘택홀 형성방법
KR0166031B1 (ko) 반도체 소자의 캐패시터 제조방법
KR970067896A (ko) 플래쉬 메모리 소자의 제조방법
KR980005651A (ko) 반도체 장치의 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
JPH1187263A (ja) 半導体集積回路装置の製造方法
KR970018058A (ko) 반도체장치의 자기정렬 컨택 형성방법
KR970003981A (ko) 반도체 소자의 캐패시터 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970072417A (ko) 반도체장치의 커패시터 제조방법
KR930020579A (ko) 고집적 반도체 메모리장치의 셀프얼라인 콘택형성방법
KR970072178A (ko) 반도체 장치 및 그 제조 방법
KR970013032A (ko) 고집적 반도체장치의 콘택트 형성방법
KR940010195A (ko) 고집적 소자용 미세 콘택 형성방법
KR960002563A (ko) 반도체소자의 콘택홀 형성방법
KR19990004176A (ko) 반도체 장치의 커패시터 제조 방법
KR960026356A (ko) 고집적 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee