KR20040008482A - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR20040008482A
KR20040008482A KR1020020042121A KR20020042121A KR20040008482A KR 20040008482 A KR20040008482 A KR 20040008482A KR 1020020042121 A KR1020020042121 A KR 1020020042121A KR 20020042121 A KR20020042121 A KR 20020042121A KR 20040008482 A KR20040008482 A KR 20040008482A
Authority
KR
South Korea
Prior art keywords
bit line
forming
contact
landing plug
storage electrode
Prior art date
Application number
KR1020020042121A
Other languages
English (en)
Inventor
정구철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042121A priority Critical patent/KR20040008482A/ko
Publication of KR20040008482A publication Critical patent/KR20040008482A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로,
랜딩 플러그 폴리의 형성 공정을 생략하여 사용되는 마스크 숫자를 감소시키되, 수정된 랜딩 플러그 콘택마스크를 이용하여 비트라인을 형성하고 후속 공정으로 비트라인과 저장전극의 사용 공정으로 비트라인 및 저장전극을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 소자의 생산성을 향상시키는 기술이다.

Description

반도체소자의 형성방법{A method for forming a semiconductor device}
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따른 소자의 제조 공정을 용이하게 실시할 수 있도록 하는 랜딩 플러그 폴리 형성방법에 관한 것이다.
일반적으로, 반도체 메모리 소자인 디램은 하나의 트랜지스터와 캐패시터로 형성되고 이들을 구동하기 위하여 비트라인이나 금속배선 등을 필요로 하게 된다.
그러나, 반도체소자가 고집적화 됨에 따라 높은 에스펙트비 ( aspect ratio )를 갖는 콘택 공정을 실시하여야 하는 경유가 생기고 그에 따른 소자의 제조 공정이 어렵게 된다.
이를 극복하기 위하여, 비트라인과 캐패시터의 콘택 깊이를 감소시켜 소자의 제조 공정을 용이하게 실시할 수 있는 랜딩 플러그 폴리를 형성하는 공정을 사용하였다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 형성 공정을 도시한 단면도이다.
도 1a 참조하면, 반도체기판(11) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다. 이때, 상기 소자분리막은 트렌치형으로 형성한 것이다.
그 다음, 상기 반도체기판(11) 상부에 게이트전극(13)을 형성한다.
이때, 상기 게이트전극(13)은 상부에 하드마스크층이 구비되고, 측벽에 절연막 스페이서가 형성된 것이다.
그 다음, 전체표면상부에 식각장벽층(도시안됨)을 형성하고 전체표면상부를평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 랜딩 플러그 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층 및 식각장벽층을 식각하여 상기 반도체기판(11)을 노출시키는 랜딩 플러그 콘택홀(15)을 형성한다.
도 1b를 참조하면, 이를 매립하는 랜딩 플러그 폴리(17)를 형성한다.
그 다음, 전체표면상부에 제1층간절연막(20)을 형성한다.
그리고, 상기 비트라인용 랜딩 플러그 폴리(17)를 노출시키는 비트라인 콘택홀(19)을 형성한다.
그 다음, 상기 비트라인용 랜딩 플러그 폴리(17)에 접속되는 비트라인 콘택플러그(21)를 형성하고 그에 접속되는 비트라인(23)을 형성한다.
여기서, 상기 비트라인(23)은 그 상부에 하드마스크층(도시안됨)이 구비되고 그 측벽에 절연막 스페이서(도시안됨)가 형성된 것이다.
도 1c를 참조하면, 전체표면상부에 제2층간절연막(도시안됨)을 저장전극 콘택마스크를 이용한 사진식각공정으로 저장전극용 랜딩 플러그 폴리(15)를 노출시키는 저장전극 콘택홀(25)을 형성한다.
그리고, 상기 저장전극 콘택홀(25)을 매립하는 폴리실리콘막(27)을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 형성방법은, 다수의 마스크를 사용하여 반도체소자의 생산 단가를 증가시켜 소자의 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 랜딩 플러그 폴리의 형성 공정을 생략하여 사용되는 마스크 숫자를 감소시킴으로써 반도체소자의 생산성을 향상시킬 수 있도록 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 형성방법을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,31 : 반도체기판13,33 : 게이트전극
15 : 랜딩 플러그 콘택마스크17 : 랜딩 플러그 폴리
19,39 : 비트라인 콘택홀20,40 : 층간절연막
21,41 : 비트라인 콘택플러그23,43 : 비트라인
25,45 : 저장전극 콘택홀27 : 저장전극 콘택플러그
35 : 식각장벽층37 : 하부절연층
38 : 비트라인용 랜딩 플러그 폴리47 : 저장전극 제1콘택플러그
49 : 저장전극 제2콘택플러그
50 : 비트라인용 랜딩 플러그 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
게이트전극이 형성된 반도체기판 상에 식각장벽층 및 하부절연층을 형성하는 공정과,
비트라인용 랜딩 플러그 콘택마스크를 이용한 사진식각공정으로 상기 반도체기판을 노출시키는 비트라인용 랜딩 플러그 콘택홀을 형성하되, 자기정렬적으로 형성하는 공정과,
상기 콘택홀을 매립하는 비트라인용 랜딩 플러그 폴리를 형성하고 전체표면상부에 층간절연막을 형성하는 공정과,
비트라인 콘택마스크를 이용하여 상기 비트라인용 랜딩 플러그 폴리에 접속되는 비트라인을 형성하는 공정과,
상기 비트라인 상부를 평탄화시키는 다른 층간절연막을 형성하고 저장전극용 콘택마스크를 이용하여 상기 반도체기판을 노출시키는 저장전극 콘택홀을 형성하는 공정과,
상기 저장전극용 콘택홀을 매립하는 저장전극 콘택플러그를 형성하는 공정을포함하는 것과,
상기 비트라인용 랜딩 플러그 콘택마스크는 비트라인 콘택이 예정된 반도체기판을 노출시키는 동시에 이웃하는 게이트전극의 상측을 노출시키는 것과,
상기 저장전극 콘택플러그는 SEG 또는 Ti 의 제1콘택플러그와 폴리실리콘의 제2콘택플러그로 형성하는 것과,
상기 저장전극 콘택플러그는 Ti 또는 폴리실리콘 한가지로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 2a 참조하면, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다. 이때, 상기 소자분리막은 트렌치형으로 형성한 것이다.
그 다음, 상기 반도체기판(31) 상부에 게이트전극(33)을 형성한다.
이때, 상기 게이트전극(33)은 상부에 하드마스크층이 구비되고, 측벽에 절연막 스페이서가 형성된 것이다.
그 다음, 전체표면상부에 식각장벽층(35)을 형성하고 전체표면상부를 평탄화시키는 하부절연층(37)을 형성한다.
그리고, 랜딩 플러그 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판(31)의 비트라인 콘택영역을 노출시는 비트라인용 랜딩 플러그 콘택홀(50)을 형성한다.
이때, 상기 랜딩 플러그 콘택마스크는 비트라인이 콘택되는 반도체기판(31)을 노출시키는 동시에 상기 노출된 반도체기판(31)에 이웃하는 게이트전극(35)의 상측 일정부분이 노출되도록 디자인된 마스크이다.
그리고, 상기 사진식각공정은 상기 게이트전극(33) 상부 및 측벽에 형성된 절연막과 하부절연층(37)의 식각선택비 차이를 이용한 자기정렬적인 식각공정을 이용하여 실시한 것이다.
그 다음, 상기 콘택홀(50)을 매립하는 비트라인용 랜딩 플러그 폴리(38)를 형성한다.
도 2b를 참조하면, 전체표면상부에 평탄화된 층간절연막(40)을 형성하고 비트라인 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 비트라인용 랜딩 플러그 폴리(38)에 접속되는 비트라인 콘택플러그(41)를 형성한다.
그리고, 상기 비트라인 콘택플러그(41)에 접속되는 비트라인(43)을 형성한다.
도 2c를 참조하면, 전체표면상부에 다른 층간절연막(도시안됨)을 형성하고 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판(31)을 노출시키는 저장전극 콘택홀(45)을 형성한다.
그리고, 상기 저장전극 콘택홀(45)을 매립하는 저장전극 콘택플러그(47,49)를 형성한다.
이때, 상기 저장전극 제1콘택플러그 "47"을 Ti 또는 SEG ( selective epitaxial growth ) 방법으로 형성하고 상기 저장전극 제1콘택플러그(47)에 접속되는 폴리실리콘으로 저장전극 제2콘택플러그(49)를 형성한다.
또한, 상기 저장전극 제1,2콘택플러그(47,49)를 Ti 나 폴리실리콘을 이용하여 한번에 증착할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, 랜딩 플러그 폴리를 형성하기 위한 랜딩 플러그 콘택마스크의 사용없이 비트라인과 저장전극의 사용 공정으로 비트라인 및 저장전극을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 소자의 생산성을 향상시키는 효과를 제공한다.

Claims (4)

  1. 게이트전극이 형성된 반도체기판 상에 식각장벽층 및 하부절연층을 형성하는 공정과,
    비트라인용 랜딩 플러그 콘택마스크를 이용한 사진식각공정으로 상기 반도체기판을 노출시키는 비트라인용 랜딩 플러그 콘택홀을 형성하되, 자기정렬적으로 형성하는 공정과,
    상기 콘택홀을 매립하는 비트라인용 랜딩 플러그 폴리를 형성하고 전체표면상부에 층간절연막을 형성하는 공정과,
    비트라인 콘택마스크를 이용하여 상기 비트라인용 랜딩 플러그 폴리에 접속되는 비트라인을 형성하는 공정과,
    상기 비트라인 상부를 평탄화시키는 다른 층간절연막을 형성하고 저장전극용 콘택마스크를 이용하여 상기 반도체기판을 노출시키는 저장전극 콘택홀을 형성하는 공정과,
    상기 저장전극용 콘택홀을 매립하는 저장전극 콘택플러그를 형성하는 공정을 포함하는 반도체소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 비트라인용 랜딩 플러그 콘택마스크는 비트라인 콘택이 예정된 반도체기판을 노출시키는 동시에 이웃하는 게이트전극의 상측을 노출시키는 것임을 특징으로 하는 반도체소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 저장전극 콘택플러그는 SEG 또는 Ti 의 제1콘택플러그와 폴리실리콘의 제2콘택플러그로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 저장전극 콘택플러그는 Ti 또는 폴리실리콘 한가지로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
KR1020020042121A 2002-07-18 2002-07-18 반도체소자의 형성방법 KR20040008482A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042121A KR20040008482A (ko) 2002-07-18 2002-07-18 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042121A KR20040008482A (ko) 2002-07-18 2002-07-18 반도체소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20040008482A true KR20040008482A (ko) 2004-01-31

Family

ID=37317541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042121A KR20040008482A (ko) 2002-07-18 2002-07-18 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20040008482A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855867B1 (ko) 2007-06-29 2008-09-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052361A (ko) * 1995-12-26 1997-07-29 김광호 반도체장치의 콘택형성방법
JPH11214639A (ja) * 1998-01-20 1999-08-06 Sony Corp 誘電体メモリおよびその製造方法
KR20020001261A (ko) * 2000-06-27 2002-01-09 윤종용 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법
KR100378689B1 (ko) * 1996-06-29 2004-09-04 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052361A (ko) * 1995-12-26 1997-07-29 김광호 반도체장치의 콘택형성방법
KR100378689B1 (ko) * 1996-06-29 2004-09-04 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
JPH11214639A (ja) * 1998-01-20 1999-08-06 Sony Corp 誘電体メモリおよびその製造方法
KR20020001261A (ko) * 2000-06-27 2002-01-09 윤종용 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855867B1 (ko) 2007-06-29 2008-09-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR101140093B1 (ko) 반도체 소자 및 그의 형성 방법
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
KR100702302B1 (ko) 반도체 소자의 제조 방법
KR100905830B1 (ko) 반도체 소자 및 그의 제조 방법
KR101120185B1 (ko) 반도체 소자의 형성 방법
KR20090035145A (ko) 메모리 소자 및 그의 제조방법
KR20040008482A (ko) 반도체소자의 형성방법
KR20040078413A (ko) 반도체소자의 콘택 형성방법
KR20060104033A (ko) 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법
KR20010011639A (ko) 반도체장치의 자기정렬 콘택 플러그 형성방법
KR100405936B1 (ko) 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법
KR100528765B1 (ko) 반도체 소자의 제조 방법
KR20090112925A (ko) 반도체 소자의 제조방법
KR100302614B1 (ko) 디램의 제조방법
KR20080030387A (ko) 반도체 소자의 제조방법
KR20040008481A (ko) 반도체소자의 형성방법
KR20090106705A (ko) 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
KR20050094118A (ko) 반도체 소자의 제조 방법
KR20040024685A (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR20060109053A (ko) 반도체 소자의 제조방법
KR20100076752A (ko) 반도체 장치 제조방법
KR20090009392A (ko) 반도체 소자의 제조 방법
KR20030002749A (ko) 반도체 소자의 제조 방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20040002245A (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application