KR920015639A - 반도체 트랜지스터의 제조방법 - Google Patents
반도체 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920015639A KR920015639A KR1019910001027A KR910001027A KR920015639A KR 920015639 A KR920015639 A KR 920015639A KR 1019910001027 A KR1019910001027 A KR 1019910001027A KR 910001027 A KR910001027 A KR 910001027A KR 920015639 A KR920015639 A KR 920015639A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- substrate
- manufacturing
- film
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims 9
- 238000000034 method Methods 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제조공정도.
Claims (11)
- 역T형의 게이트를 가지는 반도체 트랜지스터의 제조방법에 있어서, 제1도전형의 반도체기판(30) 상면에 제1절연막(32)과 제2절연막(34)을 순차적으로 형성하는 제1공정과, 소정영역의 상기 제2절연막(34)의 표면이 노출되도록 패턴을 형성한후 상기 기판(30) 표면이 노출될때까지 상기 제1절연막(32)과 제2절연막(34)을 식각하는 제2공정과, 상기 제2공정에 의해 형성된 개구부를 통하여 드레쉬홀드전압을 조절하기 위한 소정의 불순물을 이온주입하는 제3공정과, 상기 제1절연막(32)만을 선택 식각하여 상기 제2절연막(34)의 단부가 돌출되도록 하는 제4공정이 연속적으로 이루어지는 공정을 구비함을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1절연막(32)이 실리콘 산화막임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제2절연막(34)이 실리콘 산화막임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제4공정에서 제1절연막(32)이 습식식각에 의해 식각됨을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제4공정후 상기 노출된 기판(30) 상면에 게이트절연막(40)을 형성하는 제5공정과, 상기 기판(30)상면에 제1도전형 물질을 침적한 후 상기 제2절연막(34) 표면과 평탄화 될때까지 상기 도전형 물질을 식각하여 제1폭을 갖는 하부게이트(43)와 상기 제1폭보다 좁은 제2폭을 갖는 상부게이트(44)로 이루어지는 역T형 게이트(45)를 형성하는 제6공정과, 상기 제2절연막(34)을 제거한 후 상기 기판(30) 전면에 제2도전형의 불순물을 이온주입하여 상기 기판 하면에 제1농도의 도우핑영역(46,48)을 형성하는 제7공정과, 상기 기판(30)전면에 제3절연막을 형성한후 소정의 식각공정을 실시하여 상기 상부게이트(44) 측벽에 제3절연막 스페이서(52)을 형성하는 제8공정과, 상기 제1절연막(32)을 제거한 후 노출된 기판(30) 상면에 제4절연막(54)을 형성한 다음 상기 기판 전면에 제2도전형의 불순물을 이온주입하여 상기 제4절연막(54) 하면에 제2농도의 도우핑영역(56,58)을 형성하는 제9공정을 연속적으로 더 구비함을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 게이트절연막(40)이 실리콘 산화막임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 도전형 물질이 다결정 실리콘 또는 금속임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제3절연막(50)이 실리콘 질화막 또는 실리콘 산화막임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제4절연막(54)이 후속되는 이온주입 공정시 기판의 손상을 방지하기 위한 막으로 사용됨을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제9항에 있어서, 상기 제4절연막(54)이 열산화에 의한 실리콘 산화막임을 특징으로 하는 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제1농도가 제2농도보다 저농도임을 특징으로 하는 반도체 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001027A KR940005453B1 (ko) | 1991-01-22 | 1991-01-22 | 반도체 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001027A KR940005453B1 (ko) | 1991-01-22 | 1991-01-22 | 반도체 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015639A true KR920015639A (ko) | 1992-08-27 |
| KR940005453B1 KR940005453B1 (ko) | 1994-06-18 |
Family
ID=19310146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910001027A KR940005453B1 (ko) | 1991-01-22 | 1991-01-22 | 반도체 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005453B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048461A (ko) * | 2002-12-03 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 엘디디 형성 방법 |
-
1991
- 1991-01-22 KR KR1019910001027A patent/KR940005453B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048461A (ko) * | 2002-12-03 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 엘디디 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940005453B1 (ko) | 1994-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484372B1 (ko) | 반도체 구조물 제작 방법 | |
| KR960043267A (ko) | 인버스 티(t)형 트랜지스터의 개선된 제조방법 | |
| KR960026951A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
| KR0137815B1 (ko) | 반도체 mosfet 제조방법 | |
| KR970063780A (ko) | 트랜지스터 제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR920015639A (ko) | 반도체 트랜지스터의 제조방법 | |
| US4876581A (en) | Field effect transistor with short channel length and process of fabrication thereof | |
| KR0170338B1 (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR960019768A (ko) | 트랜지스터 제조방법 | |
| KR100380151B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930005483B1 (ko) | 자기정열 실리사이드를 이용한 기억소자 제조방법 | |
| KR0141964B1 (ko) | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 | |
| KR0166793B1 (ko) | 메모리 소자의 엘디디 구조 형성방법 | |
| KR0179788B1 (ko) | 에스-램 셀의 제조방법 | |
| KR930009479B1 (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR19990009248A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060607 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |