KR0141964B1 - 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 - Google Patents
실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법Info
- Publication number
- KR0141964B1 KR0141964B1 KR1019890007134A KR890007134A KR0141964B1 KR 0141964 B1 KR0141964 B1 KR 0141964B1 KR 1019890007134 A KR1019890007134 A KR 1019890007134A KR 890007134 A KR890007134 A KR 890007134A KR 0141964 B1 KR0141964 B1 KR 0141964B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- polysilicon
- etching
- inverted
- polycrystalline silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910019001 CoSi Inorganic materials 0.000 claims description 2
- 229910016006 MoSi Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용없음
Description
제1도의 (a) 내지 (e)는 본 발명 역T형 LDD MOS 트랜지스터 제조에 대한 공정도.
제2도는 본 발명 역T형 LDD MOS 트랜지스터의 단면도.
*도면의 주요부분에 대한 부호의 설명
1:화학증착산화막 2:화학증착 산화막 또는 질화막 스페이서
3:실리사이드 4:다결정 실리콘
5:열적산화막 6:게이트산화막
7:n+또는 P+드레인 8:n-또는 P_드레인
9:실리콘기판 10:감광제(PR)
본 발명은 실리사이드/다결정실리콘으로 되는 2층 구조를 갖는 역T형 LDD(Lightly Doped Drain) MOS 트랜지스터에 관한 것으로, 특히 1μm 이하의 게이트 폭을 갖는 소자제조에 적당하도록한 실리사이드/다결정실리콘을 이용한 역T형 LDD MOS 트랜지스터 제조방법에 관한 것이다.
종래의 역T형 트랜지스터 소자는 게이트 물질로서 불순물이 주입된 다결정실리콘 또는 다결정실리콘/자연산화막/다결정실리콘으로 구성된다. 이때 역T형 MOS 트랜지스터는 게이트가 역T형으로 형성된 소자를 말하는 것으로, 전자의 경우에는 다결정실리콘을 적당시간동안 식각하여 아래층의 실리콘을 남기는 것이고, 후자의 경우에는 첫번째 다결정실리콘의 식각후 자연산화막이 식각될때를 감지하여 식각을 중지함으로써 역T형 게이트를 형성하는 기술이다.
즉 한층의 다결정실리콘을 사용하는 기술은 다결정실리콘의 식각속도가 시간에 따라 일정하다고 가정한 상태에서 하측의 다결정실리콘의 두께가 남을 정도의 시간만큼 식각하여 역T형 게이트 구조를 얻는 것이고, 다결정실리콘/자연산화막/다결정실리콘을 사용하는 기술은 건식식각시 다결정실리콘층 및 자연산화막층의 식각 특성이 차이나는 것을 이용하여 첫번째 다결정실리콘을 식각함으로써 역T형 게이트 구조를 얻는 것이다.
그런데 역T형 MOS 트랜지스터의 제조기술에 있어서는 게이트 물질로서 다결정실리콘을 사용하기 때문에 1차게이트 식각시 두께의 조절이 어렵게 되어 반복적으로 신뢰성있는 소자를 제조하기 어렵게 되는 문제점이 있었다.
또한 게이트물질로서 다결정실리콘을 사용하기 때문에 소자의 속도가 느리게 되는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위해 실리사이드/다결정실리콘 이층구조를 게이트물질로 사용하여 1차게이트 건식식각시 식각멈춤을 가능하게 함으로써 소자의 동작속도를 빠르게 하면서 신뢰성을 향상할 수 있도록 실리사이드/다결정실리콘을 이용한 역T형 LDD MOS 트랜지스터 제조방법을 창안한 것으로, 이하 첨부한 도면에 의해 상세히 설명한다.
제1도의 (a) 내지 (e)는 본 발명 역T형 LDD MOS 트랜지스터 제조에 대한 공정도로서, 제1도(a)에 도시한 바와같이, 실리콘기판(9)위에 게이트산화막(6)을 형성한후 불순물이 확산된 첫번째 다결정실리콘(4)을 500Å-1000Å의 두께로 저압화학증착(LPCVD)방법에 의해 증착하며, 이의 전기적 저항을 낮추기 위하여 B나 P 또는 As등의 불순물을 다결정실리콘(4)의 표면에 확산시킨다.
이와동시에 HF를 사용하여 다결정실리콘(4)의 표면에 과잉분포된 불순물을 제거한후 실리사이드(3)층을 형성하며, 이때 실리사이드(3)의 들뜸을 막기위하여 화학약품 전처리를 실시한후 덮어준다. 여기서 실리사이드(3)는 TaSix/WSix/TiSix/MoSix
/CoSix 등으로서 저압화학증착방법이나 스퍼터링방법을 이용하여 증착한다.
이와같이하여 실리사이드(3)증착을 완료한후 화학증착방법에 의해 1000-3000Å 정도의 산화막(1)을 증착하고, 감광제(10)를 마스크로 사용하는 화학증착산화막(1), 실리사이드(3)층을 식각하며, 이때 식각은 RIE, ECR 방법인 건식식각을 사용하는데 실리사이드(3)의 식각은 완료점을 검지하여 아래의 다결정실리콘(4)의 표면에서 식각을 중지한다.
이와같이하여 실리사이드(3)의 식각이 완료되면 제1도 (b)에 도시한 바와같이, 감광제(10)를 벗긴후 MOS 트랜지스터의 소스 또는 드레인 영역을 형성하는 n_, P-이온을 주입하여 n_또는 P-소스나 드레인(8)으로 불순물 영역을 형성한다.
이후 제1도(c)에 도시한 바와같이, 화학증착방법에 의해 산화막 또는 질화막을 1000-4000Å의 두께만큼 덮어준후(점선부분) 건식 등방성식각에 의해 수직방향으로 식각을 실시하며, 이때 식각이 완료되면 실리사이드(3)의 좌,우측에 화학증착 산화막 또는 질화막 스페이서(2)가 형성된다.
이후 제1도(d)에 도시한 바와같이, 산화막(1)과 스페이서(2)를 마스크로하여 다결정실리콘(4)을 식각한 다음, 소스 또는 드레인 영역을 형성하는 n+또는 P+이온을 주입하여 n+또는 P+소스나 드레인(7)으로 불순물 영역을 형성한다.
이와같이하여 제1도(e)에 도시한 바와같이, 확산로를 사용하여 n_또는 P-소스나 드레인(8), n+또는 P+소스나 드레인(7)을 통해 n_및 n+영역 또는 P-및 P+영역의 불순물을 활성화시키고, 화학증착 또는 스퍼터링 방법에 의해 실리사이드(3)을 안정화시키며, 실리사이드 반응공정에서 형성된 열적산화막(5)에 의해 다결정실리콘 게이트(4)의 모서리부분을 산화시키는 열처리공정을 진행함에 따라 제2도에 도시한 바와같이 역T형 LDD MOS 트랜지스터가 제조된다.
따라서 첫번째 게이트로서 실리사이드(3)를 사용하고, 두번째 게이트층으로서 다결정실리콘(4)을 사용하여 그 경계부가 존재하도록하며, 건식식각시 완료점을 사용하여 실리사이드(3)의 식각을 진행한후 그 식각을 아래층 다결정실리콘(4)의 표면에서 멈춤에 따라 제2도에 도시한 바와같이, 역T형 LDD MOS 트랜지스터가 제조된다.
여기서 사용될수 있는 실리사이드(3)로는 TaSi2, WSi2, CoSi2, MoSi2, TiSi2이며, 이의 두께는 1000-5000Å 사이가 적당하다.
이상에서 상세히 설명한 바와같이 본 발명은 실리사이드를 게이트물질로서 사용하기 때문에 다결정실리콘의 수백 μΩ-cm, 실리사이드가 수십 μΩ-cm로 되는 게이트의 비저항값이 낮아지게 되어 동작속도가 빠르면서 신뢰성이 높은 트랜지스터터를 얻을 수 있는 효과가 있다.
또한 실리사이드/다결정실리콘 이층구조를 사용함에 따라 1차게이트 견식식각시 완료점이 가능하게되어 균일한 두께의 하부, 다결정실리콘을 얻을 수 있게되므로 재현성이 좋으며, 생산소자에 적용가능하게 되는 효과가 있다.
Claims (3)
- 실리콘기판상에 게이트 산화막, 다결정실리콘, 실리사이드와 절연막을 차레로 형성하는 단계와, 상기 절연막과 실리사이드를 부분적으로 식각하여 패턴을 형성하는 단계와, 상기 패턴의 양측면에 사이드윌 스페이서를 형성하는 단계와, 상기 절연막과 사이드윌 스페이서를 마스크로하여 상기 다결정실리콘을 식각하는 단계와, 이후 소스/드레인 영역을 형성하는 단계로 이루어진 것을 특징으로 하는 실리사이드/다결정실리콘을 이용한 역T형 LDD MOS 트랜지스터 제조방법.
- 제1항에 있어서, 상기 실리사이드는 두께를 1000Å-5000Å으로 형성하는 것을 특징으로 하는 실리사이드/다결정실리콘을 이용한 역T형 LDD MOS 트랜지스터 제조방법.
- 제1항에 있어서,, 상기 실리사이드는 WSi2, TaSi2, MoSi2, CoSi2중 하나의 재질로 이루어진 것을 특징으로 하는 실리사이드/다결정실리콘을 이용한 역T형 LDD MOS 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007134A KR0141964B1 (ko) | 1989-05-27 | 1989-05-27 | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007134A KR0141964B1 (ko) | 1989-05-27 | 1989-05-27 | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900019194A KR900019194A (ko) | 1990-12-24 |
| KR0141964B1 true KR0141964B1 (ko) | 1998-07-15 |
Family
ID=19286526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890007134A KR0141964B1 (ko) | 1989-05-27 | 1989-05-27 | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141964B1 (ko) |
-
1989
- 1989-05-27 KR KR1019890007134A patent/KR0141964B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019194A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2774952B2 (ja) | 半導体素子の製造方法 | |
| US4488351A (en) | Method for manufacturing semiconductor device | |
| JP3693081B2 (ja) | 半導体装置のｍｏｓトランジスター及びその製造方法 | |
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| US5381028A (en) | Nonvolatile semiconductor memory with raised source and drain | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| US6245626B1 (en) | Method of fabricating a MOS device using a sacrificial layer and spacer | |
| JP3283614B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US6656810B1 (en) | Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same | |
| KR0141964B1 (ko) | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR0151066B1 (ko) | 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100273320B1 (ko) | 반도체소자의 실리사이드 형성방법_ | |
| KR0170314B1 (ko) | 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100273297B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20030013624A (ko) | 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법 | |
| KR970004069A (ko) | 반도체 소자의 트랜지스터 제조방법 및 그 구조 | |
| KR19990018041A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100511097B1 (ko) | 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법 | |
| KR0144246B1 (ko) | 트랜지스터 제조방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |