JP3693081B2 - 半導体装置のｍｏｓトランジスター及びその製造方法 - Google Patents

半導体装置のｍｏｓトランジスター及びその製造方法 Download PDF

Info

Publication number
JP3693081B2
JP3693081B2 JP11389097A JP11389097A JP3693081B2 JP 3693081 B2 JP3693081 B2 JP 3693081B2 JP 11389097 A JP11389097 A JP 11389097A JP 11389097 A JP11389097 A JP 11389097A JP 3693081 B2 JP3693081 B2 JP 3693081B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer pattern
film
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11389097A
Other languages
English (en)
Other versions
JPH1050986A (ja
Inventor
癸 熹 廉
徳 炯 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1050986A publication Critical patent/JPH1050986A/ja
Application granted granted Critical
Publication of JP3693081B2 publication Critical patent/JP3693081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/68—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving nucleic acids
    • C12Q1/6876—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes
    • C12Q1/6883—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material
    • C12Q1/6886—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material for cancer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/136—Screening for pharmacological compounds
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/158—Expression markers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2800/00—Detection or diagnosis of diseases
    • G01N2800/52—Predicting or monitoring the response to treatment, e.g. for selection of therapy based on assay results in personalised medicine; Prognosis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Pathology (AREA)
  • Zoology (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Genetics & Genomics (AREA)
  • Biophysics (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Molecular Biology (AREA)
  • Hospice & Palliative Care (AREA)
  • Biotechnology (AREA)
  • Oncology (AREA)
  • Biochemistry (AREA)
  • Microbiology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＭＯＳトランジスター及びその製造方法に関する。
【０００２】
【従来の技術】
一般的に半導体装置の製造において動作速度を速くするため多くの努力が行われている。特に、半導体装置の集積度が増加することにより、ＭＯＳトランジスターのゲート電極に使用される物質に関した研究が多く進行されている。ゲート電極は抵抗が低く、後続熱処理工程で化学的に安定してゲート絶縁膜と反応しない物質を使用すべきである。
【０００３】
また、ゲート絶縁膜との接着性がよくて応力による膜の変形がなく、微細パタニングが容易になるように蝕刻特性に優れるべきである。これにより、相異なる金属層を積層して前記条件を満足させるゲート電極を形成する方法が研究されている。熱的安定性及び仕事関数等を考えると、ゲート酸化膜上に金属窒化膜、例えばＴｉＮ膜及び低抵抗金属層、例えばＷ、Ｔｉ、ＴｉＳｉ2 またはＣｕ等よりなる金属膜が順次に積層されたゲート電極を形成するに好適である。
【０００４】
チタン窒化膜は金属原子の拡散防止特性に優れるので、その上部に形成された低抵抗金属層の金属原子がゲート酸化膜内に拡散されて浸透することを防止する。また、チタン窒化膜の仕事関数は真性シリコン膜の仕事関数とほぼ同一である。従って、チタン窒化膜をゲート酸化膜上に形成する場合にはＮＭＯＳ及びＰＭＯＳトランジスター両方に表面チャンネルが形成されＣＭＯＳ回路の特性を向上させうる。
【０００５】
図１はチタン窒化膜をゲート電極で使用する従来のＭＯＳトランジスターを示した断面図である。
図１を参照すれば、従来のＭＯＳトランジスターは半導体基板１００上にゲート酸化膜１０２を形成し、チタン窒化膜１０６と低抵抗金属層１０８、例えばタングステン膜が順次に積層されているゲート電極を備えている。
【０００６】
しかし、前記のような構造を有する従来のＭＯＳトランジスターはその製造において蝕刻による問題が伴う。即ち、チタン窒化膜をゲート電極形成用物質で使用するためにはゲート絶縁膜、例えばシリコン酸化膜との蝕刻選択比が高くなければならない。しかし、今まではこのような条件を満足させるべき適切な乾式蝕刻手段が開発されなかった。
【０００７】
従って、現在開発されている乾式蝕刻工程を用いてゲート電極形成用の物質を乾式蝕刻してゲート電極を形成すれば、ゲート電極の縁の下部のゲート酸化膜及びその下部の半導体基板に蝕刻損傷が加えられる問題が発生される。このようにゲート酸化膜に蝕刻損傷が加えられると、ゲート電極と半導体基板間にゲート漏れ電流が流れトランジスターの特性が低下される。
【０００８】
また、前記のように乾式蝕刻工程時に受ける損傷を直すため広く使用されている熱酸化工程を適用する場合、チタン窒化膜の体積膨張により強い応力が誘発され、これにより接着性が低下されパターンの変形が生じる。従って、このような熱酸化工程が適用できない。
【０００９】
前記のような問題を克服するための１つの方法として、湿式蝕刻を用いてトランジスターのゲート電極を製作した例が文献（Ｊｅｏｎｇ−Ｍｏ Ｈｗａｎｇ ａｎｄ Ｇｏｒｄｏｎ Ｐｏｌｌａｃｋ、“Ｎｏｖｅｌ Ｐｏｌｙｓｉｌｉｃｏｎ／Ｔｉｎ Ｓｔａｃｋｅｄ−Ｇａｔｅ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｆｕｌｌｙ−Ｄｅｐｌｅｔｅｄ ＳＯＩ／ＣＭＯＳ”、ＩＥＤＭ、ｐｐ３４５〜３４８、１９９２）に開示されている。
【００１０】
前記文献によれば、熱酸化法により成長させた１５ｎｍの厚さのゲート酸化膜上にＴｉｎ薄膜層（約４０ｎｍ）を反応性スパッタリングにより形成した後、３００ｎｍの厚さのポリシリコン層を形成する。燐イオンをブランケットイオン注入して前記ポリシリコン層をドーピングする。ポリシリコンよりなるゲート電極の形成のための蝕刻工程中に下部のＴｉｎ層は優秀な蝕刻阻止層の役割をする。低温酸化膜よりなる１００ｎｍのスペーサを形成した後、Ｔｉｎを湿式蝕刻する。その後、第２スペーサを使用して露出されたＴｉｎのエッジを完全に覆う。
【００１１】
しかし、前記のように湿式蝕刻を用いてトランジスターを製造する場合には、湿式蝕刻特性、即ち蝕刻均一度及び蝕刻率を精密に制御しにくく、等方性蝕刻の特性のためゲート電極の大きさを一定に製作できない短所がある。また、チタン窒化膜により構成されるゲート電極の下部（ｂｏｔｔｏｍ ｇａｔｅ）の幅が大きくなってゲート電極に対した絶縁マージンが減少されるため高集積化に適しない。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は表面チャンネルを形成させると共にゲート漏れ電流特性を改善させうる半導体装置のＭＯＳトランジスターを提供することにある。
【００１３】
本発明の他の目的は前記のような半導体装置のＭＯＳトランジスターの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため本発明によるＭＯＳトランジスターは、半導体基板と、前記半導体基板の表面に相互一定間隔だけ離れるように形成され、その間にチャンネル領域を限定するソース及びドレイン領域と、前記チャンネル領域の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の一部上で、ソース及びドレイン領域の間に前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記ゲート絶縁膜よりも狭く形成されたゲート電極と、を含む半導体装置のＭＯＳトランジスターにおいて、前記ゲート電極は、前記ゲート絶縁膜上にチタン窒化膜により形成された第１導電層パターン及び前記第１導電層パターンよりも前記ソース及びドレイン領域方向へ広い幅を有する第２導電層パターンよりなり、前記ゲート絶縁膜は、その上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚いことを特徴とする。
【００１５】
望ましくは、前記第２導電層パターンはタングステン膜、銅膜及びチタンシリサイド膜よりなる群から選択された少なくとも何れか１つで形成される。
また、本発明は、ゲート絶縁膜の一部上に形成されたチタン窒化膜よりなる第１導電層パターンと、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより広い幅で前記第１導電層パターン上に形成された第２導電層パターンと、を有し、前記ゲート絶縁膜は、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより幅が広く、前記ゲート絶縁膜はその上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚いことを特徴とする半導体装置のＭＯＳトランジスターである。
さらに本発明は、ゲート絶縁膜の一部上に形成されたチタン窒化膜よりなる第１導電層パターンと、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより広い幅で前記第１導電層パターン上に形成された第２導電層パターンと、を有し、前記ゲート絶縁膜は、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより幅が広く、前記ゲート絶縁膜はその上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚く、前記第２導電層パターンは、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンよりも、第１の方向に広いと共に前記第１の方向と反対の第２の方向に広いことを特徴とする半導体装置のＭＯＳトランジスターである。
【００１６】
前記他の目的を達成するため本発明は、半導体基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にチタン窒化膜よりなる第１導電層、前記第１導電層上に第２導電層、前記第２導電層上に第１絶縁層を順次形成する段階と、前記第１絶縁層を蝕刻して第１絶縁層パターンを形成する段階と、前記第１絶縁層パターンを蝕刻マスクとして前記第１導電層及び第２導電層を蝕刻して前記ゲート絶縁膜の所定領域上に第１導電層パターン及び第２導電層パターンを形成すると共に前記第１導電層及び第２導電層蝕刻時の過度蝕刻により、前記ゲート絶縁膜の上下部表面のうち前記半導体基板の反対側表面に段差を形成する段階と、前記半導体基板の全面に前記第１絶縁層パターンをイオン注入マスクとしてイオン注入を行うことにより、前記半導体基板の表面にソース／ドレイン領域を形成する段階と、前記第１導電層パターンを、過酸化水素水と硫酸が６：１の体積比として混合された蝕刻液により湿式蝕刻して、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第２導電層パターンより小さい幅を有する変形された第１導電層パターンを形成することにより前記変形された第１導電層パターン及び第２導電層パターンよりなるゲート電極を形成する段階と、前記ゲート電極及び前記第１絶縁層パターンの側壁に第２絶縁層よりなるスペーサを形成する段階とを含むことを特徴とする半導体装置のＭＯＳトランジスターの製造方法である。
【００１９】
また望ましくは、前記第２導電層はタングステン膜、銅膜及びチタンシリサイド膜よりなる群から選択された少なくとも何れか１つで形成する。
【００２１】
また本発明は、半導体基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にチタン窒化膜よりなる第１導電層、前記第１導電層上に第２導電層、前記第２導電層上に第１絶縁層を順次形成する段階と、前記第１絶縁層を蝕刻して第１絶縁層パターンを形成する段階と、前記第１絶縁層パターンを蝕刻マスクとして前記第１導電層及び第２導電層を蝕刻して前記ゲート絶縁膜の所定領域上に第１導電層パターン及び第２導電層パターンを形成すると共に前記第１導電層及び第２導電層蝕刻時の過度蝕刻により、前記ゲート絶縁膜の上下部表面のうち前記半導体基板の反対側表面に段差を形成する段階と、前記結果物の全面に前記第１絶縁層パターンをイオン注入マスクとして１次イオン注入を行うことにより、前記半導体基板の表面に低濃度のソース／ドレイン領域を形成する段階と、前記第１導電層パターンを、過酸化水素水と硫酸が６：１の体積比として混合された蝕刻液により湿式蝕刻して、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第２導電層パターンより小さい幅を有する変形された第１導電層パターンを形成することにより前記変形された第１導電層パターン及び第２導電層パターンよりなるゲート電極を形成する段階と、前記ゲート電極及び前記第１絶縁層パターンの側壁に第２絶縁層よりなるスペーサを形成する段階と、前記結果物の全面に前記スペーサ及び第１絶縁層パターンをイオン注入マスクとして２次イオン注入を行うことにより、高濃度のソース／ドレイン領域を形成することを特徴とする半導体装置のＭＯＳトランジスターの製造方法である。
【００２２】
【発明の実施の形態】
以下、本発明の望ましい実施例に対して添付の図面に基づき詳しく説明する。
図２は本発明によるＭＯＳトランジスターを示した断面図である。
【００２３】
図２を参照すれば、本発明によるＭＯＳトランジスターは半導体基板２、前記半導体基板２の表面に相互一定間隔だけ離れるように形成され、その間にチャンネル領域を限定するソース／ドレイン領域３５、前記チャンネル領域の上部に形成されたゲート絶縁膜４０及び前記ゲート絶縁膜４０上に形成されたゲート電極７０を含む。前記ゲート電極７０は変形された第１導電層パターン５０及び前記変形された第１導電層パターン５０より広い幅を有する第２導電層パターン６０が順次に積層されている。部材番号８０及び８２は各々絶縁層及びスペーサを示す。
【００２４】
前記変形された第１導電層パターン５０は前記第２導電層パターン６０より小さい幅を有するチタン窒化膜で構成される。また、前記第２導電層パターン６０はタングステン、銅及びチタンシリサイドよりなる群から選択された何れか１つよりなる膜で構成されうる。
【００２５】
次いで、前記のように構成された本発明による半導体装置のＭＯＳトランジスターを製造する方法を説明する。
図３乃至図６は本発明による半導体装置のＭＯＳトランジスターの形成方法を説明するための断面図である。
【００２６】
図３を参照すれば、半導体基板２上にゲート絶縁膜４、例えばゲート酸化膜を形成する。その後、ゲート絶縁膜４が形成された結果物上に第１導電層８、第２導電層１０及び第１絶縁層１２を順次的に形成する。前記第１導電層８はチタン窒化膜で形成し、その厚さは拡散防止効果を十分に得られる、例えば約３００Å以上ならでき、蝕刻の難点を鑑みてあまり厚くないように約１０００Å以下に形成することが望ましい。前記第２導電層１０は前記第１導電層８を構成するチタン窒化膜より低抵抗の物質膜、例えばタングステン膜、銅膜及びチタンシリサイド膜で形成する。前記第１絶縁層１２は第２導電層１０が外部に露出されて後続工程の化学作用により損傷されることを防止するための保護層であって、例えばシリコン酸化膜またはシリコン窒化膜で形成する。
【００２７】
図４はゲートパターンを形成する段階を示す。具体的に、前記第１絶縁層１２上にフォトレジスト膜パターン（図示せず）を形成した後、これを蝕刻マスクとして前記第１絶縁層１２を蝕刻して第１絶縁層パターン１２ａを形成する。次いで、前記フォトレジスト膜パターンを除去した後、第１絶縁層パターン１２ａを蝕刻マスクとして前記第１導電層８及び第２導電層１０を蝕刻して第１導電層パターン８ａ及び第２導電層パターン１０ａを形成する。これにより、第１導電層パターン８ａ、第２導電層パターン１０ａ及び第１絶縁層パターン１２ａで構成されたゲートパターン１５を形成する。この際、前記ゲート絶縁膜４の一部が過度蝕刻により損傷され、図４に示したように段差部分Ａを含む変形されたゲート絶縁膜４ａが形成されうる。
【００２８】
その後、製造しようとする半導体装置がＬＤＤ（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を採用する場合には第１絶縁層パターン１２ａをイオン注入マスクとしてＬＤＤの形成のための不純物２０を１次イオン注入することにより前記半導体基板２の表面に１０16〜１０18／ｃｍ3 の不純物の濃度を有する低濃度ソース／ドレイン領域２２を形成する。
【００２９】
図５はゲート電極２５を形成する段階を示す。具体的に説明すれば、前記第１導電層パターン８ａの側壁を湿式蝕刻により所定の幅Ｄ、望ましくは約５０〜１００Åの幅だけ蝕刻して変形された第１導電層パターン８ｂを形成することにより変形された第１導電層パターン８ｂ及び第２導電層パターン１０ａで構成されたゲート電極２５を形成する。その結果、前記変形された第１導電層パターン８ｂの側壁は前記変形されたゲート絶縁膜４ａ段差部分Ａから所定の幅Ｄだけ離隔される。従って、前記変形された第１導電層パターン８ｂは前記段差部分Ａにおける蝕刻により損傷された部分と接しない。結果的に、変形された第１導電層パターン８ｂの縁部によるストレスが前記段差部分Ａに加えられないので、段差部分Ａが損傷される現象を防止しうる。
【００３０】
ここで、前記第１導電層パターン８ａの側壁を湿式蝕刻するための蝕刻液として過酸化水素水または過酸化水素水と硫酸との混合液を使用しうる。蝕刻液として過酸化水素水と硫酸との混合液を使用する場合には、過酸化水素水と硫酸が６：１の体積比として混合されたものを使用することが望ましい。このような蝕刻液を使用する場合には約１３０℃で前記第１導電層パターン８ａを構成するチタン窒化膜の蝕刻率が約２００Å／ｍｉｎであるので、前記条件で約２０〜３０秒蝕刻すれば５０〜１００Åだけの適当な厚さが蝕刻され所望の形を有する変形された第１導電層パターン８ｂが形成される。
【００３１】
一方、前記第２導電層パターン１０ａをタングステン膜で形成する場合にタングステン膜の蝕刻率はチタン窒化膜の蝕刻率より約１／３ほど小さいので、前記のような方法による湿式蝕刻後にも前記第２導電層パターン１０ａの線幅はほとんど狭くならない。また、前記のように過酸化水素水または過酸化水素水と硫酸との混合液を用いて前記第１導電層パターン８ａ側壁を蝕刻する際、シリコン層または酸化物層がこれら蝕刻液を構成する化学物質により全然蝕刻されないのでゲート酸化膜がさらに損傷されることなく、むしろ前記第１導電層パターン８ａの側壁を蝕刻した後、残っている残留物を除去する洗浄効果を提供する。
【００３２】
図６は第１導電層パターン１２ａ及びゲート電極２５の側壁にスペーサ２８を形成する段階を示す。具体的に、前記結果物の全面に第２絶縁層を形成した後、これを異方性蝕刻して第１絶縁層パターン１２ａ及びゲート電極２５の側壁にスペーサ２８を形成する。前記第２絶縁層はシリコン酸化膜またはシリコン窒化膜で形成する。
【００３３】
その後、前記スペーサ２８及び第１絶縁層パターン１２ａをイオン注入マスクで使用して所定の不純物３０を２次イオン注入して前記低濃度のソース／ドレイン領域２２より高い濃度を有する高濃度のソース／ドレイン領域３２を形成する。これにより、半導体装置のＭＯＳトランジスターを完成する。
【００３４】
図７（ａ）及び（ｂ）は各々本発明により製造されたＭＯＳトランジスターと、前記図１のように第１導電層パターンの湿式蝕刻段階を略して製造した従来の技術によるＭＯＳトランジスターに対してゲート酸化膜のＩ−Ｖ特性を比べた結果を示したグラフである。ここでｙ軸はゲート漏れ電流を示し、ｘ軸はゲート電極に加えられる電圧を示す。図７（ａ）及び（ｂ）によれば、従来の技術によるＭＯＳトランジスターの大半は低電圧でゲート絶縁膜が破壊される結果を示す反面、本発明によるＭＯＳトランジスターは全て比較的高い耐圧及び低いゲート漏れ電流を示すことがわかる。
【００３５】
【発明の効果】
前述したように本発明によれば、高集積化ができ、ゲート漏れ電流特性を改善させると共に、ゲート絶縁膜の耐圧を向上させうる。これにより優秀な信頼性を有するＭＯＳトランジスターを具現しうる。
【００３６】
本発明は前記実施例に限定されなく、多くの変更が本発明の技術的思想内で当分野の通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】 従来のＭＯＳトランジスターを示した断面図である。
【図２】 本発明によるＭＯＳトランジスターを示した断面図である。
【図３】 本発明によるＭＯＳトランジスターの製造方法を説明するための断面図である。
【図４】 本発明によるＭＯＳトランジスターの製造方法を説明するための断面図である。
【図５】 本発明によるＭＯＳトランジスターの製造方法を説明するための断面図である。
【図６】 本発明によるＭＯＳトランジスターの製造方法を説明するための断面図である。
【図７】 （ａ）は、本発明により製造されたＭＯＳトランジスターのＩーＶ特性を示したグラフである。（ｂ）は、従来の技術によるＭＯＳトランジスターのＩーＶ特性を示したグラフである。
【符号の説明】
２…半導体基板、
４…ゲート絶縁膜、
８…第１導電層、
１０…第２導電層、
１２…第１絶縁層、
３５…ソース／ドレイン領域、
４０…ゲート絶縁膜、
５０…第１導電層パターン、
６０…第２導電層パターン、
７０…ゲート電極、
８０…絶縁層、
８２…スペーサ。

Claims (8)

  1. 半導体基板と、
    前記半導体基板の表面に相互一定間隔だけ離れるように形成され、その間にチャンネル領域を限定するソース及びドレイン領域と、
    前記チャンネル領域の上部に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の一部上で、ソース及びドレイン領域の間に前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記ゲート絶縁膜よりも狭く形成されたゲート電極と、を含む半導体装置のＭＯＳトランジスターにおいて、
    前記ゲート電極は、前記ゲート絶縁膜上にチタン窒化膜により形成された第１導電層パターン及び前記第１導電層パターンよりも前記ソース及びドレイン領域方向へ広い幅を有する第２導電層パターンよりなり、
    前記ゲート絶縁膜は、その上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚いことを特徴とする半導体装置のＭＯＳトランジスター。
  2. 前記第２導電層パターンはタングステン膜、銅膜及びチタンシリサイド膜よりなる群から選択された少なくとも何れか１つで形成することを特徴とする請求項１に記載の半導体装置のＭＯＳトランジスター。
  3. ゲート絶縁膜の一部上に形成されたチタン窒化膜よりなる第１導電層パターンと、
    前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより広い幅で前記第１導電層パターン上に形成された第２導電層パターンと、を有し、
    前記ゲート絶縁膜は、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより幅が広く、前記ゲート絶縁膜はその上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚いことを特徴とする半導体装置のＭＯＳトランジスター。
  4. 前記第２導電層パターンはタングステン膜、銅膜及びチタンシリサイド膜よりなる群から選択された少なくとも何れか１つで形成することを特徴とする請求項３に記載の半導体装置のＭＯＳトランジスター。
  5. ゲート絶縁膜の一部上に形成されたチタン窒化膜よりなる第１導電層パターンと、
    前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより広い幅で前記第１導電層パターン上に形成された第２導電層パターンと、を有し、
    前記ゲート絶縁膜は、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンより幅が広く、前記ゲート絶縁膜はその上下部表面のうち前記半導体基板の反対側表面に段差が形成されており、前記段差により前記第１導電層パターンの下に位置する部分が前記第１導電層パターンの外側に位置する部分より厚く、
    前記第２導電層パターンは、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第１導電層パターンよりも、第１の方向に広いと共に前記第１の方向と反対の第２の方向に広いことを特徴とする半導体装置のＭＯＳトランジスター。
  6. 半導体基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にチタン窒化膜よりなる第１導電層、前記第１導電層上に第２導電層、前記第２導電層上に第１絶縁層を順次形成する段階と、
    前記第１絶縁層を蝕刻して第１絶縁層パターンを形成する段階と、
    前記第１絶縁層パターンを蝕刻マスクとして前記第１導電層及び第２導電層を蝕刻して前記ゲート絶縁膜の所定領域上に第１導電層パターン及び第２導電層パターンを形成すると共に前記第１導電層及び第２導電層蝕刻時の過度蝕刻により、前記ゲート絶縁膜の上下部表面のうち前記半導体基板の反対側表面に段差を形成する段階と、
    前記半導体基板の全面に前記第１絶縁層パターンをイオン注入マスクとしてイオン注入を行うことにより、前記半導体基板の表面にソース／ドレイン領域を形成する段階と、
    前記第１導電層パターンを、過酸化水素水と硫酸が６：１の体積比として混合された蝕刻液により湿式蝕刻して、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第２導電層パターンより小さい幅を有する変形された第１導電層パターンを形成することにより前記変形された第１導電層パターン及び第２導電層パターンよりなるゲート電極を形成する段階と、
    前記ゲート電極及び前記第１絶縁層パターンの側壁に第２絶縁層よりなるスペーサを形成する段階とを含むことを特徴とする半導体装置のＭＯＳトランジスターの製造方法。
  7. 前記第２導電層はタングステン膜、銅膜及びチタンシリサイド膜よりなる群から選択された少なくとも何れか１つで形成することを特徴とする請求項６に記載の半導体装置のＭＯＳトランジスターの製造方法。
  8. 半導体基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にチタン窒化膜よりなる第１導電層、前記第１導電層上に第２導電層、前記第２導電層上に第１絶縁層を順次形成する段階と、
    前記第１絶縁層を蝕刻して第１絶縁層パターンを形成する段階と、
    前記第１絶縁層パターンを蝕刻マスクとして前記第１導電層及び第２導電層を蝕刻して前記ゲート絶縁膜の所定領域上に第１導電層パターン及び第２導電層パターンを形成すると共に前記第１導電層及び第２導電層蝕刻時の過度蝕刻により、前記ゲート絶縁膜の上下部表面のうち前記半導体基板の反対側表面に段差を形成する段階と、
    前記結果物の全面に前記第１絶縁層パターンをイオン注入マスクとして１次イオン注入を行うことにより、前記半導体基板の表面に低濃度のソース／ドレイン領域を形成する段階と、
    前記第１導電層パターンを、過酸化水素水と硫酸が６：１の体積比として混合された蝕刻液により湿式蝕刻して、前記ソース及びドレイン領域間のチャネル長さ方向から見る時、前記第２導電層パターンより小さい幅を有する変形された第１導電層パターンを形成することにより前記変形された第１導電層パターン及び第２導電層パターンよりなるゲート電極を形成する段階と、
    前記ゲート電極及び前記第１絶縁層パターンの側壁に第２絶縁層よりなるスペーサを形成する段階と、
    前記結果物の全面に前記スペーサ及び第１絶縁層パターンをイオン注入マスクとして２次イオン注入を行うことにより、高濃度のソース／ドレイン領域を形成することを特徴とする半導体装置のＭＯＳトランジスターの製造方法。
JP11389097A 1996-06-07 1997-05-01 半導体装置のｍｏｓトランジスター及びその製造方法 Expired - Fee Related JP3693081B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96P20358 1996-06-07
KR1019960020358A KR100207472B1 (ko) 1996-06-07 1996-06-07 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JPH1050986A JPH1050986A (ja) 1998-02-20
JP3693081B2 true JP3693081B2 (ja) 2005-09-07

Family

ID=19461105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11389097A Expired - Fee Related JP3693081B2 (ja) 1996-06-07 1997-05-01 半導体装置のｍｏｓトランジスター及びその製造方法

Country Status (3)

Country Link
US (3) US6091120A (ja)
JP (1) JP3693081B2 (ja)
KR (1) KR100207472B1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
KR100345364B1 (ko) * 1998-12-28 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성방법
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2001077118A (ja) 1999-06-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
US6221708B1 (en) * 1999-07-23 2001-04-24 Micron Technology, Inc. Field effect transistor assemblies, integrated circuitry, and methods of forming field effect transistors and integrated circuitry
KR100548542B1 (ko) * 1999-11-04 2006-02-02 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6548389B2 (en) * 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6730984B1 (en) 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
US9269633B2 (en) 2000-12-18 2016-02-23 The Board Of Trustees Of The Leland Stanford Junior University Method for forming gate electrode with depletion suppression and tunable workfunction
US20040113211A1 (en) * 2001-10-02 2004-06-17 Steven Hung Gate electrode with depletion suppression and tunable workfunction
US6511911B1 (en) * 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
DE10142340B4 (de) 2001-08-30 2006-04-13 Infineon Technologies Ag Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
US7268066B2 (en) * 2002-07-31 2007-09-11 Advanced Micro Devices, Inc. Method for semiconductor gate line dimension reduction
US6849530B2 (en) * 2002-07-31 2005-02-01 Advanced Micro Devices Method for semiconductor gate line dimension reduction
US6905976B2 (en) * 2003-05-06 2005-06-14 International Business Machines Corporation Structure and method of forming a notched gate field effect transistor
US7105430B2 (en) * 2004-03-26 2006-09-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a notched control electrode and structure thereof
US7176090B2 (en) * 2004-09-07 2007-02-13 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
TWI289358B (en) * 2005-05-27 2007-11-01 Au Optronics Corp Method for forming low temperature polysilicon thin film transistor within low doped drain structure
JP2007157739A (ja) * 2005-11-30 2007-06-21 Fujitsu Ltd Ｃｍｏｓ半導体素子とその製造方法
JP2007242754A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 半導体装置とその製造方法
KR100755410B1 (ko) * 2006-09-22 2007-09-04 삼성전자주식회사 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법
JP2008124342A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置
US8030161B2 (en) * 2007-05-23 2011-10-04 Nanosys, Inc. Gate electrode for a nonvolatile memory cell
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP5364250B2 (ja) * 2007-07-13 2013-12-11 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
KR101263648B1 (ko) * 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
KR20090068541A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체소자 및 그 제조 방법
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
JP4548521B2 (ja) 2008-07-09 2010-09-22 ソニー株式会社 半導体装置の製造方法及び半導体装置
US8258587B2 (en) * 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
US20130099330A1 (en) * 2011-10-25 2013-04-25 Intermolecular, Inc. Controllable Undercut Etching of Tin Metal Gate Using DSP+
CN104241343B (zh) * 2013-06-09 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种高k/金属栅极结构及其制作方法
US10049939B2 (en) * 2016-06-30 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
TWI728162B (zh) 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US11735672B2 (en) * 2021-03-29 2023-08-22 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4440841A (en) * 1981-02-28 1984-04-03 Dai Nippon Insatsu Kabushiki Kaisha Photomask and photomask blank
US4605947A (en) * 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
JPH0640583B2 (ja) * 1987-07-16 1994-05-25 株式会社東芝 半導体装置の製造方法
US5089863A (en) * 1988-09-08 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode
JP2695014B2 (ja) * 1989-09-06 1997-12-24 株式会社東芝 Ｍｏｓ型半導体装置
JPH03218637A (ja) * 1989-11-01 1991-09-26 Matsushita Electric Ind Co Ltd 電界効果型半導体装置とその製造方法
JPH04280436A (ja) * 1990-09-28 1992-10-06 Motorola Inc 相補型自己整合ｈｆｅｔの製造方法
JP2702338B2 (ja) 1991-10-14 1998-01-21 三菱電機株式会社 半導体装置、及びその製造方法
US5364803A (en) * 1993-06-24 1994-11-15 United Microelectronics Corporation Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
US5610430A (en) * 1994-06-27 1997-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device having reduced gate overlapping capacitance
JP3380086B2 (ja) * 1995-05-26 2003-02-24 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6544873B1 (en) 2003-04-08
US20050208486A1 (en) 2005-09-22
KR100207472B1 (ko) 1999-07-15
US6091120A (en) 2000-07-18
JPH1050986A (ja) 1998-02-20
KR980005435A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP3693081B2 (ja) 半導体装置のｍｏｓトランジスター及びその製造方法
KR100190757B1 (ko) 모스 전계 효과 트랜지스터 형성방법
JP3544750B2 (ja) 低抵抗ゲート電極を有する半導体素子の製造方法
KR100476887B1 (ko) 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법
KR100269336B1 (ko) 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
JPH09186327A (ja) 半導体素子の製造方法
JP2003133549A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR100429886B1 (ko) 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법
KR100495662B1 (ko) 반도체 소자 제조 방법
JPH11284179A (ja) 半導体装置およびその製造方法
US20050212040A1 (en) Semiconductor device having gate sidewall structure in silicide process and producing method of the semiconductor device
KR100234378B1 (ko) 실리사이드를 이용한 스위칭 소자 및 그 제조방법
KR0144413B1 (ko) 반도체소자 및 그 제조방법
KR100460069B1 (ko) 반도체소자의 게이트전극 형성방법
KR100549001B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
JPH0828501B2 (ja) 半導体装置の製造方法
KR100335274B1 (ko) 반도체소자의제조방법
KR100434712B1 (ko) Soi모스트랜지스터제조방법.
JPH04245642A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH09298297A (ja) 半導体装置およびその製造方法
KR100503743B1 (ko) 반도체 소자 제조 방법
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH11111979A (ja) 半導体装置及びその製造方法
KR100511097B1 (ko) 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법
EP0878833B1 (en) Process for the selective formation of salicide on active areas of MOS devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees