KR950021262A - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR950021262A
KR950021262A KR1019930028080A KR930028080A KR950021262A KR 950021262 A KR950021262 A KR 950021262A KR 1019930028080 A KR1019930028080 A KR 1019930028080A KR 930028080 A KR930028080 A KR 930028080A KR 950021262 A KR950021262 A KR 950021262A
Authority
KR
South Korea
Prior art keywords
film
polycrystalline silicon
forming
silicon film
silicide film
Prior art date
Application number
KR1019930028080A
Other languages
English (en)
Other versions
KR100244414B1 (ko
Inventor
민병운
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930028080A priority Critical patent/KR100244414B1/ko
Publication of KR950021262A publication Critical patent/KR950021262A/ko
Application granted granted Critical
Publication of KR100244414B1 publication Critical patent/KR100244414B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 기판(1)상에 게이트 산화막(2)을 형성하고 상기 게이트 산화막(2)상에 다결정 실리콘막 및 실리사이드막을 차례로 형성하는 단계, 상기 실리사이드막 상에 게이트 전극 마스크를 형성하고 상기 다결정 실리콘막 및 실리사이드막을 식각하여 다결정 실리콘막(3) 및 실리사이드막(4) 패턴을 형성하는 단계, 웨이퍼 전체구조 상부에 불순물이 도핑되지 않은 다결정 실리콘막(7)을 증착하는 단계, 저농도 이온주입영역(6')을 형성하기 위한 저농도 이온주입을 실시하는 단계, 웨이퍼 구조 전체 상부에 절연막을 증착하고 다시 전면식각하여 스페이서(5)를 형성하는 단계,고농도 이온주입을 실시하여 소오스/드레인 지역(6)을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 폴리사이드 게이트 구조에서 실리사이드막의 손상을 방지하여 핫 캐리어 특성 향상, GGO현상방지, 포화전류값 증대 등으로 인한소자의 성능을 향상시키는 효과가 있다.

Description

반도체 소자의 게이트 전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 내지 제2c도는 본 별명의 일실시예에 따른 게이트 전극제조 공정도,

Claims (2)

  1. 반도체 소자의 게이트 전극 형성 방법에 있어서, 반도체기판(1)상에 ??이트 산화막(2)을 형성하고 상기 게이트 산화막(2)상에 다결정 실리콘막 및 실리사이드막을 차례로 형성하는 단계, 상기 실리사이드막 상에 게이트 전극 마스크를 형성하고 상기 다결정 실리콘막 및 실리사이드막을 식각하여 다결정 실리콘막(3) 및 실리사이드막(4)패턴을 형성하는 단계, 웨이퍼 전체구조 상부에 불순물이 도핑되지 않은 다결정 실리콘막(7)을 증착하는 단계, 저농도 이온주입영역(6')을 형성하기 위한 저농도 이온주입을 실시하는 단계, 웨이퍼구조 전체 상부에 절연막을 증착하고 다시 전면식각하여 스페이서(5)를 형성하는 단계, 고농도 이온주입을 실시하여 소오스/드레인 지역(6)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  2. 제1항에 있어서, 상기 게이트 전극 마스크를 사용한 다결정 실리콘막 및 실리사이드막을 식각 단계에서 마스크가 형성되지 않은 부위의 실리사이드막은 완전히 식각하고 다결정 실리콘막은 소정부위만을 식각하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028080A 1993-12-16 1993-12-16 반도체 소자의 게이트 전극 형성방법 KR100244414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930028080A KR100244414B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028080A KR100244414B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
KR950021262A true KR950021262A (ko) 1995-07-26
KR100244414B1 KR100244414B1 (ko) 2000-02-01

Family

ID=19371301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028080A KR100244414B1 (ko) 1993-12-16 1993-12-16 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR100244414B1 (ko)

Also Published As

Publication number Publication date
KR100244414B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
KR950021786A (ko) 모스펫(mosfet) 및 그 제조방법
KR950021262A (ko) 반도체 소자의 게이트 전극 형성방법
KR960019768A (ko) 트랜지스터 제조방법
KR970018685A (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR100236063B1 (ko) 게이트 다결정 실리콘의 식각방법
KR970003696A (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR960015954A (ko) 전계효과트랜지스터 제조방법
KR101004813B1 (ko) 트랜지스터 제조 방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR950012649A (ko) 반도체 장치의 모스(mos)형 트랜지스터 제조방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR920015639A (ko) 반도체 트랜지스터의 제조방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR960009204A (ko) 이피롬의 제조방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR960026170A (ko) 콘택 홀 제조 방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR940027199A (ko) 박막트랜지스터의 제조방법
KR970054250A (ko) 마스크 롬의 제조방법
KR970003695A (ko) 트랜지스터 제조방법
KR970054447A (ko) 반도체 소자의 제조방법
KR960009077A (ko) 전계효과트랜지스터 제조방법
KR930001457A (ko) 모스 트랜지스터 및 그 제조방법
KR910001895A (ko) Ldd구조 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

EXPY Expiration of term