KR960009077A - 전계효과트랜지스터 제조방법 - Google Patents
전계효과트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR960009077A KR960009077A KR1019940019948A KR19940019948A KR960009077A KR 960009077 A KR960009077 A KR 960009077A KR 1019940019948 A KR1019940019948 A KR 1019940019948A KR 19940019948 A KR19940019948 A KR 19940019948A KR 960009077 A KR960009077 A KR 960009077A
- Authority
- KR
- South Korea
- Prior art keywords
- effect transistor
- field effect
- active layer
- insulating film
- film
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 전계효과 트랜지스터 제조방법에 관한 것으로, 종래 전계효과 트랜지스터제조에 있어 활성층을 MOCVD법이나 이온주입법으로 형성하는데 MOCVD방법은 다원계 화합물 제조가 용이하고 다량 생산할 수 있는 장점은 있으나 증착한 에피층의 두께의 균일도 면에서 약하여 이 성장법을 이용하여 디지탈 집적소자(IC)를 제작하는 경우 집적소자의 중요한 특성인 문턱전압의 균일도 면에서 좋지 않아 전체적인 소자제작 수율이 낮아지고 장비가 고가인 단점이 있고, 이온주입법의 경우에는 활성층의 균일도 면에서는 상기 MOCVD법 보다는 좋으며, 양산성에 있어서도 좋은 특성을 갖고 있다. 그러나 정교한 이온주입의 조정이 필요한 장비이므로 고가이여서 생산단가가 높고, 또한 최근에는 소자에 있어서 활성층이 얇은 EFET(Enhencement Mode Field Effect Transistor)의 제작이 요구되어짐에 따라 이온주입에 있이서 최소 에너지의 한계가 나타나는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 소자의 활성층을 화학기상증착법이나 이온주입법이 아닌 확산법을 이용하여 형성함으로써 불순물의 급준성을 줄이고, 공정의 생산단가를 낮출 수 있도록 하는 전계효과트랜지스터를 제공하는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 전계효과 트랜지스터의 단면 구조도.
제3도의 (가) 내지 (사)는 제2도에 대한 제조 공정도.
Claims (6)
- 기판상에 고농도절연막을 형성하는 공정과, 상기 고농도절연막의 게이트부분을 식각해 내는 공정과, 상기 고농도절연막 전면에 저농도절연막을 형성하는 공정과, 상기 고농도 및 저농도절연막을 열처리하여 기판위에 불순물을 확산시켜 고농도영역과 저농도영역을 형성하는 공정과, 상기 기판을 식각하여 메사형태로 만드는 공정과, 상기 메사위의 절연막을 패터닝한 후 소오스, 드레인전극을 각각 형성하는 공정과, 상기의 소자 전면에 감광막을 도포한 후 게이트부위만의 감광막을 제거하여 드러난 저농도 절연막을 에칭하는 공정과, 상기 절연막이 에칭된 부위에 게이트전극을 형성하는 공정과, 상기 나머지 절연막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 고농도절연막은 산화막과 질화막의 2중구조인 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 저농도절연막은 산화막과 질화막의 2중구조인 것을 특징으로 하는 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 소오스, 드레인 전극형성은 리프트-오프(LIFT-OFF)법이 사용됨을 특징으로 하는 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 게이트전극형성은 리프트-오프(LIFT-OFF) 법이 사용됨을 특징으로 하는 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 저농도절연막을 제거하는 공정은 습식식각법이 사용됨을 특징으로 하는 전계효과 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019948A KR0133451B1 (ko) | 1994-08-12 | 1994-08-12 | 전계효과트랜지스터 제조방법 |
| JP22700095A JP2707436B2 (ja) | 1994-08-12 | 1995-08-14 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019948A KR0133451B1 (ko) | 1994-08-12 | 1994-08-12 | 전계효과트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009077A true KR960009077A (ko) | 1996-03-22 |
| KR0133451B1 KR0133451B1 (ko) | 1998-04-23 |
Family
ID=19390289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019948A KR0133451B1 (ko) | 1994-08-12 | 1994-08-12 | 전계효과트랜지스터 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2707436B2 (ko) |
| KR (1) | KR0133451B1 (ko) |
-
1994
- 1994-08-12 KR KR1019940019948A patent/KR0133451B1/ko not_active IP Right Cessation
-
1995
- 1995-08-14 JP JP22700095A patent/JP2707436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2707436B2 (ja) | 1998-01-28 |
| KR0133451B1 (ko) | 1998-04-23 |
| JPH08172192A (ja) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004441A (ko) | 화합물 반도체장치 및 그 제조방법 | |
| US5130264A (en) | Method of making a thin film transistor | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR960009077A (ko) | 전계효과트랜지스터 제조방법 | |
| KR100214854B1 (ko) | 마스크 롬의 제조방법 | |
| KR100259068B1 (ko) | Soi 구조 모스패트 제조방법 | |
| KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
| KR0140635B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100307540B1 (ko) | 반도체소자의 제조방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR930001457A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR940016915A (ko) | 박막트랜지스터 제조방법 | |
| KR970024283A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR20000009392A (ko) | 홈이 있는 절연기판을 이용한 박막 트랜지스터의 구조 및 그 제조 방법 | |
| KR950034459A (ko) | 반도체소자 제조방법 | |
| KR19980040793A (ko) | 절연막 위에 형성된 수직형 반도체 소자 | |
| KR930022624A (ko) | 스페이서를 이용한 하부게이트 박막트랜지스터 제조방법 | |
| KR950007167A (ko) | 메스패트(mesfet) 제조방법 | |
| KR950021779A (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR940016892A (ko) | 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법 | |
| KR20030059476A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |