KR100214854B1 - 마스크 롬의 제조방법 - Google Patents
마스크 롬의 제조방법 Download PDFInfo
- Publication number
- KR100214854B1 KR100214854B1 KR1019950069454A KR19950069454A KR100214854B1 KR 100214854 B1 KR100214854 B1 KR 100214854B1 KR 1019950069454 A KR1019950069454 A KR 1019950069454A KR 19950069454 A KR19950069454 A KR 19950069454A KR 100214854 B1 KR100214854 B1 KR 100214854B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- mask
- forming
- conductivity type
- concentration impurity
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 239000007943 implant Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크 롬(mask ROM)의 제조방법을 개시한다. 개시된 본 발명은, 소자 분리 영역이 구비된 제1전도 타입의 반도체 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 산화막 상부에 워드 라인을 형성하는 단계와, 상기 워드 라인을 마스크로 하여 노출된 기판 영역에 제2전도 타입의 저농도 불순물을 이온 주입하는 단계와, 상기 결과물 상부에 산화막을 형성하고, 이를 블랭킷 식각하여 워드 라인 측벽 스페이서를 형성하는 단계와, 상기 워드 라인 및 상기 측벽 스페이서를 마스크로하여, 제2전도 타입의 저농도 불순물을 이온 주입하는 단계와, 상기 워드 라인 상부 및 상기 고농도 불순물 영역 상부에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴으로 노출된 부분에 제1전도 타입의 불순물을 이온 주입하는 단계를 포함하는 것을 특징으로 한다.
Description
제1도는 종래의 마스크 롬 제조방법 중 컴펜세이션 트랜지스터를 개략적으로 나타낸 단면도.
제2a 내지 2c도는 본 발명의 마스크 롬 제조방법 중 컴펜세이션 트랜지스터의 제조방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 웰
14 : 워드 라인 15 : 저농도 불순물 영역
17 : 고농도 불순물 영역 18 : 채널
20 : P형 불순물 영역
본 발명은 마스크 롬(mask ROM) 제조방법에 관한 것으로, 보다 구체적으로는 게이트 산화막의 질을 확보하고, 모빌리티(mobility) 특성이 우수한 마스크 롬을 형성할 수 있는 마스크 롬 제조방법에 관한 것이다.
일반적으로 비 휘발성 기술로 제작되는 소자는 마스크 롬, 이피롬(EPROM), 이이피롬(EEPROM), 플래쉬 메모리(flash memory) 등이 보편화되어 있으나, 그 중 생산 단가가 저렴하고, 간단한 제조 공정으로 제작되는 마스크 롬의 활용도가 매우 높다. 이와같은 마스크 롬은 고정된 코드(CODE)로 양산되는 상품이나, 엠피유(MPU), 엠시유(MCU), 디에스피(DSP)와 같은 내장 메모리로서 많이 이용된다.
이러한 마스크 롬을 구성하는 종래의 컴펜세이션 트랜지스터의 제조방법에 대하여 첨부한 도면에 의거하여 설명하면, 제1도에 도시된 바와 같이, 반도체 기판(1)상에 소정의 불순물을 이온 주입하여 웰(2) 영역을ㄹ 형성하고, 선택적 산화 방식에 의하여 소자 분리 영역(도시되지 않음)을 형성한다.
이어서, 전체 구조물 상부에 게이트 산화막(3)을 형성하고, 연속적으로 워드 라인용 폴리실리콘을 형성한 다음, 워드 라인의 형태로 식각하여 워드 라인(4)을 형성한다. 그리고, 노출된 기판부분에 기판부와 반대 타입의 저농도 도펀트 예를들어 P웰일 경우 N-이온을 이온 주입하여 저농도 이온 주입 영역(5)을 형성한다. 그런다음, 전체 구조물 상부에 후막의 산화막을 형성하고, 이방성 블랭킷 식각을 실시하여 워드 라인 측벽에 스페이서(6)를 형성한다. 이어서, 노출된 기판부위에 상기 워드 라인과 그 측벽의 스페이서를 마스크로 하여 고농도 불순물(N＋)을 이온 주입하여 고농도 불순물 영역(7)을 형성하여 마스크롬의 컴펜세이션 트랜지스터를 구성한다. 상기 도면의 미설명 부호 8은 상기 트랜지스터의 채널 영역이다.
그러나, 상기와 같은 방법에 따라 마스크롬의 컴펜세이션 트랜지스터를 구성하게 되면, 소오스 및 드레인을 형성하기 위한 이온 주입 공정시, 높은 이온 주입 에너지가 게이트 산화막을 통과하여 이온 주입되므로 게이트 산화막의 질이 저하되게 된다. 또한 상기와 같이, 트랜지스터를 구비하게 되면, 소오스와 드레인을 연결하는 통로 즉 채널을 기존의 N 타입으로 되어 있던 것을 컴펜세이션 트랜지스터의 특성상 P 타입으로 변경하여야 하므로 모빌리티(mobility)가 감소된다.
따라서, 본 발명의 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 마스크롬의 컴펜세이션 트랜지스터의 제조 공정시 이온 주입으로 인한 게이트 산화막의 질을 확보하고, 채널 전체를 P타입화 하지 않고, 소오스, 드레인 영역에만 P타입화하여 소자의 모빌리티 특성을 확보함으로써 마스크롬의 질을 향상시킬 수 있는 마스크 롬 제조방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 소자 분리 영역이 구비된 제1전도 타입의 반도체 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 산화막 상부에 워드 라인을 형성하는 단계와, 상기 워드 라인을 마스크로 하여 노출된 기판 영역에 제2전도 타입의 저농도 불순물을 이온 주입하는 단계와, 상기 결과물 상부에 산화막을 형성하고, 이를 블랭킷 식각하여 워드 라인 측벽 스페이서를 형성하는 단계와, 상기 워드 라인 및 상기 측벽 스페이서를 마스크로하여, 제2전도 타입의 고농도 불순물을 이온 주입하는 단계와, 상기 워드 라인 상부 및 상기 고농도 불순물 영역 상부에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴으로 노출된 부분에 제1전도 타입의 불순물을 이온 주입하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
첨부한 도면 제2a도 내지 c도는 본 발명의 마스크 롬 제조방법을 설명하기 위한 단면도이다.
먼저, 제2a도에 도시된 바와 같이, 반도체 기판(11)상에 소정의 이온 주입을 실시하여 P웰(12)을 형성하고, 선택적 산화 방식에 의거하여 필드 산화막(도시되지 않음)을 형성한다. 그리고나서, 전체 구조 상부에 박막의 게이트 산화막(13)을 형성하고, 그 상부에 워드 라인용 폴리실리콘 및 실리사이드막을 증착한다음, 상기 폴리실리콘 및 실리사이드를 식각하여 워드 라인(14)을 형성한다. 이어서 노출된 부분에 N형의 저농도 불순물을 이온 주입하여 저농도 불순물 영역(15)을 형성한다.
음, 전체 구조 전면에 후막의 산화막을 형성하고, 블랭킷 식각을 실시하여 워드 라인의 양측벽에 스페이서(16)를 형성한다. 그리고, 상기 워드 라인(14) 및 워드 라인 측벽 스페이서(16)를 마스크로 하여 노출된 기판 부분에 N형의 고농도 불순물을 이온 주입하여 고농도 불순물 영역(17)을 형성하게 되면, 게이트 전극 하부에는 소오스와 드레인을 연결하는 통로인 채널(18)이 형성되어 디플리션(depletion) 트랜지스터가 구비된다.
이어, 제2b도에 도시된 바와 같이, 상기 형성된 디플리션 트랜지스터 상부에 즉, 상기 워드 라인 상부 및 소오스 드레인 영역의 고농도 불순물 영역상부에 마스크 패턴(19)을 공지의 방식으로 형성하고, 컴펜세이션 트랜지스터를 형성하기 위한 P형의 불순물을 노출된 기판면에 소정 각도만큼 틸트를 주어 이온 주입한다.
그러면, 제2c도에 도시된 바와 같이, 게이트 전극 하부에는 N형 채널을 그대로 유지하고, 소오스, 드레인의 소정 부분에만 P형의 불순물영역(20)이 형성되어 소망하는 마스크 롬의 컴펜세이션 트랜지스터를 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 마스크 롬의 컴펜세이션 트랜지스터의 제조방법에 있어서, 반대 타입의 이온 주입 공정시 마스크 패턴을 형성한 다음 이온 주입 공정을 실시하므로써, 게이트 산화막의 질을 확보하고, 채널 전체를 P타입화 하지 않고, 소오스, 드레인 영역의 소정 부분에만 P타입화 하여 소자의 모빌리티 특성을 확보함으로써 마스크 롬의 질을 향상시킬 수 있는 마스크 롬 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구범위는 앞서 설명된 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
Claims (2)
- 소자 분리 영역이 구비된 제1전도 타입의 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 산화막 상부에 워드 라인을 형성하는 단계; 상기 워드 라인을 마스크로하여 노출된 기판 영역에 제2전도 타입의 저농도 불순물을 이온 주입하는 단계; 상기 결과물 상부에 산화막을 형성하고, 이를 블랭킷 식각하여 워드 라인 측벽 스페이서를 형성하는 단계; 상기 워드 라인 및 상기 측벽 스페이서를 마스크로하여, 제2전도 타입의 고농도 불순물을 이온 주입하는 단계; 상기 워드 라인 상부 및 상기 고농도 불순물 영역 상부에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴으로 노출된 부분에 제1전도 타입의 불순물을 이온 주입하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항에 있어서, 상기 마스크 패턴으로 노출된 기판부에 제1전도 타입의 불순물을 이온 주입하는 단계에서, 상기 이온 주입시 소정 각도만큼 틸트를 주어 이온 주입하는 것을 특징으로 하는 마스크 롬의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069454A KR100214854B1 (ko) | 1995-12-30 | 1995-12-30 | 마스크 롬의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069454A KR100214854B1 (ko) | 1995-12-30 | 1995-12-30 | 마스크 롬의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054250A KR970054250A (ko) | 1997-07-31 |
| KR100214854B1 true KR100214854B1 (ko) | 1999-08-02 |
Family
ID=19448452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069454A KR100214854B1 (ko) | 1995-12-30 | 1995-12-30 | 마스크 롬의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214854B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763556B1 (ko) * | 2006-07-10 | 2007-10-04 | 삼성전자주식회사 | 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법. |
-
1995
- 1995-12-30 KR KR1019950069454A patent/KR100214854B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763556B1 (ko) * | 2006-07-10 | 2007-10-04 | 삼성전자주식회사 | 마스크롬 셀, 이를 포함하는 노아형 마스크롬 소자 및 그제조 방법. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054250A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| KR0136931B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| KR100582198B1 (ko) | 상보형 모스 박막트랜지스터의 제조방법 | |
| KR100214854B1 (ko) | 마스크 롬의 제조방법 | |
| US6589828B2 (en) | Fabricating a thin film transistor having better punch through resistance and hot carrier effects | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR0151194B1 (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR100197532B1 (ko) | 에스램 박막 트랜지스터 제조 방법 | |
| KR100537272B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100198629B1 (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR100198630B1 (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100260484B1 (ko) | 박막트랜지스터 및 그 형성 방법 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| US8237222B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| JPH0724311B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |