KR940027199A - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR940027199A KR940027199A KR1019930008693A KR930008693A KR940027199A KR 940027199 A KR940027199 A KR 940027199A KR 1019930008693 A KR1019930008693 A KR 1019930008693A KR 930008693 A KR930008693 A KR 930008693A KR 940027199 A KR940027199 A KR 940027199A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor layer
- film transistor
- thin film
- gate electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract 9
- 125000006850 spacer group Chemical group 0.000 claims abstract 8
- 238000000151 deposition Methods 0.000 claims abstract 4
- 239000010408 film Substances 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- -1 silicon ions Chemical class 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 온/오프 전류비를 증가시켜 소자의 특성을 개선하기 위해 본 발명은 기판(1)상에 절연층(2)과 반도체층(3)을 차례로 형성하는 공정과, 상기 반도체층(3)상에 게이트 절연막(4) 및 게이트전극(5)을 형성하는 공정, 상기 결과물 전면에 얇은 질화막(15)을 증착하는 공정, 상기 게이트전극(5)의 일측면에만 측벽스페이서(16A)를 형성하는 공정, 상기 측벽스페이서(16A)를 마스크로 이용하여 이온주입 공정을 실시하여 고농도의 소오스영역(19A) 및 드레인영역(19B)를 형성하는 공정 및 상기 고농도의 소오스영역(19A) 및 드레인영역(19B)을 소정패턴으로 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 의한 박막트랜지스터의 제조방법을 도시한 공정 순서도.
Claims (6)
- 기판(1)상에 절연층(2)과 반도체층(3)을 차례로 형성하는 공정과, 상기 반도체층(3)상에 게이트 절연막(4) 및 게이트전극(5)을 형성하는 공정, 상기 결과물 전면에 얇은 질화막(15)을 증착하는 공정, 상기 게이트전극(5)의 일측면에만 측벽스페이서(16A)를 형성하는 공정, 상기 측벽 스페이서 (16A)를 마스크로 이용하여 이온주입 공정을 실시하여 고농도의 소오스 영역(19A) 및 드레인영역(19B)를 형성하는 공정 및 상기 고능도의 소오스영역 (19A) 및 드레인영역(19B)을 소정패턴으로 패터닝하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 반도체층(3)은 폴리실리콘 또는 비정질실리콘을 증착하여 형성함을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 반도체층(3)을 형성하는 공정후에 상기 반도체층(3)에 실리콘 이온을 주입한후 어닐링하는 공정이 더 포함되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 반도체층(3)을 형성하는 공정후에 반도체층(3)의 소정부위에 문턱전압 조절을 위한 이온주입을 행하는 공정이 더 포함되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 측벽스페이서(16A)를 형성하는 공정은, 상기 얇은 질화막(15)상에 절연물질을 증착한 후 이를 에치백하여 상기 게이트전극(5) 양측면에 측벽스페이서(16)를 형성한 다음 포토레지스트(18)를 이용한 사진식각공정을 통해 게이트전극(5)의 한쪽측면에 형성된 측벽 스페이서를 제거하는 공정임을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 드레인영역(19B)은 상기 측벽스페이서(16A)의 하부에 완만하게 경사진 형태로 형성됨을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93008693A KR970000724B1 (en) | 1993-05-20 | 1993-05-20 | Manufacturing method for thin film transistor |
| JP6125894A JP2949404B2 (ja) | 1993-05-20 | 1994-05-17 | 薄膜トランジスタ及びその製造方法 |
| DE4417154A DE4417154C2 (de) | 1993-05-20 | 1994-05-17 | Dünnfilmtransistor und Verfahren zu deren Herstellung |
| US08/796,041 US5763301A (en) | 1993-05-20 | 1997-02-05 | Method for fabricating thin film transistors |
| US08/968,863 US5818067A (en) | 1993-05-20 | 1997-11-05 | Thin film transistor and method for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93008693A KR970000724B1 (en) | 1993-05-20 | 1993-05-20 | Manufacturing method for thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027199A true KR940027199A (ko) | 1994-12-10 |
| KR970000724B1 KR970000724B1 (en) | 1997-01-18 |
Family
ID=19355704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93008693A KR970000724B1 (en) | 1993-05-20 | 1993-05-20 | Manufacturing method for thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000724B1 (ko) |
-
1993
- 1993-05-20 KR KR93008693A patent/KR970000724B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000724B1 (en) | 1997-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027104A (ko) | 트랜지스터 제조방법 | |
| KR950024284A (ko) | 박막트랜지스터 제조방법 | |
| KR940027199A (ko) | 박막트랜지스터의 제조방법 | |
| KR970054492A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR950012646A (ko) | 트랜지스터의 제조방법 | |
| KR970023894A (ko) | 박막트랜지스터 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960015954A (ko) | 전계효과트랜지스터 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR950009978A (ko) | 모스트랜지스터의 제조방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR970054398A (ko) | 모스트랜지스터 제조 방법 | |
| KR960035906A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR950021257A (ko) | 박막트랜지스터의 제조방법 | |
| KR970013119A (ko) | 반도체소자 제조방법 | |
| KR970054510A (ko) | 박막트랜지스터 제조 방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR960035926A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR950007138A (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR970077357A (ko) | 모스(mos) 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 17 |
|
| EXPY | Expiration of term |